CN1738514A - 高热循环导体系统 - Google Patents

高热循环导体系统 Download PDF

Info

Publication number
CN1738514A
CN1738514A CNA2005101038308A CN200510103830A CN1738514A CN 1738514 A CN1738514 A CN 1738514A CN A2005101038308 A CNA2005101038308 A CN A2005101038308A CN 200510103830 A CN200510103830 A CN 200510103830A CN 1738514 A CN1738514 A CN 1738514A
Authority
CN
China
Prior art keywords
conductor
layer
metal
dielectric
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101038308A
Other languages
English (en)
Inventor
R·J·巴彻
C·R·尼迪斯
A·J·奥泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1738514A publication Critical patent/CN1738514A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种生产金属化陶瓷基底的方法，该金属化陶瓷基底当表面安装元件焊接到其表面金属上时表现出优良的粘附特性，并且当制成的电路暴露于高温储存条件下时提供优良的稳定性。

Description

高热循环导体系统
                           技术领域
本发明涉及一种生产金属化陶瓷基底的方法，该金属化陶瓷基底当表面安装元件焊接到其表面金属上并且闭合回路暴露于高温储存条件时，表现出优良的粘附特性。
                           发明背景
互联电路板是由电气上和机械上互联的多个非常小的电路元件制成的电子电路或子系统的物理实现。以一定的配置组合这些不同的电子元件，从而使它们在单个的小型组件内物理上隔离且彼此相邻地安装，并且电气上彼此相联和/或联结于从组件中伸出来的共同的接合处，这经常是令人期望的。
标准的互联电路板包括其上安装不同的有源和无源电子元件的金属化基底。电路组件或子组件可以包括一个或多个这种互联电路板以提供所需要的电子功能。
互联电路板可以由有机或陶瓷材料构造并且表面安装元件最常见地与一种或多种焊料、例如环氧数脂的导电胶和或某种形式的导线或条带连接。
最密集和复杂的电子电路通常需要金属化基底由绝缘电介质层分隔开的几层导体构造。导电层由在电介质层中形成的叫作通路的导电路径在层之间互联。这种多层结构能够实现比使用传统的单层电路可获得的电路更加密集的电路。
本发明涉及陶瓷基底和附加元件，陶瓷基底可以是单层，例如只有氧化铝，或者是一定形式的多层，附加元件使用焊接连接进行制作。本发明也涉及使用常规的厚膜电介质材料或LTCC(低温共烧陶瓷)材料所形成的多层电路。
在成功使用该材料中一个关键的要素是表面导体在热时效(在150℃等温储存至少1000小时)和热循环(典型地在-55到-40℃范围内的低温和100-150℃范围内的高温之间进行至少750次循环)条件下均具有优良的焊接粘附性。而且，当在用于制作多层电路的电介质材料上以及只在氧化铝上对导体进行处理时，这种优良的焊接粘附性应该起作用。这种暴露的结果是在用于将表面安装元件连接于金属化基底的焊料接合点中产生应力。这种静应力(等温条件)和交变应力(热循环条件)都能够随着时间推移而危及接合点的机械完整性。产生应力的主要原因是构成接合点的不同材料热膨胀不匹配，构成接合点的不同材料也就是陶瓷、导体金属、焊料金属、构成表面安装器件的导线的金属以及用于制造该器件的材料。通过仔细选择材料，使用独特设计的零件以及熟练地使用合适的底层填料材料，可以使应力分布得更加均匀，也就是较少地集中在任何一个焊料接合点上，从而引起接合点机械破裂的可能性减小。
本发明集中在选择顶端导体材料和其组合作为改进焊料接合点热循环粘附强度或对机械破裂的阻抗的手段。
授予Keusseyan等的U.S.5,033,666教授了用于将金属化元件铜焊(在500℃到840℃的温度范围内)到金属化的陶瓷基基底上的工艺。这个工艺没有利用焊接技术。
授予Lombard等的U.S.5,431,718提供了一种用于与低烧(low-fire)陶瓷一起使用的高粘附强度、可共烧、可焊接的银金属化材料。该金属化材料包括金属化粉末以及有机载体和粘附促进剂。要素的组合使可以在相对低的温度下共烧的金属化材料用于烧结陶瓷基底材料是必要的，同时提供用于将随后的电路元件焊接到陶瓷基底上的适当的基体。
授予Nair的U.S.4,416,932公开了一种具有导电图形涂层的陶瓷基底以及用于制造其的方法，其中该涂层包括贵金属或合金、低温熔化、低孔隙率玻璃、形成尖晶石结构的金属氧化物和有机钛酸盐复合物的极细颗粒的混合物。
虽然上面的发明确实提供了对焊料接合点高温粘附性的一些逐步的改进，但它们确实没有提供对于随着热循环焊料接合点过早破裂的令人满意的解决方法。将粘附性降低到低于可接受的值的某种形式的机械损耗在达到750个循环的最低必需数量以前就发生了。
本发明的发明者(们)想要提供一种形成能够承受和超过由实施现有技术所产生的热循环能力的多层陶瓷电路的方法。该方法必需提供焊料接合点的寿命超过必需的750个热循环而没有显著的粘附性损失的手段，其中粘附性损失来自于占优势的高温产生的冶金学反应造成的基底破裂或粘附性降低。
                          发明概述
本发明的方法考虑到由厚膜或LTCC(低温共烧陶瓷条带)形成金属化的单层或多层电路，其包括：
(a)将含有银或银-铂的第一导体组合物涂覆到陶瓷基体上，该陶瓷基体可能是烧制氧化铝、烧制电介质、或者是厚膜或者是LTCC的生(未烧制的)电介质、AlN、铍或玻璃，该第一导体组合物包括金属粉末、无机粘结剂和有机介质；
(b)干燥所述的第一导体组合物；
(c)在足以去除有机介质、用所述的无机粘结剂润湿该陶瓷并且烧结所述金属粉末的温度下任选地烧制所述第一导体组合物从而形成第一金属化层。前述方法的替代方法是在这个点上不烧制该导体而在该工艺的最后步骤中共烧所有的层；
(d)将含有银或银-铂的第二导体组合物涂覆到所述第一导体层上从而使所述第一导体层被第二导体层所覆盖，第二导体组合物包括金属粉末和有机介质；
(e)干燥所述的第二导体组合物；
(f)在足以去除有机介质和烧结第二导体组合物的金属粉末的温度下烧制所述的第二导体组合物，从而形成第二金属化层。一个替代方法是在这个步骤中共烧所有的层。
                       附图的简要说明
图1是示出在本发明一个实施例的基底中含有的玻璃组分范围的三元相图，其中该基底包括含有作为碱土金属改性剂的CaO、MgO和/或SrO的电介质浆料或条带。
                        发明的详细描述
本发明提供了一种形成显示出超过现有技术可能实现的热循环粘附能力的陶瓷电路的方法。尤其是，本发明提供了能够实现承受超过750个热循环而在焊料接合点中没有巨量粘附性损失的方法。
形成单层或多层电子电路的方法包括：
(a)将第一导体组合物涂覆到基体上，该第一导体组合物含有银金属粉末或银和铂粉末的混合物、无机粘结剂以及有机介质；
(b)干燥所述的第一导体组合物以形成干燥的第一金属层；
(c)在足以去除有机介质和烧结所述金属粉末的温度下烧制所述基底和所述干燥的第一金属层，从而形成烧制双金属层的第一烧制金属导体层；
(d)将第二导体组合物涂覆到所述的第一烧制导体金属层上，从而使所述的第一烧制金属层被第二导体组合物所覆盖，该第二导体组合物包括银金属粉末或银和铂粉末的混合物以及有机介质；
(e)干燥所述的第二导体组合物形成第二干燥金属层；
(f)在足以去除有机介质和烧结第二导体组合物的金属粉末的温度下烧制所述的第二干燥金属层，从而形成双金属层的第二层。
在形成不管是单层还是双层电子电路的方法中，由此对第一和第二干燥金属层进行如上所述的处理，但是进行共烧而不是在基底上顺序地烧制。
形成多层陶瓷电路的方法包括：
(a)将电介质组合物涂覆到先前烧制的均在氧化铝基底上的电介质单层或多层上，以形成氧化铝和电介质基底；
(b)干燥所述的电介质组合物以形成干燥的电介质层；
(c)涂覆导体通孔填充组合物(conductor via fill composition)以提供将所述干燥的电介质层上面和下面的导体层连接起来的穿过所述干燥的电介质层的最终的互联，所述的通孔填充组合物包括银的金属粉末、例如氧化物和玻璃的无机添加剂以及无机介质；
(d)干燥所述先前干燥的电介质层通孔中的通孔填充组合物；
(e)将第一导体组合物涂覆到所述先前干燥的电介质层上，并且接触干燥的电介质层通孔中的干燥的通孔填充组合物，该第一导体组合物包括主要只由银组成的金属粉末或银和铂粉末的混合物、无机粘结剂以及有机介质；
(f)干燥所述的第一导体层以形成第一干燥的导体层；
(g)将第二导体组合物涂覆到所述第一干燥的金属层上，从而使所述第一干燥的金属层被第二导体组合物所覆盖，该第二导体组合物包括主要只由银组成的金属粉末或银和铂粉末的混合物以及有机介质；
(h)干燥所述的第二导体层以形成第二干燥的导体层。
上面刚提到的方法可以进一步包括对所述氧化铝和电介质基底、干燥的通孔填充组合物、第一导体层和第二导体层进行烧制，从而使所述干燥的电介质层、所述干燥的通孔填充组合物和两个(第一和第二)干燥的导体层在足以去除有机介质以及烧结导体层中的金属粉末和电介质层中的陶瓷粉末的温度下进行共烧，并且由此在共烧制电介质层的顶端形成多个金属化层，其接着在先前烧制的导体和电介质的交替层的顶端进行处理。
形成多层陶瓷电路的方法包括排列和层叠由前面描述的通孔填充导体组合物互联的金属化LTCC层，由此顶端金属化层包括顺序印刷的导体的两个干燥的印迹，整体进行共烧以形成典型的LTCC金属化基底。
在所有上述的四种描述中，当从恰当的导体类型中适当地选择时，双金属层产生了当这种结构受到高温暴露时改进的粘附性和优良的焊料接合点整体性的好处。不管该结构由单层或多层层工艺，还是由传统的厚膜或LTCC工艺来生产，都是这种情形。此外，这种好处不取决于使用共烧或顺序烧制策略。
本发明每一种厚膜导体组合物的主要构成要素在下面详细地描述。
玻璃/陶瓷电介质基底和基底组合物
在本发明中使用的基底可以包括任何一种熟知的本领域中常规的陶瓷基的基底，只要烧结温度低于1,000℃左右(或含银金属的熔点)。陶瓷基的基底的例子包括陶瓷基底，例如氧化铝、氧化铍、二氧化铪、氮化物和碳化物等。也适合用作陶瓷基的基底的是玻璃/陶瓷和现代陶瓷，例如氮化铝、碳化硅、氮化硅和氮化硼。此外，可以使用玻璃基底。
在一个实施例中，在本发明中使用的基底是带有印刷或层叠到氧化铝上的电介质浆料或条带(由E.I.du Pont de Nemours and Company生产的Green TapeTM)的氧化铝基底。电介质层可以通过本领域技术人员熟知的方法制造，例如通过厚膜浆料形式的丝网印刷或通过条带形式的层叠。
尤其是，本发明一个实施例的电介质体由厚膜电介质组合物所形成，该厚膜电介质组合物包括非晶、部分可晶化的碱土硅酸锌玻璃组合物类。这些组合物在授予Haun等的在这里结合的美国专利No.5,210,057中公开了。
Haun等公开了一种非晶的部分可晶化的碱土硅酸锌玻璃，其主要由落入附图图1的重量点g-l限定的范围内的组合物所构成，其中：(1)α是与从不超过3％Al2O3、6％HfO2、4％P2O5、10％TiO2、6％ZrO2和其混合物所组成的组中选择的玻璃形成物或附有条件的玻璃形成物相混合的SiO2，附带条件是该组合物含有至少0.5％的ZrO2；(2)β是从CaO、SrO、MgO、BaO和其混合物中选择的碱土，附带条件是该组合物含有不超过15％的MgO和不超过6％的BaO；以及(3)γ是ZnO，点g-l的位置如下：点g-α48.0，β32.0，γ20.0；点h-α46.0，β34.0，γ20.0；点i-α40.0，β34.0，γ26.0；点j-α40.0，β24.0，γ36.0；点k-α46.0，β18.0，γ36.0；点k-α46.0，β18.0，γ36.0；点l-α48.0，β19.0，γ33.0。
在本发明中使用的电介质体的一个没有Pb、没有Cd的实施例中使用的玻璃涉及碱-碱土-铝-硼硅酸盐玻璃组合物，包括，以摩尔百分比计，46-66％的SiO2、3-9％的Al2O3、5-9％的B2O3、0-8％的MgO、1-6％的SrO、11-22％的CaO和2-8％的M，其中M选自于碱金属元素族的氧化物和其混合物。碱金属元素在元素周期表的IA族中。例如，碱金属元素的氧化物可以从Li2O、Na2O、K2O和其混合物中选择。SrO/(Ca+MgO)的摩尔比在大约0.06到大约0.45之间。这个比例范围对于保证与本发明的LTCC条带结合使用的导体材料的相容性是必要的。
在这个没有Pb和没有Cd的实施例中，认为玻璃中含有碱金属和碱土金属改性剂在提供了对于处理LTCC条带材料很关键的玻璃粘度降低的同时，增加了玻璃的热膨胀系数。虽然碱土金属氧化物BaO可以用来制造LTCC条带，但是由于其很容易在低pH值的溶液中滤出，所以发现其降低了化学阻抗。由于这个原因，发现对于在上面所限定的比例极限和摩尔百分比范围内的碱土金属改性剂组分具有优良的化学阻抗。氧化锶在涂覆到条带外部层的导体材料系统中产生了优良的可焊性和低电阻。当在玻璃中存在的含量包括和超过1摩尔％时，在玻璃中含有氧化锶提供了改进了的导体性能。数据表明1到6摩尔％的含量提供了改进了的导体性能。氧化锶优选的含量是1.8-3.0摩尔％。当应用在生条带中时玻璃中碱金属氧化物的存在通过控制条带的致密化和结晶化行为而改进了玻璃对热处理条件的敏感性。碱金属添加物的决定性作用是在希望的烧制温度下给条带提供所需的流动和致密化特性。其完成了玻璃粘度降低的功能而不影响条带所需的物理和电学性能。用于改善玻璃粘度性能的碱金属离子的类型和数量也对玻璃制成的条带的电损耗特性产生影响。
在此描述的玻璃可以包括几种其它的氧化物组分。例如，ZrO2、GeO2和P2O5可能如下所述地部分替代玻璃中的SiO2，以基于全部玻璃构成成分的摩尔百分比：0-4摩尔％ZrO2、0-2摩尔％P2O5和0-1.5摩尔％GeO2。此外，基于全部玻璃构成成分的0-2.5摩尔％的CuO可以部分替代碱金属和/或碱土金属组分。使用玻璃作为组分的LTCC条带形成的适宜性因素是需要与导体以及用作条带表面内和条带表面上的电路元件的惰态材料有相容性。这包括物理约束，例如合适的热膨胀以及条带合适的密度和强度水平的获得，后者可以通过玻璃粘度的适宜性以在所需的热处理温度范围内提供条带来实现。
在此描述的玻璃由常规的玻璃制造技术来生产。尤其是，玻璃可以如下来制备。玻璃典型地用500-1000克的量来制备。典型地，称量组分、然后按照需要的比例混合，并且在底部装料的炉子中加热以在铂合金坩埚中形成熔体。典型地加热到峰值温度(1500-1550℃)并且加热一定的时间，从而使熔体完全成为液体并且均匀。然后通过倾注到转向相反的不锈钢辊表面上以形成10-20mil厚的玻璃片或通过倾注到水箱中将玻璃熔体快冷下来。将所产生的玻璃片或水冷熔块进行研磨以形成在1-5微米之间具有50％体积分布的粉末。所产生的粉末与填充物和介质配成厚膜浆料或可浇铸的电介质组合物。
玻璃在加到条带中时与共烧厚膜导体材料是相容的。条带中的玻璃一烧制就不过多地流动。这是由于玻璃的部分结晶化，玻璃的部分结晶化是由典型地是Al2O3的陶瓷填充物与玻璃之间的反应所引发的。部分结晶化之后剩余的玻璃变成了更加难熔的玻璃。这消除了条带受导体材料的浸蚀并且产生了厚膜导体材料的焊料浸湿或化学镀。焊料浸湿是例如在印刷电路板上使陶瓷电路与外部导线进行连接的一个重要的特征。如果将厚膜导体的化学镀施加到条带的表面层上，低pH值的电镀槽会从条带的表面释放出离子污染电镀槽。由于这个原因，在条带中存在的玻璃通过在减小了pH值的溶液中的化学腐蚀而使玻璃组分的释放最小化。
此外，在条带中存在的玻璃也通过在强碱溶液中的化学腐蚀而使玻璃组分的释放最小化。
导体组合物
厚膜导体组合物包括：赋予组合物适当电性能的功能相；给功能相提供内聚性和给基底提供粘附性的粘结剂相，在烧制过程中将其涂覆到基底上；用作功能相和粘结剂相的载体并能够实现丝网印刷工艺的有机相。丝网印刷是将导体组合物转移到基底上的主要方法。功能相包括单种金属粉末或金属粉末的混合物。无机粘结剂相包括玻璃料和单种氧化物粉末和其混合物。有机相典型地是聚合物在溶剂中的溶液。
A.第一导体组合物
银或银铂功能粉末
第一导体组合物的功能相只包括银粉末或包括银和铂粉末的混合物。在一个实施例中，组合物的全部金属功能相是68重量％，银和铂分别以76份比1份的比例存在。
第一导体组合物的无机粘结剂
在一个实施例中，第一导体组合物的无机粘结剂是与ZnO混合的Bi、Pb、Si氧化物玻璃。这个实施例的无机粘结剂占第一导体组合物总量的7.2重量％。根据以下选择粘结剂：
(a)将与基底的烧制粘附性最大化而不会引起基底机械强度的任何降低的能力。
(b)促进功能相的烧结以将烧制金属薄膜的密度最大化的能力。
(c)烧制薄膜反润湿焊料的能力，它通常是导体不希望具有的特征，但是在这种情况下，通过在其表面上形成富硅玻璃成为需要的特征。
有机介质
无机组分典型地通过机械混合与有机介质相混合以形成叫做“浆料”的粘稠组合物，它具有适于印刷的合适的稠密度和流变特性。多种惰性液体可以用作有机介质。有机介质必须是无机组分在其中能适当稳定地分散的一种介质。介质的流变特性必须是使它们给组合物提供优良的的涂覆性能，包括：固体的稳定分散、对于丝网印刷来说适当的粘度和触变性、可接受的未烧制“生坯”强度、基底和浆料固体的适当的可润湿性、优良的干燥率和优良的烧制性能。有机介质典型地是聚合物在溶液中的溶液。此外，少量的添加剂，例如表面活性剂可以是有机介质的一部分。为这个目的最常使用的聚合物是乙基纤维素。聚合物的其它例子包括乙基羟乙基纤维素、木松香、乙基纤维素与酚醛树脂的混合物、低醇的聚甲基丙烯酸酯，也可以使用乙二醇单醋酸酯的单丁醚。在厚膜组合物中存在的应用最广泛的溶剂是酯醇和萜烯，例如α-或β-萜品醇或其与其它溶剂如煤油、邻苯二甲酸二丁酯、丁基卡必醇、丁基卡必醇醋酸酯、己二醇和高沸点醇和醇酯的混合物。此外，用于促进涂覆到基底上之后快速硬化的挥发性液体可以包括在载体中。这些和其它溶剂的不同组合进行搭配以获得所希望的粘度和挥发性要求。
在厚膜组合物中的有机介质与分散体中的无机组分的比例取决于涂覆浆料的方法和使用的有机介质的种类，并且其可以变化。通常，为了获得优良的涂层，分散体包含50-95重量％的无机组分和5-50重量％的有机介质(载体)。
B. 第二导体组合物
第二导体组合物是分散在有机介质中的含银组合物。第二导体组合物可以含有或可以不含有一些铂粉末。此外，该组合物可以含有或可以不含有任何无机粘结剂材料。
将第二导体组合物涂覆到第一导体组合物上。不完全覆盖第一导体组合物可以产生一些好处。
银或银铂功能粉末
第二导体组合物的功能粉末是含银粉末。如前面所提及的，功能粉末也可以含有一些铂。如果存在铂，其优选组成范围是0.3-3.5重量％。
在一个实施例中，由E.I.du Pont de Nemours and Company出售的产品号码为5082的组合物含有0.75％重量、并且银与铂的比例分别是134份比1份。
无机粘结剂
第二导体组合物可以含有或可以不含有无机粘结剂。如果粘结剂是第二导体组合物的一部分，那么如果存在第一导体层的印刷错误，其可提供一些保护。更加重要的是，其也与在第一导体组合物表面上的玻璃发生反应并且提供锡从焊料扩散到烧制薄膜的增强了的屏障。锡扩散到烧制薄膜是在焊料接合点的高温暴露期间起作用的一个粘结退化机理。
在一个实施例中，基于第二导体组合物的全部重量百分比，无机粘结剂含有1.7重量％的玻璃和1.3重量％的Pb和Bi的氧化物。
有机介质
第二导体组合物的有机介质可以与上面详细描述的、第一导体组合物的有机介质相同。
                             应用
本发明的方法可以与未处理陶瓷材料的电介质层协同使用以形成多层电子电路，未处理的陶瓷材料电介质层例如Green TapeTM或浆料。电介质层可以由厚膜浆料形式的丝网印刷或以条带形式的层叠来形成。
Green TapeTM典型地用作用于多层电子电路的电介质或绝缘材料。用每一个角落中的对准孔将Green TapeTM片切割成稍微大于电路实际尺寸的尺寸。为了连接多层电路的不同层，在Green TapeTM中形成通孔。这典型地通过机械冲孔来完成，然而，可以利用任何合适的方法来形成通孔。例如，可以使用急剧聚焦的激光在Green TapeTM中挥发和形成通孔。
通过用厚膜导电组合物填充通孔来形成层之间的互联。在本发明的情况下，典型地利用在这里公开的不同于第一和第二导电导体组合物的厚膜导电组合物作为通孔填充厚膜导电组合物。通常用标准的丝网印刷技术涂覆这种导电组合物，然而，可以使用任何合适的涂覆技术来涂覆这种导电组合物。典型地通过丝网印刷导体路径来完成电路的每一层。也可以在选择的层上印刷电阻墨水或高介电常数的墨水来形成电阻或电容电路元件。典型地用常规的丝网印刷技术来形成导体、电阻器、电容器和任何其它元件。
本发明的导体组合物可以在层叠之前或之后印刷在电路的最外层。电路的最外层用来连接元件。元件典型地导线连接、胶结或焊接到烧结部件的表面上。在焊接元件的情况下，本发明的导体组合物尤其有用，因为其可以具有比现有技术的组合物优良的热时效和热循环粘附性。
在完成了电路的每一层之后，将单个的层进行排列和层叠。典型地使用受限单轴或等静压模具来保证层之间的精确对准。在层叠之后将组件修整到合适的尺寸。典型地在传送带炉中或在具有程序化热循环的箱式窑中进行烧结。在烧结过程中条带或者受限或者自由烧结。例如，可以利用授予Steinberg的U.S.4,654,095、授予Mikeska的U.S.5,254,191以及授予Wang的美国专利公开2003/023407中公开的方法，也可以利用本领域普通技术人员公知的其它方法。
正如在这里所使用的，术语“烧制”意味着在氧化性气氛如空气中将组件加热到一定温度，并且加热一定的时间，这个时间足以将装配体的层中的有机材料挥发(烧掉)并且容许条带和导体的无机组分的反应和烧结。“烧制”引起层中的无机组分发生反应或烧结，这样就密实整个组件，从而形成烧制制品。这个烧制制品可以是应用在电信中的多层电路和自动推进应用(例如汽车)。
术语“功能层”指印刷的Green TapeTM，印刷的Green TapeTM具有导体、电阻、电容或电介质功能性。因此，如上所述，典型的Green TapeTM层可以含有一个或更多的导电路径、导电通孔、电阻器和/或电容器。
                            例子
现在将用例1-8更加详细地描述本发明。例3和7代表用于比较目的的单一导体组合物印迹。
在表1例子中所使用的检验过程
将E.I.du Pont de Nemours and Company生产和销售的产品号QM44D的电介质浆料使用280目丝网印刷到氧化铝基底上并进行干燥。在这个过程中所有的干燥步骤都在150℃下进行10分钟。然后用30分钟850℃的外形轮廓将氧化铝基底和电介质印刷料进行烧制，在峰值温度下烧制10分钟。然后将第二电介质印刷料以相似的方式涂覆到先前烧制的印刷料上，然后再干燥；然而，在这时不烧制。然后，将QM18的导体印刷料涂覆(325目丝网)到干燥的电介质表面上。也将这种材料进行干燥。QM18是由E.I.du Pont de Nemours andCompany生产和销售的。最后，使用与先前的步骤相同的图案将第二导体组合物，选择的形式QS300或5082在第一干燥的导体组合物上进行印刷(325目丝网)和干燥。QS300或5082都是由E.I.du Pont de Nemours and Company生产和销售的。最后，基底、第二电介质印刷料、第一和第二导体印刷料按照与先前描述相同的烧制轮廓进行共烧。
在例3和7的情况下，只使用230目丝网印刷单一的导体组合物QM22，并与第二电介质层进行共烧，例3和7均是试验性的控制。QM22是由E.I.du Pontde Nemours and Company生产和销售的。
也准备了以与例1-8相同方式制造的另外的单一印刷比较例。这些比较例是例9-12。
焊接粘附强度检验方法
对于表2的例9-12，使用包括2mm*2mm垫片的3*3单纯矩阵的典型粘附检验图案。对于表1的例1-8，使用单行的2mm*2mm垫片。每个导体的烧结厚度在10到14μm之间。在这里描述的导体组合物没有表现出在顺序烧结或共同烧结的电介质体上产生可观察到的变形。
对于所有的粘附性检验，穿过每行的3个垫片(或在例1-9的情况下穿过单个垫片)连接三个钳状导线，并且对于所有的检验，使用60Sn/40Pb(Sn/Pb)和95Sn/5Ag焊料，进行软浸焊(例9-12)或者使用焊料浆料(例1-8)焊接。使用焊料浆料(从α金属(60/40或95/5)得到)完成例1-8。
对于使用焊料浆料的例1-8，60Sn/40Pb焊料浆料加热到240℃+/-5℃十秒钟。95Sn/5Ag焊料浆料加热到260℃+/-5℃十秒钟。此外，与95Sn/5Ag焊料浆料一起使用的导线不含铅。该导线是涂覆Sn的铜线。
部件与60Sn/40Pb在240℃+/-5℃下软浸焊十秒钟。部件与95Sn/5Ag在260℃+/-5℃下软浸焊十秒钟。在焊接之后，残留的焊剂用Arcosolve(供应者)从焊接的导线部分清除。然后将部件分成用于初始粘附性、热时效粘附性(150℃浸透)或热循环粘附性(-40到125℃，每个循环2小时)的单个的检验样品。
在焊接之后让部件在室温下静止16小时。对于粘附性检验，与每个部件上印刷的弯曲痕迹相一致将导线弯曲90°，然后对于每个垫片测量拉伸强度。对于三到四个测量的部件每个部件的三个(3)垫片的平均值用作涂覆到基底上的厚膜导体的粘附强度。对于所有的粘附检验均使用这种模式。
热循环和热循环粘附性
在焊接和清除之后，将部件放置到热循环室中，然后热循环室每两小时在-40和125℃之间进行循环。在不同的间隔(循环)将部件取出进行检验。选择的名义循环数是0、100、250、500、750和1000。所选择的实际间隔可以变化同时该选择取决于所获得的中间检验结果的状态。
在如上面描述的粘附性检验之后，失效方式与粘附性值一起用来评价可接受性。失效定义为可见的基底裂纹，当基底是烧结的电介质体，并且粘附性拉伸强度值低于12牛顿时尤其重要。结果在表1和表2中进行描述。
                        表1：热循环粘附性(-40℃到125℃-2小时)
  基底                               具有一个烧制QM44D印迹的氧化铝
  工艺过程                          与QM44D电介质体的第二印迹一起共烧的导体
  例子#   1   2   3   4   5   6   7   8
  焊料                    60Sn/40Pb                    95Sn/5Ag
  导体1   QM18   QM18   QM22   QM18   QM18   QM18   QM22   QM18
  导体2   QS300   5082   QM18   QS300   5082   QM18
  导体总厚度(μm) 18-20 20-22 18 23-25 18-20 20-22 18 23-25
  粘附性数据
  失效＝低于12牛顿的值或裂纹
  初始
  平均值(N)   25.7   25.2   23.6   16.9   27.7   25.0   24.5   25.0
  裂纹                                            没观察到
  250个循环
  平均值(N)   20.3   18.7   12.4   9.2   24.4   21.6   18.6   22.7
  裂纹                                            没观察到
  500个循环
  平均值(N)   17.0   19.4   8.8   6.0   21.4   19.9   15.0   20.9
  裂纹                                            没观察到
  750个循环
  平均值(N)   13.6   15.3   5.0   很低   18.1   16.6   9.8   14.2
  裂纹                                            没观察到
  QM18、QS300、QM22、5082和QM44均是由E.I.du Pont de Nemours and Co.销售的产品。
                       表2：热循环粘附性(-40℃到125℃-2小时)
  基底                          具有一个QM44印迹的氧化铝
  工艺过程                     与QM44D电介质体的第二印迹共烧的导体
  例子   9   10   11   12
  焊料                               60Sn/40Pb
  导体1   QM22   QS300   7484A   5082
  导体厚度(μm) 18 11 15 12
  初始
  平均值(N)   25.4   25.1   25.4   很低
  裂纹                               没观察到
  250个循环
  平均值(N)   17.2   17.4   17.7   很低
  裂纹                               没观察到
  500个循环
  平均值(N)   5.1   6.2   6.7   很低
  裂纹                            在5％的部件内观察到了
  750个循环
  平均值(N)   很低   很低   很低   很低
  裂纹                             在25％的部件内观察到了
  7484A、QS300、QM22和5082是由E.I.du Pont de Nemours and Co.销售的产品。
表1中的数据表明双金属化比单金属化更好地承受热循环并且满足所要求的在750个循环后没有裂纹以及粘附性数值超过12N的性能指标。对于所有的组合并不都是这种情况。合适组合的选择是获得所要求的结果的关键。

Claims (9)

1、一种形成电子电路的方法，包括：
(a)将第一导体组合物涂覆到基底上，该第一导体组合物包含银金属粉末或银和铂粉末的混合物、无机粘结剂以及有机介质；
(b)干燥所述的第一导体组合物以形成干燥的第一金属层；
(c)在足以去除有机介质和烧结所述金属粉末的温度下烧制所述基底和所述干燥的第一金属层，从而形成烧制双金属层的第一烧制金属导体层；
(d)将第二导体组合物涂覆到所述的第一烧制导体金属层上，从而使所述的第一烧制金属层被第二导体组合物所覆盖，该第二导体组合物包含银金属粉末或银和铂金属粉末的混合物以及有机介质；
(e)干燥所述的第二导体组合物形成第二干燥金属层；
(f)在足以去除有机介质和烧结第二导体组合物的金属粉末的温度下烧制所述的第二干燥金属层，从而形成双金属层的第二层。
2、一种形成电子电路的方法，包括：
(a)将第一导体组合物涂覆到基底上，该第一导体组合物含有银金属粉末或银和铂金属粉末的混合物、无机粘结剂以及有机介质；
(b)干燥所述的第一导体组合物以形成干燥的第一金属层；
(c)将第二导体组合物涂覆到该干燥的第一金属层上，从而使所述的第一干燥金属层被第二导体组合物所覆盖，第二导体组合物包含银金属粉末或银和铂金属粉末的混合物以及有机介质；
(d)干燥所述的第二导体组合物形成第二干燥金属层；
(e)在足以去除有机介质和烧结所述第一和第二导体组合物的金属粉末的温度下对所述的基底、第一干燥金属层和第二干燥金属层进行共烧，从而形成双金属层。
3、一种形成多层陶瓷电路的方法，包括
(a)将电介质组合物涂覆到先前烧制的均在氧化铝基底上的电介质单层或多层上，以形成氧化铝和电介质基底；
(b)干燥所述的电介质组合物以形成干燥的电介质层；
(c)涂覆导体通孔填充组合物以提供将所述电介质层上面和下面的导体层连接起来的穿过该电介质层的最终的互联，所述的通孔填充组合物包含银的金属粉末、例如氧化物和玻璃的无机添加剂以及无机介质；
(d)干燥所述干燥的电介质层通孔中的通孔填充组合物；
(e)将第一导体组合物涂覆到所述干燥的电介质层上，并且接触所述干燥的电介质层通孔中的干燥的通孔填充组合物，该第一导体组合物包含主要只由银组成的金属粉末或银和铂粉末的混合物、无机粘结剂以及有机介质；
(f)干燥所述的第一导体层以形成第一干燥的导体层；
(g)将第二导体组合物涂覆到所述第一干燥的金属层上，从而使所述第一干燥的金属层被第二导体组合物所覆盖，第二导体组合物包含主要只由银组成的金属粉末或银和铂粉末的混合物以及有机介质；
(h)干燥所述的第二导体层以形成第二干燥的导体层。
4、权利要求3的方法，还包括对所述的氧化铝和电介质基底、干燥的通孔填充组合物、第一导体层和第二导体层进行烧制，从而在足以去除有机介质和烧结所述第一和第二导体层中的金属粉末和所述电介质层中的陶瓷粉末的温度下对所述干燥的电介质层的顶端、所述干燥的通孔填充组合物和所述干燥的第一和第二导体层进行共烧，从而在共烧电介质层的顶端形成多个金属化层，其接着在先前烧制的导体和电介质交替的层的顶端进行处理。
5、权利要求1或2任何一个所述的方法，其中所述的基底包括氧化铝、氧化铍、氮化铝、玻璃、电介质浆料或电介质条带。
6、权利要求1或2任何一个所述的方法，还包括在所述双金属层的表面上设置至少一个金属化的元件并将该元件焊接到所述双金属层的表面上。
7、权利要求1或2任何一个所述的方法，其中所述的基底包含电介质浆料或电介质条带，包含非晶的部分可晶化的碱土硅酸锌玻璃，其主要由落入附图图1的重量点g-l限定的区域范围内的组合物所构成，其中：(1)α是与从不超过3％Al2O3、6％HfO2、4％P2O5、10％TiO2、6％ZrO2和其混合物所组成的组中选择的玻璃形成物或附有条件的玻璃形成物相混合的SiO2，附带条件是该组合物含有至少0.5％的ZrO2；(2)β是从CaO、SrO、MgO、BaO和其混合物中选择的碱土，附带条件是该组合物含有不超过15％的MgO和不超过6％的BaO；以及(3)γ是ZnO，点g-l的位置如下：点g-α48.0，β32.0，γ20.0；点h-α46.0，β34.0，γ20.0；点i-α40.0，β34.0，γ26.0；点j-α40.0，β24.0，γ36.0；点k-α46.0，β18.0，γ36.0；点k-α46.0，β18.0，γ36.0；点l-α48.0，β19.0，γ33.0。
8、权利要求1、2或3任何一个所述的方法，其中所述的第二导体组合物还包含无机粘结剂。
9、由权利要求1、2或3任何一个所述的方法形成的电路。
CNA2005101038308A 2004-07-12 2005-07-12 高热循环导体系统 Pending CN1738514A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58711804P 2004-07-12 2004-07-12
US60/587,118 2004-07-12
US11/157,069 2005-06-20

Publications (1)

Publication Number Publication Date
CN1738514A true CN1738514A (zh) 2006-02-22

Family

ID=35064873

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101038308A Pending CN1738514A (zh) 2004-07-12 2005-07-12 高热循环导体系统

Country Status (6)

Country Link
US (1) US20060009036A1 (zh)
EP (1) EP1744327A1 (zh)
JP (1) JP2006074008A (zh)
KR (1) KR100744855B1 (zh)
CN (1) CN1738514A (zh)
TW (1) TW200623280A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611645B2 (en) * 2005-04-25 2009-11-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions and the use thereof in LTCC circuits and devices
US20070023388A1 (en) * 2005-07-28 2007-02-01 Nair Kumaran M Conductor composition for use in LTCC photosensitive tape on substrate applications
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
TWI459486B (zh) * 2012-06-21 2014-11-01 位速科技股份有限公司 Manufacturing method of conductive column for ceramic package substrate
DE102022115912A1 (de) 2022-06-27 2023-12-28 Universität Stuttgart, Körperschaft Des Öffentlichen Rechts Verfahren zum Herstellen eines elektrischen Bauteils mittels sukzessivem Aufdrucken und Sintern von partikelhaltiger Tinte

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416932A (en) * 1981-08-03 1983-11-22 E. I. Du Pont De Nemours And Company Thick film conductor compositions
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition
DE3913115A1 (de) * 1989-04-21 1990-10-25 Du Pont Deutschland Verfahren zur herstellung von elektrisch leitfaehigen mustern
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
US5033666A (en) * 1990-04-12 1991-07-23 E. I. Du Pont De Nemours And Company Process for brazing metallized components to ceramic substrates
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
US5210057A (en) * 1991-02-08 1993-05-11 Haun Michael J Partially crystallizable glass compositions
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
JP2674523B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 セラミック配線基板とその製造方法
US5431718A (en) * 1994-07-05 1995-07-11 Motorola, Inc. High adhesion, solderable, metallization materials
JP2726804B2 (ja) * 1994-07-20 1998-03-11 エイ・ティ・アンド・ティ・コーポレーション 銅含有デバイスのエッチング方法
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
US5663702A (en) * 1995-06-07 1997-09-02 Littelfuse, Inc. PTC electrical device having fuse link in series and metallized ceramic electrodes
US5678168A (en) * 1995-11-13 1997-10-14 National Starch And Chemical Investment Holding Corporation Two-layer solderable gold for thick film circuits
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
JP4727896B2 (ja) * 2001-06-27 2011-07-20 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング システムの機能性の監視方法，その監視装置，メモリ素子，コンピュータプログラム
KR20030005751A (ko) * 2001-07-10 2003-01-23 페어차일드코리아반도체 주식회사 파워 모듈용 기판
JP2003124590A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール

Also Published As

Publication number Publication date
KR100744855B1 (ko) 2007-08-01
JP2006074008A (ja) 2006-03-16
TW200623280A (en) 2006-07-01
EP1744327A1 (en) 2007-01-17
US20060009036A1 (en) 2006-01-12
KR20060050106A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
CN1738514A (zh) 高热循环导体系统
KR100617436B1 (ko) Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물
EP2155618A1 (en) Insulation paste for a metal core substrate and electronic device
JP2800176B2 (ja) ガラスセラミックス組成物
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
US20080152928A1 (en) Multilayer ceramics substrate
US7731812B2 (en) Thick film conductor case compositions for LTCC tape
JP3785903B2 (ja) 多層基板及びその製造方法
JP4528502B2 (ja) 配線基板
CN1336790A (zh) 多层板及其制造方法
JP2004075534A (ja) 絶縁性組成物
JP3098288B2 (ja) 導体組成物およびそれを用いたセラミック基板
EP1509479B1 (en) Ltcc tape composition
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP3419474B2 (ja) 導電性組成物及び多層回路基板
JPH08298018A (ja) 導電性ペースト
JP2872273B2 (ja) セラミツク基板材料
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPH1153940A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH0537160A (ja) 多層セラミツク回路基板
JPS6025294A (ja) 回路基板の製造方法
JPH03116608A (ja) 導体ペーストおよび導体
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JPS60240188A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication