CN1728378A - 堆叠式快闪存储器晶片封装及其方法 - Google Patents

堆叠式快闪存储器晶片封装及其方法 Download PDF

Info

Publication number
CN1728378A
CN1728378A CN 200410058983 CN200410058983A CN1728378A CN 1728378 A CN1728378 A CN 1728378A CN 200410058983 CN200410058983 CN 200410058983 CN 200410058983 A CN200410058983 A CN 200410058983A CN 1728378 A CN1728378 A CN 1728378A
Authority
CN
China
Prior art keywords
flash memory
memory die
substrate
connection line
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200410058983
Other languages
English (en)
Inventor
余金龙
刘鸿耀
向荣华
郑宗淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIWANG SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
XIWANG SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIWANG SCIENCE AND TECHNOLOGY Co Ltd filed Critical XIWANG SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN 200410058983 priority Critical patent/CN1728378A/zh
Publication of CN1728378A publication Critical patent/CN1728378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明是有关于一种堆叠式快闪存储器晶片封装及其方法，其是将一第一快闪存储器晶片设置于一基板上，其中该第一快闪存储器晶片是以其非作用面黏著于基板，且该快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；之后，将一第二快闪存储器晶片错位地设置于该第一快闪存储器晶片上，以使该第二快闪存储器晶片仅遮盖住该第一快闪存储器晶片的一部分作用面，但不遮盖住该该第一快闪存储器晶片的多数打线垫；再以打线分别将该第一快闪存储器晶片的打线垫及该第二快闪存储器晶片的打线垫连接至基板的连接线路。

Description

堆叠式快闪存储器晶片封装及其方法
技术领域
本发明是关于一种集成电路晶片封装，尤指一种堆叠式快闪存储器晶片封装及其方法。
背景技术
集成电路一般是将晶片密封一封装体中，据以保护晶且使集成电路易于携带及处理，图1显示一种称的为球栅阵列(Ball Grid Array，BGA)的集成电路封装，其中，晶片11是设置在一基板12上，基板12下方设有多个锡球13，并且晶片11是以其非作用(inactive)面与基板12相接，而晶片11的作用(inactive)面的两侧则具有打线垫(bondpad)14，以由打线15将打线垫14连接至基板12的连接线路16，进而电性连接至锡球13，且以封胶17密封晶片11及打线15等，而构成一集成电路封装。
而为了提升集成电路封装的密度，如图2所示，遂有将两晶片111及112重叠并密封在一封装体的设计，为使晶片111或112的作用(inactive)面不会因堆叠的架构而被遮蔽，一般是将两晶片111及112以背对背的方式将其非作用(inactive)面叠置在一起，在此一架构下，下面的晶片112的打线垫21必须直接设在基板12上，故难以由打线来电性连接基板12，因此，而必须使用覆晶(flip chip)形式的晶片，因此导致价格昂贵的缺点。
发明内容
本发明的主要目的是在提供一种堆叠式快闪存储器晶片封装及其方法，俾能实现低成本及高密度的晶片封装。依据本发明的一特色，本发明所提出的一种堆叠式快闪存储器晶片封装方法，其特征在于，包括步骤：
(A)提供一基板，该基板中预设有连接线路；
(B)将一第一快闪存储器晶片设置于该基板上，其中，该第一快闪存储器晶片是以其非作用面黏著于基板，且该快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；
(C)将一第二快闪存储器晶片错位地设置于该第一快闪存储器晶片上，以使该第二快闪存储器晶片仅遮盖住该第一快闪存储器晶片的一部份作用面，但不遮盖住该第一快闪存储器晶片的多数打线垫，其中，该第二快闪存储器晶片是以其非作用面黏著于该第一快闪存储器晶片上，且该第二快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；以及
(D)以打线分别将该第一快闪存储器晶片的打线垫及该第二快闪存储器晶片的打线垫连接至基板的连接线路。
其中，于步骤(B)中，该第一快闪存储器晶片是由黏著体而固设于该基板上。
其中，于步骤(C)中，该第二快闪存储器晶片是由黏著体而固设于该第一快闪存储器晶片上。
其还包含步骤：
(E)以封胶密封该第一、第二快闪存储器晶片及打线，并将封胶固化而构成一集成电路封装。
其中，于步骤(A)中，该基板下设有多数连接垫，且基板中的连接线路是连接于该等连接垫。
依据本发明的另一特色，本发明一种堆叠式快闪存储器晶片封装，其特征在于，包括：
一基板，该基板中预设有连接线路；
一第一快闪存储器晶片，设置于该基板上，其中，该第一快闪存储器晶片是以其非作用面黏著于基板，且该快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；
一第二快闪存储器晶片，错位地设置于该第一快闪存储器晶片上，以使该第二快闪存储器晶片仅遮盖住该第一快闪存储器晶片的一部份作用面，但不遮盖住该第一快闪存储器晶片的多数打线垫，其中，该第二快闪存储器晶片是以其非作用面黏著于该第一快闪存储器晶片上，且该第二快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；以及
打线，其分别将该第一快闪存储器晶片的打线垫及该第二快闪存储器晶片的打线垫连接至基板的连接线路。
其还包含封胶以密封该第一、第二快闪存储器晶片及打线。
其中，该基板下设有多数连接垫，且基板中的连接线路是连接于该等连接垫。
依据本发明的再一特色，本发明一种堆叠式快闪存储器晶片封装方法，其特征在于，包括步骤：
(A)提供一基板，基板中预设有连接线路，其中，部分连接线路是位于基板的内围处、而其余部分连接线路则位于基板的外围处；
(B)将一控制晶片设置于基板上，其中，该控制晶片上具有多数打线垫；
(C)以打线将该控制晶片的打线垫连接至位于基板的内围处的连接线路；
(D)以封胶局部地灌注于设有该控制晶片的基板处，而密封该控制晶片及打线，但不遮盖住位于基板的外围处的连接线路，并将封胶固化；
(E)将一快闪存储器晶片设置于该固化的封胶上，其中，该快闪存储器晶片上具有多数打线垫；
(F)以打线将该快闪存储器晶片的打线垫连接至位于基板的外围处的连接线路；以及
(G)以封胶密封该快闪存储器晶片及打线，并将封胶固化而构成一集成电路封装。
其中，于步骤(B)中，该控制晶片是由黏著体而固设于该基板上。
其中，于步骤(E)中，该快闪存储器晶片是由黏著体而固设于该固化的封胶上。
其中，于步骤(B)中，还包含将至少一电子元件设置于该基板上。
其中，于步骤(A)中，该基板下设有多数连接垫，且基板中的连接线路是互相连接及连接于该等连接垫。
依据本发明的又一特色，本发明一种堆叠式快闪存储器晶片封装，其特征在于，包括：
一基板，该基板中预设有连接线路，其中，部分连接线路是位于基板的内围处、而其余部分连接线路则位于基板的外围处；
一控制晶片，设置于基板上，其中，该控制晶片上具有多数打线垫；
一快闪存储器晶片，设置于该控制晶片上，其中，该快闪存储器晶片上具有多数打线垫；
打线，是分别将该控制晶片的打线垫连接至位于基板的内围处的连接线路，及将该快闪存储器晶片的打线垫连接至位于基板的外围处的连接线路；以及
封胶，密封该控制晶片、快闪存储器晶片及打线。
其还包含设置于该基板上且位于该快闪存储器晶片，下的至少一电子元件。
其中，该基板下设有多数连接垫，且基板中的连接线路是互相连接及连接于该等连接垫。
附图说明
为能让审查员能更了解本发明的技术内容，特举较佳具体实施例及
附图说明如下，其中：
图1是已知球栅阵列集成电路封装的结构。
图2是已知高密度的集成电路封装的结构。
图3A-3F是本发明的一较佳实施例以形成堆叠式快闪存储器晶片封装的步骤。
图4A-4H是本发明的另一较佳实施例以形成堆叠式快闪存储器晶片封装的步骤。
具体实施方式
有关本发明的堆叠式快闪存储器晶片封装及其方法，请先参照图3所示的一较佳实施例，其中图3A-3F说明了形成此堆叠式快闪存储器晶片封装的步骤。
如图3A，其首先提供一基板301，基板301下的两侧设有多数连接垫302，且基板301中预设有连接于该等连接垫302的连接线路303，基板301上的中央部分是印设有黏著体(elastomer)304。
如图3B，其将一第一快闪存储器晶片305置于印设有黏著体304处的基板301上，并将黏著体304固化，而使该第一快闪存储器晶片305固设于基板301上。其中，快闪存储器晶片305是以其非作用面3052黏著于基板301，且此快闪存储器晶片305所具有的多数打线垫306均设置于其作用面3051上的一侧，此种快闪存储器晶片305是例如为AG-AND型快闪存储器晶片。
如图3C，其将黏著体304印设于该第一快闪存储器晶片305的作用面3051上。
如图3D，其将一第二快闪存储器晶片307置于印设有黏著体304处的第一快闪存储器晶片305上，并将黏著体304固化，而使该第二快闪存储器晶片307固设于第一快闪存储器晶片305上。其中，第二快闪存储器晶片307是错位地置于该第一快闪存储器晶片305上，而仅遮盖住该第一快闪存储器晶片305的一部份作用面3051，但不遮盖住该第一快闪存储器晶片305的多数打线垫306。又第二快闪存储器晶片307是以其非作用面3072黏著于第一快闪存储器晶片305上，同样地，第二快闪存储器晶片307所具有的多数打线垫308均设置于其作用面3071上的一侧(例如为AG-AND型快闪存储器晶片)，而由于第二快闪存储器晶片307是以其非作用面3072黏接于第一快闪存储器晶片305的作用面3051，因此，第二快闪存储器晶片307的打线垫308是对向于该第一快闪存储器晶片305的打线垫306。
如图3E，其以打线309分别将第一快闪存储器晶片305的打线垫306及第二快闪存储器晶片307的打线垫308连接至基板301的连接线路303，进而电性连接至连接垫302。
如图3F，最后以封胶310密封第一、第二快闪存储器晶片305、307及打线309等，并将封胶310固化而构成一集成电路封装。
以前述的集成电路封装，由于第一、第二快闪存储器晶片305、307是叠置在一起而可缩减其面积，且由于第一、第二快闪存储器晶片305、307的打线垫306、308均朝同一方向(背向基板301)，因此，可以使用打线309轻易地将第一、第二快闪存储器晶片305、307电性连接至基板301，而无须采用覆晶形式的晶片，因而有效降低的制造的成本。
再请参照图4所示的另一较佳实施例，其中图4A-4F说明了形成此堆叠式快闪存储器晶片封装的步骤。
如图4A，其首先提供一基板401，基板401下的两侧设有多数连接垫402，且基板401中预设有互相连接及于该等连接垫402的连接线路403，且部分连接线路403是位于基板401的较内围处、而其余部分连接线路403则位于基板401的较外围处，基板401上的中央部分是印设有黏著体404。
如图4B，其将一控制晶片405置于印设有黏著体404处的基板401上，并将黏著体404固化，而使该控制晶片405固设于基板401上。其中，此控制晶片405上具有多数打线垫406，其是设置于控制晶片405上的两侧(或四周)，于此步骤，亦可将其他电子元件411设置于基板401上。
如图4C，其以打线409分别将控制晶片405的打线垫406及电子元件411连接至位于基板401的较内围处的连接线路403，进而电性连接至连接垫402。
如图4D，其将封胶410局部地灌注于设有控制晶片405的基板401处，而仅密封该控制晶片405、电子元件411及打线409等，使得封胶410不遮盖住位于基板401的较外围处的连接线路403，并将封胶410固化。
如图4E，其将黏著体404’印设于该固化的封胶410上。
如图4F，一快闪存储器晶片407置于印设有黏著体404’的固化封胶410上，并将黏著体404’固化，而使该快闪存储器晶片407固设于控制晶片405及电子元件411的上，此快闪存储器晶片407上具有多数打线垫408，其是设置于快闪存储器晶片407上的两侧(或四周)。
如图4G，其以打线409’将快闪存储器晶片407的打线垫408连接至位于基板401的较外围处的连接线路403，进而电性连接至连接垫402及该控制晶片405与电子元件411。
如图4H，其以封胶410’密封该快闪存储器晶片407及打线409等，并将封胶410’固化而构成一集成电路封装。
以前述的集成电路封装，由于控制晶片405与快闪存储器晶片407是叠置在一起而可缩减其面积，且因相对于控制晶片405，快闪存储器晶片407具有相当大的面积，因此，将快闪存储器晶片407叠置于控制晶片405上，可允许控制晶片405的打线409连接及其他电子元件411的设置均在快闪存储器晶片407所涵盖的面积下，使得整体面积的使用率更为有效，且以使用打线409、409’轻易地将控制晶片405及快闪存储器晶片407电性连接至基板401，而无须采用覆晶形式的晶片，因而有效降低的制造的成本。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (16)

1.一种堆叠式快闪存储器晶片封装方法，其特征在于，包括步骤：
(A)提供一基板，该基板中预设有连接线路；
(B)将一第一快闪存储器晶片设置于该基板上，其中，该第一快闪存储器晶片是以其非作用面黏著于基板，且该快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；
(C)将一第二快闪存储器晶片错位地设置于该第一快闪存储器晶片上，以使该第二快闪存储器晶片仅遮盖住该第一快闪存储器晶片的一部份作用面，但不遮盖住该第一快闪存储器晶片的多数打线垫，其中，该第二快闪存储器晶片是以其非作用面黏著于该第一快闪存储器晶片上，且该第二快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；以及
(D)以打线分别将该第一快闪存储器晶片的打线垫及该第二快闪存储器晶片的打线垫连接至基板的连接线路。
2.如权利要求1所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(B)中，该第一快闪存储器晶片是由黏著体而固设于该基板上。
3.如权利要求1所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(C)中，该第二快闪存储器晶片是由黏著体而固设于该第一快闪存储器晶片上。
4.如权利要求1所述的堆叠式快闪存储器晶片封装方法，其特征在于，其还包含步骤：
(E)以封胶密封该第一、第二快闪存储器晶片及打线，并将封胶固化而构成一集成电路封装。
5.如权利要求1所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(A)中，该基板下设有多数连接垫，且基板中的连接线路是连接于该等连接垫。
6.一种堆叠式快闪存储器晶片封装，其特征在于，包括：
一基板，该基板中预设有连接线路；
一第一快闪存储器晶片，设置于该基板上，其中，该第一快闪存储器晶片是以其非作用面黏著于基板，且该快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；
一第二快闪存储器晶片，错位地设置于该第一快闪存储器晶片上，以使该第二快闪存储器晶片仅遮盖住该第一快闪存储器晶片的一部份作用面，但不遮盖住该第一快闪存储器晶片的多数打线垫，其中，该第二快闪存储器晶片是以其非作用面黏著于该第一快闪存储器晶片上，且该第二快闪存储器晶片所具有的多数打线垫均设置于其作用面上的一侧；以及
打线，其分别将该第一快闪存储器晶片的打线垫及该第二快闪存储器晶片的打线垫连接至基板的连接线路。
7.如权利要求6所述的堆叠式快闪存储器晶片封装，其特征在于，其还包含封胶以密封该第一、第二快闪存储器晶片及打线。
8.如权利要求6所述的堆叠式快闪存储器晶片封装，其特征在于，其中，该基板下设有多数连接垫，且基板中的连接线路是连接于该等连接垫。
9.一种堆叠式快闪存储器晶片封装方法，其特征在于，包括步骤：
(A)提供一基板，基板中预设有连接线路，其中，部分连接线路是位于基板的内围处、而其余部分连接线路则位于基板的外围处；
(B)将一控制晶片设置于基板上，其中，该控制晶片上具有多数打线垫；
(C)以打线将该控制晶片的打线垫连接至位于基板的内围处的连接线路；
(D)以封胶局部地灌注于设有该控制晶片的基板处，而密封该控制晶片及打线，但不遮盖住位于基板的外围处的连接线路，并将封胶固化；
(E)将一快闪存储器晶片设置于该固化的封胶上，其中，该快闪存储器晶片上具有多数打线垫；
(F)以打线将该快闪存储器晶片的打线垫连接至位于基板的外围处的连接线路；以及
(G)以封胶密封该快闪存储器晶片及打线，并将封胶固化而构成一集成电路封装。
10.如权利要求9所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(B)中，该控制晶片是由黏著体而固设于该基板上。
11.如权利要求9所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(E)中，该快闪存储器晶片是由黏著体而固设于该固化的封胶上。
12.如权利要求9所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(B)中，还包含将至少一电子元件设置于该基板上。
13.如权利要求9所述的堆叠式快闪存储器晶片封装方法，其特征在于，其中，于步骤(A)中，该基板下设有多数连接垫，且基板中的连接线路是互相连接及连接于该等连接垫。
14.一种堆叠式快闪存储器晶片封装，其特征在于，包括：
一基板，该基板中预设有连接线路，其中，部分连接线路是位于基板的内围处、而其余部分连接线路则位于基板的外围处；
一控制晶片，设置于基板上，其中，该控制晶片上具有多数打线垫；
一快闪存储器晶片，设置于该控制晶片上，其中，该快闪存储器晶片上具有多数打线垫；
打线，是分别将该控制晶片的打线垫连接至位于基板的内围处的连接线路，及将该快闪存储器晶片的打线垫连接至位于基板的外围处的连接线路；以及
封胶，密封该控制晶片、快闪存储器晶片及打线。
15.如权利要求14项所述的堆叠式快闪存储器晶片封装，其特征在于，其还包含设置于该基板上且位于该快闪存储器晶片，下的至少一电子元件。
16.如权利要求14项所述的堆叠式快闪存储器晶片封装，其特征在于，其中，该基板下设有多数连接垫，且基板中的连接线路是互相连接及连接于该等连接垫。
CN 200410058983 2004-07-28 2004-07-28 堆叠式快闪存储器晶片封装及其方法 Pending CN1728378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410058983 CN1728378A (zh) 2004-07-28 2004-07-28 堆叠式快闪存储器晶片封装及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410058983 CN1728378A (zh) 2004-07-28 2004-07-28 堆叠式快闪存储器晶片封装及其方法

Publications (1)

Publication Number Publication Date
CN1728378A true CN1728378A (zh) 2006-02-01

Family

ID=35927525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410058983 Pending CN1728378A (zh) 2004-07-28 2004-07-28 堆叠式快闪存储器晶片封装及其方法

Country Status (1)

Country Link
CN (1) CN1728378A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572260B (zh) * 2008-04-30 2011-04-20 南亚科技股份有限公司 多芯片堆叠封装体
CN104392979A (zh) * 2014-11-17 2015-03-04 三星半导体(中国)研究开发有限公司 芯片堆叠封装结构
WO2018086395A1 (zh) * 2016-11-08 2018-05-17 华进半导体封装先导技术研发中心有限公司 半导体存储器、半导体存储模块及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572260B (zh) * 2008-04-30 2011-04-20 南亚科技股份有限公司 多芯片堆叠封装体
CN104392979A (zh) * 2014-11-17 2015-03-04 三星半导体(中国)研究开发有限公司 芯片堆叠封装结构
WO2018086395A1 (zh) * 2016-11-08 2018-05-17 华进半导体封装先导技术研发中心有限公司 半导体存储器、半导体存储模块及其制作方法

Similar Documents

Publication Publication Date Title
CN1193424C (zh) 半导体装置
WO2011162504A2 (ko) 적층형 반도체 패키지
CN1334602A (zh) 半导体器件和封装方法
CN1551351A (zh) 半导体多芯片封装和制备方法
CN101034689A (zh) 双密封半导体封装及其制造方法
CN1512580A (zh) 半导体装置及其制造方法
CN1929130A (zh) 多芯片堆叠式封装结构
CN1453868A (zh) 多芯片封装体及其制造方法
CN1925141A (zh) 晶片封装结构
CN2636411Y (zh) 多芯片封装结构
CN1893783A (zh) 显示模块及其软性构装单元
CN1819190A (zh) 半导体器件
CN1577840A (zh) 半导体器件的堆叠封装
CN1532930A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1845324A (zh) 堆叠式多重积体电路祼晶封装组合结构
CN1355568A (zh) 芯片堆叠封装结构
CN1728378A (zh) 堆叠式快闪存储器晶片封装及其方法
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1219326C (zh) 半导体集成装置及其制造方法
CN1467829A (zh) 一种多晶粒封装结构
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
CN1738033A (zh) 封装结构
CN1257540C (zh) 一种半导体芯片封装方法及其封装结构
CN1574343A (zh) 半导体模块
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication