CN1717780A - 3～5族化合物半导体及其制造方法 - Google Patents

3～5族化合物半导体及其制造方法 Download PDF

Info

Publication number
CN1717780A
CN1717780A CN200380104547.6A CN200380104547A CN1717780A CN 1717780 A CN1717780 A CN 1717780A CN 200380104547 A CN200380104547 A CN 200380104547A CN 1717780 A CN1717780 A CN 1717780A
Authority
CN
China
Prior art keywords
substrate
compound semiconductor
resilient coating
growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380104547.6A
Other languages
English (en)
Other versions
CN100517571C (zh
Inventor
清水诚也
森岛进一
佐佐木诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN1717780A publication Critical patent/CN1717780A/zh
Application granted granted Critical
Publication of CN100517571C publication Critical patent/CN100517571C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种3～5族化合物半导体，其特征在于，按所述顺序至少具有衬底、用通式InuGavAlwN(0≤u、v、w≤1，u+v+w＝1)表示的缓冲层及用通式InxGayAlzN(0≤x、y、z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层，该缓冲层的膜厚是5埃以上90埃以下，以及一种制造3～5族化合物半导体的方法，其特征在于，在衬底上使用通式InxGayAlzN表示的3～5族化合物半导体晶体生长时，在使该化合物半导体晶体层生长之前，在比该化合物半导体晶体层的生长温度低的温度下将用通式InuGavAlwN表示的缓冲层成膜为5埃以上90埃以下的膜厚之后，使该化合物半导体晶体层生长。

Description

3～5族化合物半导体及其制造方法
技术领域
本发明涉及按所述顺序至少具有衬底、缓冲层和用通式InxGayAlzN(式中0≤x≤1、0≤y≤1、0≤z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层的3～5族化合物半导体及其制造方法。
背景技术
作为紫外或蓝色的发光二极管或者紫外或蓝色的激光二极管等发光元件的材料，知道具有用通式InxGayAlzN(其中x+y+z＝1，0＜x≤1、0≤y＜1、0≤z＜1)表示的3～5族化合物半导体晶体层的3～5族化合物半导体。以下往往将该通式中的x、y及z分别记为InN混晶比、GaN混晶比、及AlN混晶比。该3～5族化合物半导体中，特别是含有混晶比10％以上的InN的半导体能够相应于InN混晶比调整在可见光区内的发光波长，因此在显示用途上特别重要。
另一方面，上述的3～5族化合物半导体晶体层在大块生长时得不到良好的晶体，因此将其作为衬底材料使用的同质外延生长是困难的。因此，一般进行在与使之生长的膜不同的衬底上进行晶体生长的异质外延生长。可是，由于有晶格适合性的衬底少，因此实际情况是，一般使用具有大的晶格不适合性的α-氧化铝(13.8％的晶格不适合性)、碳化硅(3.4％的晶格不适合性)、ZnO(2.0％的晶格不适合性)、硅(20.4％的晶格不适合性)等的衬底。
人们知道，这样生长的晶体由于是异质外延生长，因此大面积的单晶生长非常难，还含有较多的缺陷。一般地将半导体材料作为发光器件使用的场合，晶体缺陷和杂质成为非发光中心，给发光效率等特性造成坏影响。因此，极力降低晶体缺陷和杂质、提高结晶性在作为发光器件使用上是不可缺少的。
报告了下述方案：通过使膜厚为200-500埃的AlN、GaN等的缓冲层生长，在此基础上在高温下进行晶体生长的2步生长来改善结晶性(特开平2-229476号公报、特开平4-297023号公报)。可是，实际情况是，在该场合也只得到含有较多缺陷的品质低的晶体。
发明内容
本发明在于，提供结晶性提高的3～5族化合物半导体及其制造方法。
本发明人为发现结晶性提高的3～5族化合物半导体而刻苦研讨的结果发现，作为缓冲层形成比以往的膜厚显著薄的缓冲层的3～5族化合物半导体结晶性优异，该半导体提供发光效率等特性优异的发光器件，从而实现本发明。
即，本发明涉及(1)一种实用上优异的3～5族化合物半导体，其特征在于，按所述顺序至少具有衬底、用通式InuGavAlwN(式中0≤u≤1、0≤v≤1、0≤w≤1，u+v+w＝1)表示的缓冲层和用通式InxGayAlzN(式中0≤x≤1、0≤y≤1、0≤z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层，该缓冲层的膜厚是5埃以上90埃以下。
另外，本发明还涉及：
(2)根据上述(1)所述的半导体，其特征在于，缓冲层是非晶状和/或微晶状；
(3)根据上述(1)或(2)所述的半导体，其特征在于，衬底选自蓝宝石、ZnO、GaAs、NGO(NdGaO3)、尖晶石(MgAl2O4)、ZrB2；以及
(4)根据上述(1)-(3)所述的半导体，其特征在于，衬底在缓冲层侧的一面上以1×107cm-2以上的密度具有长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑。
此外，本发明涉及(5)一种实用上优异的3～5族化合物半导体的制造方法，其特征在于，在衬底上使用通式InxGayAlzN(式中0≤x≤1、0≤y≤1、0≤z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层生长时，在使该化合物半导体晶体层生长之前，在比该化合物半导体晶体层的生长温度低的温度下将用通式InuGavAlwN(式中0≤u≤1、0≤v≤1、0≤w≤1，u+v+w＝1)表示的缓冲层成膜为5埃以上90埃以下的膜厚之后，使该化合物半导体晶体层生长。
另外，本发明还涉及：
(6)根据上述(5)所述的制造方法，其特征在于，缓冲层是非晶状和/或微晶状；
(7)根据上述(5)或(6)所述的制造方法，其特征在于，衬底选自蓝宝石、ZnO、GaAs、NGO(NdGaO3)、尖晶石(MgAl2O4)、ZrB2；
(8)根据上述(5)-(7)所述的制造方法，其特征在于，作为衬底，使用在积层缓冲层的一面上以1×107cm-2以上的密度具有长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑的衬底；以及
(9)根据上述(5)-(8)所述的制造方法，其特征在于，在成膜缓冲层前，气相蚀刻衬底上积层缓冲层的一面，以1×107cm-2以上的密度形成长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑。
实施发明的最佳方式
下面详细说明本发明。所谓本发明中的3～5族化合物半导体，是按所述顺序至少具有衬底、缓冲层和用通式InxGayAlzN(其中x+y+z＝1，0≤x≤1、0≤y≤1、0≤z≤1)表示的化合物半导体晶体层的叠层结构的化合物半导体。
作为本发明中的缓冲层，可举出包含用通式InuGavAlwN(式中0≤u≤1、0≤v≤1、0≤w≤1，u+v+w＝1)表示的材料的层。该缓冲层的膜厚是5-90埃，优选10-90埃，更优选20-80埃。膜厚小于5埃的场合或大于90埃的场合，由于缓冲层的效果被损害，故不优选。通过使用这样薄的缓冲层，能够再现性好地生长晶体缺陷密度低的3～5族化合物半导体晶体层。
作为缺陷密度的评价，列举出下述方法：采用透射电镜观察位错线的方法；采用原子力显微镜观察表面凹坑的方法；观察通过在特定条件下在晶体表面进行再生长而得到的凹坑的方法(生长凹坑法)；用气相或液相蚀刻晶体表面而产生对应于缺陷的凹坑的蚀刻凹坑法；观察通过电子射线激励而得到的荧光的阴极发光法；测定X射线摇摆曲线半值宽的方法，等等。其中，测定X射线摇摆曲线的方法是非破坏检查法，通过测定几个不同的X射线反射点，能够分别测定刃型位错密度和螺旋位错密度，因此能够很好地作为评价该化合物半导体的结晶性的方法使用。
作为本发明的缓冲层的成膜方法，可使用有机金属气相生长法(以下往往记为MOVPE法)、分子束外延法(以下往往记为MBE法)、溅射法、氢化物气相生长法(以下往往记为HVPE法)、蒸镀法、等离子气相成膜法(以下往往记为等离子CVD法)、热气相成膜法(以下往往记为热CVD法)等公知的方法。在这些成膜方法之中，可优选使用薄膜的膜厚控制优异的MBE法及MOVPE法。使用MBE法及MOVPE法的场合，该缓冲层的生长温度优选300-800℃，更优选350-700℃，特别优选400-650℃。缓冲层的生长温度低于300℃的场合，生长速度变慢，不实用，高于800℃的场合，作为缓冲层的效果不显著，故不优选。
作为本发明的缓冲层的具体例，举出GaN、AlN、AlN混晶比为50％以上的InGaAlN等。关于这些缓冲层，随着AlN混晶比增加，存在热稳定性增大的倾向，因此，可期待缓冲层生长后的工艺容许性增大。在缓冲层生长后使3～5族化合物半导体晶体层生长时，优选该化合物半导体晶体层的生长温度充分高。作为具体的该化合物半导体晶体层的生长温度，列举出1000℃以上。虽详细不清楚，但认为通过在这样比较高的温度下生长该化合物半导体晶体层，有促进本发明的缓冲层结晶的效果、或者在该化合物半导体晶体层生长时提高原料分解效率的效果等。当先在高温下生成结晶性高的该化合物半导体晶体层时，在其上生长的层在800℃左右的比较低的温度下也能够生长为好的结晶性。
作为在本发明的缓冲层上生长的该3～5族化合物半导体晶体层的制造方法，列举出MBE法、MOVPE法、HVPE法等。使用MBE法的场合，一般使用以气体状态供给作为氮原料的氮气、氨、及其他氮化合物的方法，即气体源分子束外延(以下往往记为GSMBE)法。该场合，氮原料化学上为惰性，氮原子往往难进入到晶体中。在那种场合，采用微波等激励氮原料，通过在活性状态下供给，能够提高氮的引入效率。
其次，说明本发明中制造缓冲层、3～5族化合物半导体晶体层的场合，采用MOVPE法的制造方法。MOVPE法的场合，可使用如下的原料。即，作为3族原料，可列举出三甲基镓[(CH3)3Ga，以下往往记为TMG]、三乙基镓[(C2H5)3Ga，以下往往记为TEG]等的用通式R1R2R3Ga(在此，R1、R2、R3表示碳数1以上4以下的低级烷基)表示的三烷基镓；三甲基铝[(CH3)3Al，以下往往记为TMA]、三乙基铝[(C2H5)3Al，以下往往记为TEA]、三异丁基铝[(i-C4H9)3Al]等用通式R1R2R3Al(在此，R1、R2、R3与上述的定义相同)表示的三烷基铝；三甲基胺铝烷[(CH3)3N:AlH3]；三甲基铟[(CH3)3In，以下往往记为TMI]、三乙基铟[(C2H5)3In]等的用通式R1R2R3In(在此，R1、R2、R3与上述的定义相同)表示的三烷基铟等。这些物质单独或混合使用。
其次，作为5族原料，列举出氨、联氨、甲基联氨、1，1-二甲基联氨、1，2-二甲基联氨、叔丁基胺、乙二胺等。这些物质单独或混合使用。这些原料中，由于氨和联氨在分子中不含碳原子，因此向半导体中碳的污染少，故优选。
作为3～5族化合物半导体的p型掺杂剂，2族元素重要。具体列举出Mg、Zn、Cd、Hg、Be，其中，优选易制造低电阻的p型半导体的Mg。作为Mg掺杂剂的原料，由于双环戊二烯基镁、双甲基环戊二烯基镁、双乙基环戊二烯基镁、双正丙基环戊二烯基镁、双异丙基环戊二烯基镁等的用通式(RC5H4)2Mg(其中，R表示氢或碳数1以上4以下的低级烷基)表示的有机金属化合物具有适当的蒸气压，故优选。
作为3～5族化合物半导体的n型掺杂剂，4族元素和6族元素重要。具体列举出Si、Ge、O，其中，优选易制造低电阻的n型、得到高原料纯度的Si。作为Si掺杂剂的原料，优选甲硅烷(SiH4)、乙硅烷(Si2H6)等。
作为载气，可单独或混合使用氢、氮、氩、氦等气体。其中，载气中含有氢的场合，当生长高的InN混晶比的该化合物半导体时，有时得不到充分的结晶性。该场合，需要降低载气中的氢分压。优选的载气中氢的分压是0.1大气压以下。
在这些载气之中，在运动粘度系数大，难引起对流方面举出氢和氦。其中，氦与其他气体比为高价，另外，使用氢的场合，如上述当生长高的InN混晶比的该化合物半导体时，有时得不到充分的结晶性。氮、及氩由于比较廉价，因此在大量使用载气的场合，可优选使用。
其次说明本发明中使用的衬底。作为3～5族化合物半导体的晶体生长用衬底，使用蓝宝石、ZnO、GaAs、NGO(NdGaO3)、尖晶石(MgAl2O4)、ZrB2等。特别是蓝宝石，为得到透明、而且大面积的高品质晶体是重要的。
通过从标准面方位稍微偏移衬底表面的方向，在其上生长的各层的平坦性、结晶性等往往提高。以下有时将衬底表面从标准面方位的偏移记为偏角。偏角的优选范围是5度以下，更优选是2度以下，最优选是0.1度以上、0.5度以下。偏角的方向，在c面衬底的场合下，可定为a轴方向、m轴方向或者其中间方向等。
另外，作为衬底，优选使用以1×107cm-2以上的密度具有长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑的衬底。通过在具有这样的凹坑的面上形成上述的薄的缓冲层，从而得到结晶性极好的3～5族化合物半导体。
作为在衬底上形成凹坑的方法，希望使用气相蚀刻法，根据该方法，凹坑的大小(最大深度、长径等)、密度等通过改变蚀刻时间、温度、用于蚀刻的气体种类、其浓度等而可控制。
作为用于蚀刻的气体，通常使用从含有卤元素和5族元素的化合物以及卤化氢中选择的至少1种气体。
在这里，作为含有卤元素和5族元素的化合物，例如列举出三氯化砷等的卤化砷、三氯化磷等的卤化磷等。另外，作为卤化氢，例如列举出氯化氢、溴化氢、碘化氢。这些气体也能混合2种以上使用。
在这些气体之中，优选使用氯化氢。
气相蚀刻可以在气相生长装置内实施，还可以别于该装置中实施，前者的场合，气相生长装置的内壁等也可通过蚀刻而同时地清洁，因此优选采用前者实施。
凹坑的深度，最大深度(最深部分的深度)是1nm以上，优选是1-100nm，更优选是1-50nm，进一步优选是1-30nm。
另外，凹坑的长，长径是20nm以上，优选是20-1000nm，更优选是20-500nm，进一步优选是20-300nm，最大深度对长径的比是0.05以上，优选是0.05-2，更优选是0.05-1，进一步优选是0.05-0.5。
另外，凹坑的密度是1×107cm-2以上，优选是5×107cm-2～1×1010cm-2个，更优选是1×108cm-2～1×1010cm-2个，进一步优选是2×108cm-2～1×1010cm-2个。
衬底上的凹坑，半导体制膜前的场合，可使用原子力显微镜(以下简记为AFM)测定。另外，半导体制膜后的场合，也可采用透射电镜(以下简记为TEM)测定。
本发明如上述可优选用于在与目的化合物半导体不同的材料的衬底上生长该化合物半导体晶体层的所谓异质外延生长，但在将该化合物半导体晶体层作为底层，在其上面进一步生长该化合物半导体晶体层的场合也能够使用。该场合下，有时防止作为底层使用的该化合物半导体晶体层中存在的贯通位错穿入到在其上面生长的该化合物半导体层中，可优选使用本发明的制造方法。该场合下，可作为底层使用的该化合物半导体晶体层，列举出在衬底上直接或通过缓冲层采用MBE法、MOVPE法、HVPE法等生长的该化合物半导体晶体层，还有从衬底剥离的这样生长的该化合物半导体晶体层等。
LED的发光机理可大致分为2种。其一是所注入的电子和空穴通过带隙中杂质形成的能级而再结合的机理，一般被称为杂质发光。另一机理是所注入的电子和空穴不通过由杂质形成的能级而再结合的机理，该场合下得到在大致对应于带隙的波长下的发光。这被称为带边发光。杂质发光的场合，一般地发光光谱变得宽。另一方面，带边发光其发光光谱锐利，在需要高的色纯度的场合优选带边发光。另外，在杂质发光中，由于使用以杂质能级为媒介的电子和空穴的再结合，因此尽可能捕获所注入的电子、或空穴的充分数量的杂质能级成为必要，但一般地掺杂杂质至高浓度的场合其晶体品质降低。也就是说，可在高品质的晶体中形成的杂质能级的数目有限。该场合，当电子和空穴的注入量增加时，杂质能级的数目产生不足，引起不通过杂质能级的电子和空穴的再结合。也就是说，在高电流下发光效率降低。
另一方面，在带边发光的场合，由于利用不以杂质能级为媒介的发光，因此不发生这样的发光效率的降低。因此，在需要高电流注入的场合，优选带边发光。另一方面，该化合物半导体具有直接迁移型带隙，根据其组成可使带隙在可见光区。因此，通过将该层作为发光层使用，即使不使用杂质发光，也能够制作利用带边发光的高效率发光元件。在带边发光中，能使发光功率集中于窄的波长范围，发光光谱变得锐利，能实现高的色纯度。本发明的3～5族化合物半导体能优选用于特别如带边发光那样要求高晶体品质的用途。
以下说明可使用本发明的发光元件的具体例。基本上发光元件具有在衬底上积层了n型的该化合物半导体晶体层、包含该化合物半导体晶体的发光层、p型的该化合物半导体晶体层的结构。通过在n型层和p型层之间配置发光层，能够制成驱动电压低的高效率发光元件。在n型层和发光层之间、发光层和p型层之间也可以根据需要插入组成、传导性、掺杂浓度不同的几个层。
n型层与p型层比，易得到导电性高的，因此一般在衬底上按n型层、发光层、p型层的顺序生长。本发明能够在于衬底上生长初次生长的该化合物半导体晶体层时使用。即，在衬底上形成本发明的缓冲层后，通过生长该化合物半导体晶体层，得到结晶性高的化合物半导体。通过在其上面积层形成发光元件所必需的各层，能够得到作为整体由结晶性高的层构成的发光元件。
其次，说明发光层。为了实现带边发光型发光元件，必须将发光层所含的杂质的量抑制得低。具体讲，关于Si、Ge和2族元素的各元素，均优选其浓度为1017cm-3以下。带边发光的场合，发光色由发光层的3族元素的组成决定。在可见区发光的场合，In浓度优选为10％以上。In浓度小于10％的场合，发出的光基本是紫外线，不能感到充分的明亮度。随着增加In浓度，发光波长变长，能将发光波长从紫调整为蓝、绿。发光层的膜厚优选5埃以上300埃以下。更优选是10埃以上100埃以下。当膜厚小于5埃或者大于300埃时，使用该化合物半导体制成发光元件的场合，由于发光效率不充分，故不优选。
为了高效率地再结合注入到发光层中的电荷，可优选使用将发光层用带隙比其大的层夹住的所谓双异质结构。以下将与发光层接触的带隙比发光层大的层记为电荷注入层。电荷注入层和发光层的带隙之差优选是0.1eV以上。电荷注入层和发光层的带隙之差小于0.1eV的场合，载流子向发光层内的封闭不充分，发光效率降低。更优选是0.3eV以上。但是当电荷注入层的带隙超过5eV时，电荷注入所必需的电压变高，因此电荷注入层的带隙优选5eV以下。
电荷注入层的厚度优选10埃以上、5000埃以下。电荷注入层的厚度无论小于5埃还是大于5000埃，发光效率都降低，因此不优选。更优选是10埃以上2000埃以下。发光层可以是1层，但也可以是多层。作为这样的结构的例子，举出n层的发光层、和(n+1)层的带隙比发光层大的层交替地积层而成的(2n+1)层的叠层结构。在这里，n是正整数，优选是1以上50以下，更优选是1以上30以下。在n大于50的场合，发光效率下降，生长花费时间，因此不怎么理想。具有这样的多个发光层的结构在制作需要强的光输出的半导体激光器的场合特别有用。
使用MOVPE法采用本发明制造3～5族化合物半导体的场合，在气相生长开始前，导入选自含有卤元素和5族元素的化合物和卤化氢的至少1种气体，通过气相蚀刻反应管上游部的内壁和/或衬底表面，往往再现性好地得到良好的晶体品质的该化合物半导体。
作为上述蚀刻中的含有卤元素和5族元素的化合物，列举出三氯化砷、三氯化磷等。作为卤化氢举出氯化氢、溴化氢、碘化氢。在这些气体之中优选氯化氢。本发明中的含有卤元素和5族元素的化合物，由于在高温下分解堆积在反应管内壁的3～5族化合物半导体或其分解生成物等，因此认为得到理想的蚀刻效果。这样气相蚀刻反应管内壁后，可将衬底搭载于接受器而使之结晶生长。
在本发明中作为气相蚀刻的对象，可以不是反应管的整个内壁，列举出搭载衬底的接受器表面及其周边的反应管内壁以及气流上游侧的反应管内壁等。更具体讲，在衬底的上游侧设置用于将气流适当地引导到衬底上的吹管等时，也可举出这些表面作为对象。优选除了反应管内壁之外，衬底也作为对象。
具体说明本发明的3～5族化合物半导体的制造方法。在反应管上安置α-氧化铝、碳化硅或硅等与生长的化合物半导体膜不同的材料的衬底后，流通氢等的载气，在加热的状态下导入选自含有卤元素和5族元素的化合物和卤化氢的至少1种气体。由该气体分解的堆积物与载气一起排出。然后通过进行气相生长，使堆积物导致的结晶性的降低消除，得到良好的单晶。
以下通过实施例详细说明本发明，但本发明并不限定于实施例。
实施例1、2、比较例1
作为衬底，使用将镜面抛光过的蓝宝石C面相对m轴方向倾斜0.15度的衬底。生长采用使用低温生长缓冲层的2步生长法。首先将衬底装置在MOVPE生长炉内的接受器上，一边供给氢一边升温到1100℃后，在氯化氢0.2％的气氛下蚀刻15秒钟。暂停止氯化氢的供给，保持1分45秒后，再供给上述的氯化氢15秒钟，蚀刻。这样地实施了15秒钟的蚀刻和1分45秒的中断这一循环8次。
接着，降温到415℃，以TMA和氨为原料，作为载气使用氢，生长AlN低温生长缓冲层。AlN低温生长缓冲层的生长时间，生长了1分、2分、3分的3个级别(实施例1、2、比较例1)。关于膜厚，由在同一条件下更长时间生长的层的厚度求出的生长速度是33.3埃/分，因此由上述生长时间求出的膜厚可分别计算为33埃、67埃、100埃。
接着，停止TMA的供给，升温到1090℃，作为正式生长以TMG和氨为原料，作为载气使用氢，生长了5μm的无掺杂GaN层。
停止TMG的供给和衬底的加热，降温到620℃后，停止氨的供给，冷却到室温。
其中，SLM和sccm是气体流量的单位，1SLM表示每1分钟在标准状态下占1升体积的重量的气体流过，1000sccm相当于1SLM。
冷却到室温后，将从生长炉内取出的试样通过显微镜评价表面状态，还测定(004)和(302)反射的X射线摇摆曲线，评价了倾斜(チルト)和扭曲(ツイスト)结晶性。表1表示出结果。
表1
缓冲层厚度 表面状态   (004)反射半值宽(倾斜)   (302)反射半值宽 扭曲
  实施例1   33   镜面   238秒   615秒   701秒
  实施例2   67   镜面   244秒   729秒   831秒
  实施例3   67   镜面   291秒   442秒   504秒
比较例1 100 镜面 322秒 906秒 1033秒
  比较例2   200   镜面   365秒   1109秒   1264秒
  比较例3   300   镜面   473秒   1211秒   1381秒
  比较例4   500   镜面   795秒   1271秒   1449秒
参考例1
作为衬底，将镜面抛光过的蓝宝石C面相对m轴方向倾斜0.15度的衬底放置在MOVPE生长炉内的接受器上，一边供给氢一边升温到1100℃后，在氯化氢0.2％的气氛下蚀刻15秒钟。暂停止氯化氢的供给，保持1分45秒后，再供给上述的氯化氢15秒钟，蚀刻。这样地实施了15秒钟的蚀刻和1分45秒的中断这一循环8次。
将上述衬底的表面形态用原子力显微镜(以下简记为AFM)观察的结果，总体凹坑的密度是4×109cm-2，凹坑的长径是20nm以上，且凹坑的最大深度对长径的比是0.05以上的凹坑的密度是1.5×109cm-2。
参考例2
将15秒钟的蚀刻和1分45秒的中断这一循环实施23次，除此以外与参考例1同样地进行了衬底的蚀刻。
将该蚀刻了的衬底用AFM观察的结果，长径是20nm以上、且最大深度对长径的比是0.05以上的凹坑的密度是1×109cm-2。
参考例3
作为衬底，将镜面抛光过的蓝宝石C面相对m轴方向倾斜0.15度的衬底放置在MOVPE生长炉内的接受器上，一边供给氢一边升温到1100℃后，保持15分钟。
将上述衬底的表面形态用AFM观察的结果，长径是20nm以上的凹坑的密度是4×108cm-2，但长径是20nm以上、且最大深度对长径的比是0.05以上的凹坑的密度小于1×107cm-2(如果在10μm2的面积上存在1个作为对象的凹坑，则作为对象的凹坑的密度是1×107cm-2)。
实施例3
使用在参考例2中得到的衬底，与实施例2同样地进行了生长。测定(004)和(302)反射的X射线摇摆曲线，评价了倾斜和扭曲结晶性。表1表示出结果。
比较例2
使用在参考例1中得到的衬底，并使AlN缓冲膜厚为200埃，除此以外与实施例2同样地进行了生长。测定(004)和(302)反射的X射线摇摆曲线，评价了倾斜和扭曲结晶性。表1表示出结果。
比较例3、4
使用在参考例3中得到的衬底，并使AlN缓冲膜厚为300埃、500埃，除此以外与实施例2同样地进行了生长。测定(004)和(302)反射的X射线摇摆曲线，评价了倾斜和扭曲结晶性。表1表示出结果。

Claims (9)

1.一种3～5族化合物半导体，其特征在于，按所述顺序至少具有衬底、用通式InuGavAlwN(式中0≤u≤1、0≤v≤1、0≤w≤1，u+v+w＝1)表示的缓冲层和用通式InxGayAlzN(式中0≤x≤1、0≤y≤1、0≤z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层，该缓冲层的膜厚是5埃以上90埃以下。
2.根据权利要求1所述的半导体，其特征在于，缓冲层是非晶状和/或微晶状。
3.根据权利要求1或2所述的半导体，其特征在于，衬底选自蓝宝石、ZnO、GaAs、NGO(NdGaO3)、尖晶石(MgAl2O4)、ZrB2。
4.根据权利要求1-3的任1项所述的半导体，其特征在于，衬底在缓冲层侧的一面上以1×107cm-2以上的密度具有长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑。
5.一种3～5族化合物半导体的制造方法，其特征在于，在衬底上使以通式InxGayAlzN(式中0≤x≤1、0≤y≤1、0≤z≤1，x+y+z＝1)表示的3～5族化合物半导体晶体层生长时，在使该化合物半导体晶体层生长之前，在比该化合物半导体晶体层的生长温度低的温度下将用通式InuGavAlwN(式中0≤u≤1、0≤v≤1、0≤w≤1，u+v+w＝1)表示的缓冲层成膜为5埃以上90埃以下的膜厚之后，使该化合物半导体晶体层生长。
6.根据权利要求5所述的制造方法，其特征在于，缓冲层是非晶状和/或微晶状。
7.根据权利要求5或6所述的制造方法，其特征在于，衬底选自蓝宝石、ZnO、GaAs、NGO(NdGaO3)、尖晶石(MgAl2O4)、ZrB2。
8.根据权利要求5-7所述的制造方法，其特征在于，作为衬底，使用在积层缓冲层的一面上以1×107cm-2以上的密度具有长径为20nm以上、且最大深度对长径的比为0.05以上的凹坑的衬底。
9.根据权利要求5-8所述的制造方法，其特征在于，在成膜缓冲层前，气相蚀刻衬底上积层缓冲层的一面，以1×107cm-2以上的密度形成长径为20nm以上、且长径对最大深度的比为0.05以上的凹坑。
CNB2003801045476A 2002-11-29 2003-11-21 Iii-v族化合物半导体及其制造方法 Expired - Fee Related CN100517571C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP347562/2002 2002-11-29
JP2002347562 2002-11-29

Publications (2)

Publication Number Publication Date
CN1717780A true CN1717780A (zh) 2006-01-04
CN100517571C CN100517571C (zh) 2009-07-22

Family

ID=32462886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801045476A Expired - Fee Related CN100517571C (zh) 2002-11-29 2003-11-21 Iii-v族化合物半导体及其制造方法

Country Status (8)

Country Link
US (1) US7659190B2 (zh)
KR (1) KR20050084007A (zh)
CN (1) CN100517571C (zh)
AU (1) AU2003284614A1 (zh)
DE (1) DE10393690T5 (zh)
GB (1) GB2410836B (zh)
TW (1) TW200416249A (zh)
WO (1) WO2004051718A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007076730A1 (fr) * 2006-01-06 2007-07-12 Dalian Luming Science & Technology Group Co., Ltd. Dispositif optoelectronique a base de gan et son procede de fabrication
CN103258722A (zh) * 2013-04-27 2013-08-21 中国电子科技集团公司第十三研究所 GaAs衬底采用AlGaInN缓冲层生长三族氮化物的方法
CN107532330A (zh) * 2015-03-23 2018-01-02 Tdk株式会社 氧化铝基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
FR2904008B1 (fr) * 2006-07-18 2009-12-04 Centre Nat Rech Scient NOUVEAU PROCEDE POUR LA CROISSANCE DE NITRURES D'ELEMENTS DU GROUPE IIIb.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5587014A (en) * 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
JPH09148626A (ja) 1995-11-27 1997-06-06 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2002161000A (ja) * 2000-11-22 2002-06-04 Otts:Kk 窒化ガリウム単結晶の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007076730A1 (fr) * 2006-01-06 2007-07-12 Dalian Luming Science & Technology Group Co., Ltd. Dispositif optoelectronique a base de gan et son procede de fabrication
CN103258722A (zh) * 2013-04-27 2013-08-21 中国电子科技集团公司第十三研究所 GaAs衬底采用AlGaInN缓冲层生长三族氮化物的方法
CN107532330A (zh) * 2015-03-23 2018-01-02 Tdk株式会社 氧化铝基板
CN107532330B (zh) * 2015-03-23 2020-08-07 Tdk株式会社 氧化铝基板

Also Published As

Publication number Publication date
KR20050084007A (ko) 2005-08-26
GB2410836A (en) 2005-08-10
CN100517571C (zh) 2009-07-22
GB0509662D0 (en) 2005-06-15
GB2410836B (en) 2006-06-07
WO2004051718A1 (ja) 2004-06-17
AU2003284614A1 (en) 2004-06-23
DE10393690T5 (de) 2005-09-15
US20060022308A1 (en) 2006-02-02
US7659190B2 (en) 2010-02-09
TWI328594B (zh) 2010-08-11
TW200416249A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR950006968B1 (ko) 질화갈륨계 화합물 반도체의 결정성장방법
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
CN1080453C (zh) 制备发光器件晶片的方法及其发光器件
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
US20090289270A1 (en) Group iii nitride semiconductor multilayer structure and production method thereof
US11626491B2 (en) Indium nitride nanopillar epitaxial wafer grown on aluminum foil substrate and preparation method of indium nitride nanopillar epitaxial wafer
KR20070054722A (ko) Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법
CN114937721A (zh) 一种硅衬底GaN基LED外延片及其制备方法
Saxler et al. Comparison of trimethylgallium and triethylgallium for the growth of GaN
JP2011142317A (ja) ｐ型ＡｌＧａＮ層の製造方法およびＩＩＩ族窒化物半導体発光素子
JP2010073760A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7659190B2 (en) Method for producing a Group III-V compound semiconductor
CN114574959A (zh) 一种氮化物外延层制备方法及其半导体外延片
JP2007059762A (ja) 半導体積層基板およびその製造方法並びに半導体発光素子
CN1219614A (zh) 光辐射加热金属有机化学汽相淀积氮化镓生长方法与装置
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JPH1012554A (ja) 化合物半導体の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JPH0529220A (ja) 窒化ガリウム系薄膜の成長方法
JPH09107124A (ja) ３−５族化合物半導体の製造方法
JP2006186005A (ja) 窒化物系化合物半導体、その製造方法及びその用途
JP2010258375A (ja) Ｉｉｉ族窒化物半導体の製造方法
CN100576586C (zh) 制造ⅲ族氮化物半导体元件的方法
JP4211201B2 (ja) 半導体製造装置用摺動部材および半導体製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20131121