CN1716592A - 电性内连线交截处的接合及半导体装置 - Google Patents

电性内连线交截处的接合及半导体装置 Download PDF

Info

Publication number
CN1716592A
CN1716592A CN200510079749.0A CN200510079749A CN1716592A CN 1716592 A CN1716592 A CN 1716592A CN 200510079749 A CN200510079749 A CN 200510079749A CN 1716592 A CN1716592 A CN 1716592A
Authority
CN
China
Prior art keywords
current
electric
connection line
connection
internal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510079749.0A
Other languages
English (en)
Other versions
CN100358141C (zh
Inventor
庄学理
王振家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1716592A publication Critical patent/CN1716592A/zh
Application granted granted Critical
Publication of CN100358141C publication Critical patent/CN100358141C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种电性内连线交截处的接合及半导体装置。上述电性内连线交截处的接合，位于一基底上并用于导引电流进入另一内连线的方向，包括至少一供应电流的电性内连线的一部分，此内连线具有一长度且平行于一第一纵轴，其功用为提供一电流的流动。至少一接受电流的电性内连线的一部分，具有一长度且平行于一第二纵轴，其与该至少一供应电流的电性内连线于该接合处交截，以接收自该至少一供应电流的电性内连线的电流流动。以及至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间，并且此电流导向结构的位向实质上不垂直于该至少一供应电流的电性内连线的纵轴。本发明可降低电流拥挤效应。

Description

电性内连线交截处的接合及半导体装置
技术领域
本发明是关于一种半导体基底上的电性内连线的接合与角落，特别是有关于一种可有效降低电流拥挤效应的内连线的接合及其制造方法。
背景技术
集成电路(IC)形成于半导体晶圆上，再将晶圆分割成独立的晶粒(die)与晶片(chip)。之后再将晶片以镶入(mount)或以焊线接合(wire bond)封装于一基底上。一旦封装之后，再将晶片胶封(encapsulated)以保护其与外界污染隔绝。因此，封装步骤可视为集成电路制程的关键步骤之一。然而，即使最谨慎封装的IC元件，若于镶入的基底上存在缺陷或其它弱接点，仍然会发生许多问题致使元件失效。
最常发生元件失效点之一为形成于基底上，与基底上的各电路单元的具电性连接的电源总线路径(power bus trace)。例如，导电路径或内连线(interconnect)传统上是形成于整个基底的内部，并连接至电源垫(power pad)。而电源垫则提供外加的电源连接至电路元件。此外，其它内连线一般形成于基底的周边区域，例如电源环，提供电路元件接地(ground)或参考电位(referencepotential)。
当电流沿着上述内连线流动时，于某些特定处导致电流拥挤(current crowding)效应。上述特定的位置包括单一内连线以锐角改变电流流动方向或多条内连线交截处亦为锐角时。由于电流的流动的行为实质上近似于水的流动，因此接合(junction)处的设计必须符合提升电流的流动以避免电流拥挤(current crowding)发生。于现今元件设计中，孔洞(holes)或狭缝(slot)一般形成于该接合处，以降低于基底周边区域内连线的压力。上述压力通常是源自于制造过程。然而，上述孔洞/狭缝通常使电流拥挤现象恶化，导因于电流流入接合处，以散乱方向折射而非转向内连线。若电流并非转向适当的方向，其会于接合处发生拥挤，因而致使电性烧坏(electrical burn-out)。除此之外，上述孔洞/狭缝设计需自内连线/接合处移除部分导电区域，减少该区域能承受的最大电流量(此一最大承受的电流量亦称为电流密度)。因而导致接合处提早发生电性烧坏现象。
请参阅图1，其显示一种位于电性内连线110、120交截处或当内连线剧烈转弯时所产生的传统的接合100。如图示的实施例，内连线110的位向实质上垂直于内连线120，此为现今电路中常见的配置。此图示中亦显示一组非导电性的障碍130形成于接合100内。这些障碍130通常为孔洞(hole)或狭缝(slot)，取代部分接合100处的导电材料，以减少靠近基底周边区域容易于制作过程中产生的裂缝，如先前现有技术所述。
若电流自内连线110流向接合100并且接着流经内连线120时，电流于内连线110必须以接近直角的方向转向至内连线120。然而，当电流流入接合110时，由于转向过于剧烈，因而发生上述电流拥挤效应。就本领域技术人员而言，均能理解当电流流经电性内连线110、120时，电流流动的行为特性相似于水的流动特性。一如水的流动性质，电流于接合100处开始累积，然后电流才转向流入电性内连线120。当电流累积电流于接合100处时，若超过接合100所能承受的最大电流密度，接合100的导电材料将因而烧毁并且损及该电路的运作。当内连线110、120为提供电源总线的内连线时，因夹带大量的电流供电路使用，上述问题会变的更加恶化。更有甚者，于传统设计中，常使用的障碍130由于形状效应会使电流拥挤更加恶化。因为障碍130会使电流于接合100折射至各不同的方向而非将电流导向想要的方向。
请参阅图4，其显示现有技术另一实施例，位于电性内连线的交叉处的接合400。内连线410具有一长度且平行于长轴A1且其位向实质上垂直于一平行于长轴A2的内连线420。一第三内连线428亦平行于长轴A2。根据上述组态，内连线420及428可以都是接受来自内连线410的电流的内连线。例如，若内连线410连接至一电源垫(意即内连线410连接至一电源)，且内连线420及428为电流环(电性接地)的一部分时。然而其它不同的电流路径组合也可以应用此实施例。
图4亦显示接合400内的一组非导电性的障碍430。如同图1所示，非导体障碍430是取代一部分接合400的导体材料所形成的孔洞，以避免内连线于基底的外围区域发生裂缝。亦如同先前所述，当电流自内连线410流过接合400并且进入内连线420及428时，电流必须以接近直角的转向流入内连线420或428。由于电流转向过于剧烈因而容易发生电流拥挤现象。更有甚者，圆形设计的障碍430通常将电流于接合400处以散乱方向折射，更加恶化电流拥挤现象。
请参阅图5，其显示另一现有技术的接合500，位于电性内连线的交叉处。内连线510具有一长度且平行于长轴A1且其位向实质上垂直于一平行于长轴A2的内连线520。于此实施例中，内连线520是作为接受自内连线510流入的电流。
上述现有电路布局的实施例尚包括非导电性狭缝530，而非如上述的圆形障碍430。某些现有的方法亦将非导体狭缝530沿内连线510及520重复配置，尝试结合实心的内连线及具非导电性间隔的导电路径的优点，如图2所示。
然而，即使采用非导电性狭缝530，当电流自内连线510流过接合500并且进入内连线520时，由于非导电性狭缝530位向垂直相对于内连线510，电流必须以接近直角的方式转向。由于电流转向过于剧烈，内连线510、520交界处容易发生电流拥挤现象。更有甚者，现今的电路设计者及制造者较无动机去重新更改非导电性狭缝530位向的设计，使导向电流于接合400处转向更容易。因为如此做会于接合处对内连线的电流流动产生更大的冲击。因此，即使是传统的布局仍会造成上述的电流拥挤缺点。
有鉴于此，业界急需一种于基底上内连线接合的设计，能避免现有技术的缺陷。
发明内容
有鉴于此，本发明的目的在于形成至少一电流导向结构，设置于供应电流的电性内连线与接受电流的电性内连线之间。
本发明的另一目的在于提供一接合包括一电流导向结构具有至少一折向面实质上不垂直于供应电流的电性内连线，以降低电流拥挤效应。
根据上述目的，本发明提供一种电性内连线交截处的接合，位于一基底上并用于导引电流进入另一内连线的方向，包括：至少一供应电流的电性内连线的一部分，此内连线具有一长度且平行于一第一纵轴，其功用为提供一电流的流动；至少一接受电流的电性内连线的一部分，具有一长度且平行于一第二纵轴，其与该至少一供应电流的电性内连线于该接合处交截，以接收自该至少一供应电流的电性内连线的电流流动；以及至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间，并且此电流导向结构的位向实质上不垂直于该至少一供应电流的电性内连线的第一纵轴。
根据上述目的，本发明另提供一种电性内连线交截处的接合的制造方法，包括：形成至少一供应电流电性内连线的一部分，此内连线具有一长度且平行于一第一纵轴，其功用为提供一电流的流动；形成至少一接受电流的电性内连线的一部分，具有一长度且平行于一第二纵轴，其与该至少一供应电流的电性内连线于该接合处交截；以及设置至少一电流导向结构于该供应电流的电性内连线与该接受电流的电性内连线之间，并且该至少一电流导向结构具有至少一折向面实质上不垂直于该至少一供应电流的电性内连线，该至少一折向面的配置可以将该至少一接受电流的电性内连线的电流方向导引至朝向该至少一接受电流的电性内连线轴向。
根据上述目的，本发明又提供一种半导体装置，包括：一半导体基底至少有一元件形成于其上；至少一供应电流的电性内连线的一部分，具有一长度且平行于一第一纵轴，其功用为提供一电流的流动；至少一接受电流的电性内连线的一部分，具有一长度且平行于一第二纵轴，其与该至少一供应电流的电性内连线于该接合处交截，以接收自该至少一供应电流的电性内连线的电流流动；以及一接合设置于该基底上，且位于该至少一供应电流的电性内连线的一部分与该至少一接受电流电性内连线的一部分之间；该接合包括至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间，并且实质上其位向不垂直于该至少一供应电流的电性内连线的第一纵轴。
根据上述目的，本发明再提供一种半导体装置的制造方法，包括：一半导体基底至少有一元件形成于其上；至少一供应电流的电性内连线的一部分，具有一长度且平行于一第一纵轴，其功用为提供一电流的流动；至少一接受气流的电性内连线的一部分，具有一长度且平行于一第二纵轴，其与该至少一供应电流的电性内连线于该接合处交截，以接收自该至少一供应电流的电性内连线的电流流动；以及一接合设置于该基底上，且位于该至少一供应电流的电性内连线的一部分与该至少一接受电流的电性内连线的一部分；该接合包括至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间，并且实质上其位向不垂直于该至少一供应电流的电性内连线的第一纵轴。
本发明所述电性内连线交截处的接合及半导体装置，可降低电流拥挤效应。
附图说明
图1是显示传统的接合，位于电性内连线交截处或当内连线剧烈转弯处；
图2是显示根据本发明实施例的接合，位于电性内连线的交截处所构成；
图3是显示根据本发明另一实施例的接合，于四条电性内连线的交截处所构成；
图4是显示现有技术另一实施例的接合，位于电性内连线的交截处；
图5是显示现有技术另一实施例的接合，位于电性内连线的交截处；
图6是显示根据本发明另一实施例的接合，于电性内连线的交截处所构成；
图7是显示根据本发明另一实施例的接合，于电性内连线的交截处所构成；
图8是显示根据本发明另一实施例的接合，于电性内连线的交截处所构成。
具体实施方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
请参阅图2，其显示一接合200的一实施例，其电性内连线210、220的交截处的构成是根据以下实施例说明所示。于此实施例中，内连线210具有一长度且此长度平行于一纵向轴A1。并且，内连线220具有一长度且平行于另一纵向轴A2。内连线220接受电流自内连线210所导入而沿纵向轴A2流通。电性内连线210、220于接合处200是实质上相互垂直。当然，于另一实施例中，若一条内连线产生一实质上为直角的转弯，其转弯处亦可视为接合200。
内连线210的轴向实质上垂直于内连线220，如图1所示的接合100一般。然而，于此实施例中，接合200包括多个电流导向结构，在图标的实施例中，此导向结构为电流折向结构(其中之一标示为230)，而非先前现有技术所述障碍130。电流折向结构230的作用可以降低应力，与现有技术的障碍130的功用相同，然而却具有障碍130所无法达到的功效。更明确的说，各个电流折向结构230包括一折向面240，与内连线210所流入的电流方向互不垂直。因此，此折向表面240能使部分的自内连线210所流入的电流流向转向朝内连线220。于图示中的实施例，折向面240的位向相对于提供电流的内连线210与接收电流的内连线220之间的夹角皆为45度，如图式中的轴向A3。当然，于其它实施例中，折向面240的位向可以是其它角度，使得由一内连线流向另一内连线的电流具较佳的流动性，即便上述两内连线之间的夹角并非直角亦可。例如，若内连线210与220之间夹角为135度，则折向面240的位向角度，相对于内连线210与220的方向，较佳的选择为22.5度。
请再参阅图2，内连线210可以作为连接电源垫(power pad)之用且内连线220可以作为连接电源环(power ring)之用。上述内连线210与220皆包括多个非导电性的间隔(其中之一标示为250)，沿相对应的长轴方向延伸。非导电性的间隔250的作用在于避免降低内连线210与220于制作过程中发生断裂的机率或其它失效的可能性。例如，因为金属的硬度一般来说均低于邻近的介电层，于平坦化制程中容易产生金属层凹陷的碟形(dishing)缺陷。非导电性的间隔250将各个内连线210与220隔离成一组相互平行但电性上相连接的金属路径(其中之一标示为260)。一般而言，金属路径的总面积约占各个内连线210与220的总面积的20％至80％。为了在较好的电性表现(若非导电线区域在内连线210与220中占据较少的区域，则有助于增加最大承受电流密度)以及避免于平坦化制程中在发生碟型缺陷(较多的具较高硬度的非导电线区域有助于减缓碟型缺陷)两者间求得平衡，上述金属路径占各个内连线210与220的20％至80％已被证实为较佳的范围。
如本实施例中所示，若采用金属路径260及非导电的间隔250配置，沿着内连线210与220的横切向来看时，金属路径260及非导电空间250的末端可以采用斜角配置。又当金属路径260及非导电间隔250的末端采斜角配置时，电流导向结构230可以扩张置内连线210与220的区域(标示为270)，更有助于将电流的流动自内连线210导向另一内连线220。本实施例更可使自内连线210导向另一内连线220的电流流向(亦即沿轴向A3的方向)变的更加平滑，进一步降低电流拥挤效应。更明确的说，由于金属路径260及非导电性间隔250的末端采斜角配置，电流可以自内连线210中较短的金属路径260直接被导向内连线220，且当电流遇到电流导向结构230时，能更快的转向内连线220。是故，可更进一步降低电流拥挤效应。
根据本发明的实施例，非导电性间隔250可通过去除内连线210的部分区域，再以非导体材料填入前述区域中所形成。上述非导体材料一般为介电材料，例如氧化硅、氮化硅、或可更进一步增进内连线的电性表现的低介电常数(low-k)材料。典型的低介电常数(low-k)材料是取自下列任意一组材料包括：氟掺杂硅玻璃(FSG)、Black Diamond或BLOkTM(二者由AppliedMaterials Corp.所研发)、SiLKTM(由Dow Chemical Corp.所研发)、FLARETM(由Allied Signal Corp.所研发)及/或上述材料的组合。
请参阅图3，其显示根据本发明另一实施例，于四条电性内连线的交截处所构成的接合300。于此实施例中，内连线310具有一长度且平行于纵向轴A1，提供一沿纵向轴A1流通的电流。并且，内连线320具有一长度且平行于纵向轴A2，接受一电流沿纵向轴A2流通。
本实施例亦包括第三与第四内连线324、328。在电路设计中，内连线324亦可以为一供应电流的内连线，并且如图中所示，沿纵向轴A2方向形成，实质上垂直于第一供应电流的内连线310，且实质上平行于第一接受电流的内连线320。此外，第二供应电流的内连线328具有一长度且沿长轴A1方向形成，实质上垂直于第一接受电流的内连线320，且实质上平行于第一供应电流的内连线310。于本实施例中，内连线310、320、324、328于接合300处以实质上相互垂直的形式电性连接。然而内连线之间亦可以不相互垂直，更有甚者，内连线310、320、324、328亦可简化成两内连线彼此交叉，交叉处即视做接合300。
根据上述实施例，接合300更包括电流折向元件330于其中。如图标的实施例，电流折向元件330具有钻石形(diamond shape)或菱形，其顶点朝向内连线310、320、324、328。更明确的说，由于电流于接合300处几乎可朝向任何方向流动，电流折向元件330的形状的优点在于电流折向元件330的折向面340既不垂直亦不平行于内连线310、320、324、328的长轴A1、A2方向。因此，任一内连线310、320、324、328皆可被视为“供应电流者”或“接受电流者”。若内连线310、320、324、328于接合300处彼此实质上垂直，则图示中的菱形电流折向元件330的较佳角度，相对于内连线的长轴A1、A2方向来看，是为45度。是故，通过电流折向元件330的折向边340的折向，电流可轻易地流经过接合300，而减缓在接合300处因散乱折向所发生的电流拥挤现象。如同图2所示的非导电性间隔250的形成方式，电流折向元件330亦可以用非导电性材料取代接合300的某些特定区域来完成。非导电材料的范例可参考上述非导电性间隔250的材料。
请参阅图6，其显示根据本发明另一实施例的接合600，于电性内连线的交截处所构成，如以下实施例说明所示。于此实施例中，内连线610具有一长度且平行于纵向轴A1，且实质上垂直于另一具有一长度且平行于纵向轴A2的内连线620。一第三内连线628平行于长轴A2并且实质上垂直于内连线610。
接合600亦包括多个电流折向元件(其中之一标示为630)，而非传统的圆形障碍或狭缝。并且各个电流折向元件630包括多个折向面640(multiple deflecting)以帮助流经接合600的电流。更明确的说，电流折向元件630的折向面640位向并非垂直于内连线610、620、628，使得电流能顺利流经接合600。更有甚者，若电流折向元件630的折向面640采用如图6示的三角形及方向，其优点在于可使流自任一方向的电流皆能顺利折向。于此实施例样态中，一组折向面640的位向为沿着斜向长轴A3。斜向长轴A3是倾斜至最不垂直于长轴A1与A2(亦即内连线610与620的长轴方向)的方向。由于长轴A1与A2彼此间垂直，因此对角长轴A3及一组折向面640的较佳位向为相对于长轴A1与A2的45度。同样的，另一组折向面640的位向是沿着斜向长轴A4。斜向长轴A4是倾斜至最不垂直于长轴A1与A2，较佳者为相对于长轴A1与A2的45度。由于折向面640的位向皆不垂直内连线610、620、628，电流无论流自何方向皆能折向至所欲的方向，如图6中所示。
再请参阅图6，于本实施例中亦使用非导电性间隔(其中之一标示为650)，沿相对的内连线610、620、628长轴方向延伸。如同先前所述，非导电性间隔650将各个内连线610、620、628隔离成一组相互平行但电性上相连接的金属路径(其中之一标示为660)。如图示的实施例，当采用非导电性间隔650与金属路径660时，非导体电性间隔650与金属路径660的末端可以采用斜角配置，有助于将电流的流动自内连线610、620、628之一，导向另一内连线。当采用斜角配置时，电流折向元件630可延伸出原接合600的范围且占据部分的内连线610、620、628，如先前图2中所述。本实施例中提供将自610、620、628之一导向另一内连线方向(亦即沿轴向A3或A4的方向)更加平滑的方式，可更进一步降低电流拥挤效应。
请参阅图7，其显示根据本发明另一实施例，于电性内连线的交截处所构成的接合700。于此实施例中，内连线710具有一长度且平行于纵向轴A1，且实质上垂直于一具有长度且平行于纵向轴A2的内连线720。一第三内连线728平行于长轴A2并且实质上垂直于内连线710。于另一实施例中，非导电性间隔(其中之一标示为750)，沿相对的内连线710、720、728长轴方向延伸。如同先前所述，更可包括由非导电性间隔750将各个内连线710、720、728隔离成的，一组相互平行但电性上连接的金属路径(其中之一标示为760)。
接合700亦包括多个电流折向元件(其中之一标示为730)，而非传统的圆形障碍或狭缝，并且与先前的实施例形状不同。更明确的说，电流折向元件730的形状为五边形(pentagon)具两种折向面740，其位向并非垂直于内连线710、720、728，使得电流能顺利流经接合700。更有甚者，若将电流折向元件730的两个折向面740位向(即沿斜角长轴A3与A4方向)，倾斜至最不垂直于长轴A1与A2(亦即内连线710与720的长轴方向)时，由于多重折向面740的位向皆不垂直内连线710、720、728，电流无论流自何方向皆能折向至所欲的方向，如图7中所示。当然，如同先前所述，多重折向面740的位向亦可调整至能使电流顺利自一内连线流经接合700并流向另一内连线，即使内连线彼此之间并非实质上以直角相交。
除了两个电流折向表面740之外，五边形的电流折向元件730亦提供其它电流流经接合700时的优点。更明确的说，电流折向元件730的垂直边长度(其中之一标示为770)可通过内连线720、728的非导电性间隔750的宽度来决定。就其本身而论，电流折向元件730的垂直边770的位向可与非导电空间750对齐，使得自内连线720、728方向流入的电流不会碰撞到非导电性间隔750。因此，自内连线720、728的金属路径760流入的电流实质上均可被电流折向元件730的底边(其中之一标示为780)导引或电流折向元件730的折向面740导引(以虚线表示此一电流方向)。
由于电流折向元件230、330、630、730分别散布于相对应的接合200、300、600、700中，因而若将所有电流折向元件的面积总合除以相对应接合的面积，可定义出一图案密度(patterndensity)。因此，如同图2所示，即便不是全部也是大部分的实施例中，较低的图案密度有助于较好的电性表现(非导电线区域在内连线210与220占据较少的区域，则有助于增加最大承受电流密度)，但较高的图案密度有助于避免平坦化过程中产生碟型缺陷(所以需要在内连线210与220中具较多的非导电区域)。根据本发明的较佳实施例，图案密度的范围大抵介于20％至80％。
请参阅图8，其显示根据本发明另一实施例，于电性内连线的交截处所构成的接合800。于此实施例中，内连线810具有一长度且平行于纵向轴A1，且实质上垂直于一具有一长度且平行于纵向轴A2的内连线820。一第三内连线828平行于长轴A2并且实质上垂直于内连线810。于另一实施例中，非导电性间隔(其中之一标示为850)，沿相对的内连线810、820、828长轴方向延伸。如同先前所述，更包括以非导电性间隔850将各个内连线810、820、828隔离成的，一组相互平行但电性连接的金属路径(其中之一标示为860)。
根据本发明的实施例，接合800并不包括电流折向元件，而是将非导电性间隔850与金属路径860的末端采用斜角配置，这将有助于将电流的流动自内连线810、820、828的一导向另一内连线，如同其它实施例中所述。斜角配置的两个方向大抵上要求不垂直任一内连线810、820、828的电流方向。当采用斜角配置时，即使无实质的电流折向元件，由于斜角配置具有导向电流的功能，因此仍可有效地降低电流拥挤效应。是故，电流可自一内连线平滑地导向于另一内连线，而非直接流向接合800的壁880(亦即垂直于电流流动，朝向内连线810)的方向。虽然本实施例仅说明能有效地降低自内连线810流向内连线820、828的电流拥挤效应，然而因斜角配置而使得其它方向的电流拥挤效应有效地降低，亦属本发明的范畴。
本发明的技术效果：
本发明的特征与效果在于提供一接合包括一电流导向结构。该电流导向结构，设置于供应电流的电性内连线与接受电流的电性内连线之间，并且实质上位向不垂直于供应电流的电性内连线的纵轴。且该电流导向结构具有至少一折向面实质上不垂直于供应电流的电性内连线，以降低电流拥挤效应。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100、200、300、400、500、600、700、800：接合
110、120、210、220、310、320、324、328、410、420、428、510、520、610、620，628、710、720、728、810、820，828：电性内连线
130、430、530：非导电障碍
230、330、630、730：电流导向结构
240、340、640、740：电流折向面
250、650、750、850：非导电空间
260、660、760、860：金属路径
270：扩张区域
770：电流导向结构的垂直面
780：电流导向结构的底面
880：接合800的壁
A1、A2、A3、A4：纵轴

Claims (10)

1、一种电性内连线交截处的接合，位于一基底上并用于导引电流进入另一内连线的方向，其特征在于所述电性内连线交截处的接合包括：
至少一供应电流的电性内连线的一部分，具有一第一长度且平行于一第一纵轴，配置以提供一电流的流动；
至少一接受电流的电性内连线的一部分，具有一第二长度且平行于一第二纵轴，配置以交截该至少一供应电流的电性内连线于一接合处用以接收自该至少一供应电流的电性内连线的电流的流动；以及
至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间的该接合处，并且实质上位向不垂直于该至少一供应电流的电性内连线的第一纵轴。
2、根据权利要求1所述的电性内连线交截处的接合，其特征在于：该至少一电流导向结构是一电流折向元件具有至少一折向面实质上不垂直于该至少一供应电流的电性内连线，该至少一折向面配置以折向自该至少一供应电流的电性内连线的电流朝向该至少一接受电流的电性内连线。
3、根据权利要求1所述的电性内连线交截处的接合，其特征在于：该至少一接受电流的电性内连线包括两条供应电流的电性内连线，该第一接受电流的电性内连线的第二纵轴实质上垂直于该至少一供应电流的电性内连线的第一纵轴，以及该第二接受电流的电性内连线的第二纵轴实质上平行于该第一接受电流的电性内连线的第二纵轴。
4、根据权利要求1所述的电性内连线交截处的接合，其特征在于：该至少一供应电流的电性内连线的该部分包括多条导电路径由非导电空间所隔离，以及其中该至少一电流导向结构具有不等长度的多条导电路径，并将该至少一供应电流的电性内连线的一端斜角配置非垂直于其所提供的电流。
5、根据权利要求1所述的电性内连线交截处的接合，其特征在于：该至少一接受电流的电性内连线的该部分包括多条导电路径由非导电空间所隔离，以及其中该至少一电流导向结构具有不等长度的多条导电路径，并将该至少一接受电流的电性内连线的一端斜角配置非垂直于其所提供的电流。
6、一种半导体装置，其特征在于所述半导体装置包括：
一半导体基底至少有一元件形成于其上；
至少一供应电流的电性内连线的一部分，具有一第一长度且平行于一第一纵轴，配置以提供一电流的流动；
至少一接受电流的电性内连线的一部分，具有一第二长度且平行于一第二纵轴，配置以交截该至少一供应电流的电性内连线于一接合处用以接收自该至少一供应电流的电性内连线的电流的流动；以及
一接合设置于该基底上，且位于该至少一供应电流的电性内连线的一部分与该至少一接受电流的电性内连线的一部分；该接合包括至少一电流导向结构，设置于该供应电流的电性内连线与该接受电流的电性内连线之间的该接合处，并且实质上位向不垂直于该至少一供应电流的电性内连线的第一纵轴。
7、根据权利要求6所述的半导体装置，其特征在于：该至少一电流导向结构是一电流导向结构具有至少一折向面实质上不垂直于该至少一供应电流的电性内连线，该至少一折向面配置以折向自至少一供应电流的电性内连线的电流朝向该至少一接受电流的电性内连线。
8、根据权利要求6所述的半导体装置，其特征在于：该至少一接受电流的电性内连线包括两条供应电流的电性内连线，该第一接受电流的电性内连线的第二纵轴实质上垂直于该至少一供应电流的电性内连线的第一纵轴，以及该第二接受电流的电性内连线的第二纵轴实质上平行于该第一接受电流的电性内连线的第二纵轴。
9、根据权利要求6所述的半导体装置，其特征在于：该至少一供应电流的电性内连线的该部分包括多条导电路径由非导电空间所隔离，以及其中该至少一电流导向结构具有不等长度的多条导电路径，并将该至少一供应电流的电性内连线的一端斜角配置非垂直于其所提供的电流。
10、根据权利要求6所述的半导体装置，其特征在于：该至少一接受电流的电性内连线的该部分包括多条导电路径由非导电空间所隔离，以及其中该至少一电流导向结构具有不等长度的多条导电路径，并将该至少一接受电流的电性内连线的一端斜角配置非垂直于其所提供的电流。
CNB2005100797490A 2004-06-28 2005-06-28 电性内连线交截处的接合及半导体装置 Active CN100358141C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/878,708 2004-06-28
US10/878,708 US7199035B2 (en) 2004-06-28 2004-06-28 Interconnect junction providing reduced current crowding and method of manufacturing same

Publications (2)

Publication Number Publication Date
CN1716592A true CN1716592A (zh) 2006-01-04
CN100358141C CN100358141C (zh) 2007-12-26

Family

ID=35506444

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100797490A Active CN100358141C (zh) 2004-06-28 2005-06-28 电性内连线交截处的接合及半导体装置

Country Status (3)

Country Link
US (1) US7199035B2 (zh)
CN (1) CN100358141C (zh)
TW (1) TWI273635B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915373A (zh) * 2013-01-04 2014-07-09 台湾积体电路制造股份有限公司 图案化的线端空间

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432031B1 (en) * 2009-12-22 2013-04-30 Western Digital Technologies, Inc. Semiconductor die including a current routing line having non-metallic slots
US8487447B2 (en) 2011-05-19 2013-07-16 International Business Machines Corporation Semiconductor structure having offset passivation to reduce electromigration

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552639A (en) * 1980-09-01 1996-09-03 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
US5371411A (en) * 1980-09-01 1994-12-06 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
KR950012657B1 (en) * 1991-01-22 1995-10-19 Nec Co Ltd Resin sealed semiconductor integrated circuit
JP3004083B2 (ja) * 1991-06-21 2000-01-31 沖電気工業株式会社 半導体装置及びその製造装置
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
US5689139A (en) * 1995-09-11 1997-11-18 Advanced Micro Devices, Inc. Enhanced electromigration lifetime of metal interconnection lines
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
JP4349742B2 (ja) * 2000-12-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 回路設計装置、および回路設計方法
US6940108B2 (en) * 2002-12-05 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Slot design for metal interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915373A (zh) * 2013-01-04 2014-07-09 台湾积体电路制造股份有限公司 图案化的线端空间

Also Published As

Publication number Publication date
TW200601416A (en) 2006-01-01
TWI273635B (en) 2007-02-11
US7199035B2 (en) 2007-04-03
US20050287784A1 (en) 2005-12-29
CN100358141C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
CN1309070C (zh) 半导体器件及其制造方法
CN1139995C (zh) 静电放电保护电路和使用该保护电路的单片机系统
CN1154189C (zh) 静态半导体存储器
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN1534777A (zh) 具有保护环的半导体器件
CN1095197C (zh) 半导体晶片
CN1805139A (zh) 半导体器件中失效分析的结构和方法
US20070278681A1 (en) Interconnection structure design for low RC delay and leakage
CN1851921A (zh) 半导体器件
CN1921101A (zh) 半导体器件
CN1877584A (zh) 改善设计窗的方法
CN1252811C (zh) Cmos工艺中的同轴互连线的制作方法
CN1716597A (zh) 半导体器件
CN1716592A (zh) 电性内连线交截处的接合及半导体装置
US20070252231A1 (en) Semiconductor integrated circuit and system LSI including the same
CN1302083A (zh) 侧面包括端子的表面安装组件
CN1274020C (zh) 半导体集成电路装置
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
CN1779965A (zh) 金属内连线结构及其制造方法
CN109427732A (zh) 半导体装置和在裸片环之间包含导电互连件的半导体小片
CN113948524A (zh) 半导体结构
CN111725202B (zh) Scr静电保护结构及其形成方法
CN1633228A (zh) 一种抑制电磁干扰的地线布图方法
CN1591967A (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
CN1146050C (zh) 具有两对晶体管和一对负载元件的静态存储单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant