CN1702689A - 接触性芯片卡、其制造方法及其应用 - Google Patents

接触性芯片卡、其制造方法及其应用 Download PDF

Info

Publication number
CN1702689A
CN1702689A CNA2005100739387A CN200510073938A CN1702689A CN 1702689 A CN1702689 A CN 1702689A CN A2005100739387 A CNA2005100739387 A CN A2005100739387A CN 200510073938 A CN200510073938 A CN 200510073938A CN 1702689 A CN1702689 A CN 1702689A
Authority
CN
China
Prior art keywords
chip
contact
encapsulation
chip card
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100739387A
Other languages
English (en)
Other versions
CN100442312C (zh
Inventor
P·斯坦普卡
W·欣德勒
F·佩斯奇纳
J·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1702689A publication Critical patent/CN1702689A/zh
Application granted granted Critical
Publication of CN100442312C publication Critical patent/CN100442312C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明系一种接触式芯片卡，由一个带有接触面的芯片载体所构成，芯片就是被安装及封装在这个芯片载体上，而且接触面的厚度至少和芯片载体的厚度一样。此外，本发明的内容还包括这种接触性芯片卡的制造方法及其应用。

Description

接触性芯片卡、其制造方法及其应用
技术领域
本发明系一种具有如本发明之权利要求之特征的接触性芯片卡、其制造方法及其应用。
背景技术
接触性芯片卡通常是由一个植入卡片本体中的芯片模块构成。Haghiri u.Tarantino在其所着的”Vom Plastik zur Chipkarte”(从塑料到芯片卡，72-74页，出版社：Hanser-Verlag)有关于此种芯片卡的描述。该书131-138页也提及芯片模块是由安装在芯片载体上的芯片所构成。芯片载体是一种很薄且表面平坦的经纤维强化的聚合物材料，其厚度介于100μm至120μm之间。接触面设置在芯片载体的底面，接触面的层厚介于35μm至40μm之间，因此带有接触面层的芯片载体仅具有很小的刚性。
为了简化制造步骤，通常是将制作芯片载体的材料卷成一条卷带，并在上面设置多个芯片模块，然后在后面的步骤中再将它们一个一的分开。
芯片被安装在芯片载体的顶面。芯片载体内设有供芯片与设于芯片载体底面的接触面连接用的冲孔。这个步骤属于已知的标准的方法，例如冲压连接或接线连接。也可以将芯片触点设置在芯片面对芯片载体的那一边，也就是接触面的对面，并使接点以覆晶法(Flip-Chip)通过开口形成触点接通。接着再将被安装上去的芯片封装起来。这个步骤可以用一种所谓的模具(”Molden”)法来完成，也就是将要封装的底面围绕成一个封闭的区域，然后以灌注材料填满这个区域。另外一种可行的已知封装方法是所谓的顶部密封(”Glob-Top”)封装法，这种方法是将灌注材料一滴一滴的灌注在芯片上。封装的目的是为了保护芯片及其接线，封装的范围通常仅包括环绕芯片附近的区域及其接线，原因是芯片模块的边缘要作为粘贴面之用。
芯片卡体是以层化法或浇注法制成。在安装芯片模块的位置有一个以成型法形成的盲孔。这个盲孔最好是一个段落式的盲孔。上面的段落是作为粘贴芯片模块之用，下面的段落则供容纳芯片及/或芯片外壳之用。
可以在芯片卡体上印上字样，作为标示及检查之用。例如可以在所有的芯片上都印上相同的记号，也可以在每一个芯片上印上不同的编号以资区分。
经由冲压将芯片模块一个一个分开后，就可以将这些芯片放到盲孔中并粘贴起来。
为了简化芯片卡体的制作步骤，通常是将芯片卡体制作成ISO标准格式，此部分请参阅Rankl及Effing所着的”Handbuch derChipkarten”(芯片卡手册，60-61页，出版社：Hanser-Verlag)。长时间被放在电子设备中的芯片卡(例如装在手机中的芯片卡，也就是所谓的插卡)的体积通常都很小。为了制造这种体积很小的芯片卡，在接下来的步骤中要以冲压方式将前面步骤制造出来的芯片卡冲压成所需大小及形状的芯片卡。目常最常见的标准格式为ID-000，不过3FF格式所占的比重在将来将会逐渐升高。在冲压过程中，芯片卡体大部分的体积都会被冲压掉而产生冲压屑，因此必须将这些冲压屑清除掉。
发明内容
因此本发明的任务是提出一种接触式芯片卡并简化其制造步骤，以达到节约材料及避免产生冲压屑的目的。
采用本发明之权利要求提出的特征及措施即可达到上述目的。
接触式芯片卡是由一个带有接触面的芯片载体所构成，芯片就是被安装及封装在这个芯片载体上。接触面的厚度至少要和芯片载体的厚度一样。接触面的厚度最好是大于芯片载体的厚度，以便使带有接触面的芯片载体具有足够的抗弯曲强度。
本发明之其它有利的实施方式均记载于从主专利项目衍生出的附属专利项目中。
为了能够尽量使用现有技术，本发明之芯片与接触面之间的触点接通是由连接线或覆晶技术(Flip-Chip)来完成。
将整个芯片载体的顶面封装起来的方式的优点是整个芯片卡的表面都是平坦的。部分表面封装方式的优点则是可以节省材料。将边缘部分封装起来的方式则是一种可以收到美观效果的解决方案。
这种芯片结构尤其适用于底面主要为接触面所占据的小型芯片卡，尤其是3FF芯片卡。
可以在封装表面加上一个标记，或是使封装表面具有一个不论是长宽或深度都容纳得下一个标记或标记载体的下凹处。封装表面上的标记可作为芯片卡的标示及检查之用。在封装表面设置一个下凹处的优点是制作标记的工作可以由芯片卡制造商来做，也可以留给客户自己做。
同样的，也可以在接触面上制作标记，以作为标示之用。
Mold封装及Glob-Top封装均为可行的封装方式。采用Mold封装的优点是可以经由选择适当的塑模形成所需要的封装几何形状。采用Glob-Top封装的优点是可以简化制程步骤。
制造本发明之芯片卡的方法包括以下的步骤：选择一种具有足够的抗弯曲强度且带有接触面的芯片载体材料、在芯片载体上面对接触面的位置至少设置一片芯片、将芯片封装起来、以及按照所需要的芯片卡几何形状将芯片卡从芯片载体上分割出来。这种制造方法的优点是不像现有制造方法需有一个植入芯片的步骤。
不论是利用连接线或是利用覆晶法(Flip-Chip)形成触点接通均属于现有的触点接通技术。
封装的范围包括整个芯片，必要时也可以将连接线及整个或一部分的芯片载体包括进去。采用将整个芯片载体封住的封装方式并沿着封装边缘将芯片卡分割出来的优点是芯片卡的整个表面都会被封住。采用将芯片载体部分封住的封装方式并将芯片载体边缘连同芯片卡一起分割出来的优点是封装的定位容许误差较大，以及将芯片卡分割出来的工作会比较容易，且不会损及封装。Mold封装及Glob-Top封装均为可行的封装方式。采用Mold封装的优点是可以形成所需要的封装几何形状，而采用Glob-Top封装的优点则是可以简化制程步骤。
利用前面提及的在接触面及封装上制作标记的方法所制作的标记可以承受相当大的机械负荷，原因是以此种方法制作的标记并非凸出的标记，而是平面的标记。
将本发明的芯片卡应用于无线电话机可以进一步缩小无线电话机的体积。
附图说明
以下以本发明的数种有利的实施方式并配合图式对本发明的内容作进一步的说明。
图1：第一种实施方式之3FF芯片卡的底面
图2：如图1之实施方式的一个断面图
图3：第二种实施方式的断面图
图4：第三种实施方式的断面图
图5：第四种实施方式的断面图
具体实施方式
图1显示3FF芯片卡(C)底面(8)位于芯片载体(2)上的接触面(1)。图1中的虚线部分代表位于芯片载体(2)上的芯片(3)及开口(4)的位置。
图2显示一个图1之芯片卡(C)的一个断面，从图2可看到安装在芯片卡载体(2)上的芯片(3)。芯片(3)系安装在芯片卡载体(2)面对接触面(1)那一边。图2并未显示出连接线(5)通过芯片载体(2)上的开口(4)与接触面(1)形成导电连接的情况。
从图2可看出接触面层的厚度和芯片载体层的厚度的比例关系。接触面(1)的典型层厚为100μm至300μm之间，芯片载体(2)的的典型层厚为50μm至200μm之间。接触面层的厚度可以提高带有接触面之芯片载体本身的刚性。接触面层的厚度通常相同于芯片载体层的厚度，不过最好是接触面层的厚度大于芯片载体层的厚度。
在芯片载体(2)的实施方式中，芯片(3)的封装(6)将整个芯片载体表面封住。封装(6)同时形成芯片卡的平坦表面，制作封装(6)的材料是常见的一种灌注材料。
在本说明书中，相同的组件符号在每一种实施方式中均代表相同的组件。为了避免重复，如果在某一种实施方式中的组件已在其它实施方式中出现并说明过，将不再重复说明。
在图3的实施方式中，芯片与接触面之间的触点接通是以覆晶法(Flip-Chip)形成。芯片(3)是经由粘贴连接(12)被安装在芯片载体(2)上。位于芯片(3)面对芯片载体(2)那的的芯片触点是以常见的覆晶法(Flip-Chip)经由导电凸缘(10)与反向触点(11)连接，反向触点(11)再经由开口(4)与接触面(1)连接。
在图4的实施方式中，封装并未将整个芯片载体表面封住，因此会留下一个环绕封装的露出边缘(9)，也就是说会在封装(6)及芯片载体(2)之间形成一个凸出的边缘。由于边缘(9)的存在，将芯片卡插入电子设备的工作会变得更间单。
在图5的实施方式中，封装将整个芯片载体封住。封装顶面有一个可以容纳一个标记或标记载体(7)的下凹处，且这个标记或标记载体(7)的长宽及高度和下凹处的长宽及深度相同。由于这个放置在下凹处中的标记或标记载体(7)的高度和下凹处(7)的深度相同，因此可以保持芯片卡顶面的平坦状态。
在此要特别指出的是，图4及图5的实施方式可以单独实施，也可以组合在一起实施，而且也可以单独或一起和图1、图2、以及图3的实施方式组合在一起实施。
以上所有的实施方式都可以经由以下描述三制造方法获得实现。至于各种实施方式的芯片卡在制造过程上的差异之处将会在各相关段落中加以说明。
首先应依据芯片载体及接触面的层厚，选择一种具有足够的抗弯曲强度且带有接触面的芯片载体材料。只要接触面的厚度至少和芯片载体的厚度相同，就可以达到这个要求。不过接触面的厚度最好是大于芯片载体的厚度。
接着可以在接触面上加上一个标记层。例如在接触面上加上一层如WO 98/48275所描述的由一个一个尺寸在亚微米范围的金属块构成的涂层。这种金属块在许多文献中被称为丛点(Cluster)，因此其形成的涂层被称为丛点层。
接着在由芯片载体的材料卷成的一条卷带上设置多个芯片卡，并在芯片卡中以冲压或其它适当方法形成芯片(3)接触面(1)形成导电接通所需的开口(4)。在每一片芯片卡的芯片载体上都有安装一片芯片(3)，并经由通过开口(4)的连接线(5)使芯片(3)与接触面(1)形成导电连接。芯片的安装及连接通当是采用冲压连接或接线连接的方式。当然也可以使用其它的安装方式，例如以覆晶法(Flip-Chip)形成导电连接，也就是将芯片触点设置在面对芯片载体的一边，并与接触面形成导电连接。
接下来的步骤是将接好线的芯片封装起来。利用Mold封装法即可完成种方式的封装。这种封装方法是将灌注材料灌注到一个成型的封闭外框中，这样就可以经由这个封闭外框获得所要的封装形状。一种可行的封装方式是将整个芯片卡的底面封住。图2、图3、以及图5的实施方式都是采用这种封装方式。另外一种可行方式是选择仅将芯片卡底面的一部分封住的外框形状。如果是选择仅将芯片卡底面的内部区域封住的外框形状，就可以获得图4的封装方式。
同样的，也可以使用其它的封装技术，例如Glob-Top封装方法。
接着可以在以上述方式形成的封装的整个或部分面积上设制作标记。利用雷射可以在每一片芯片上个别制作出不同的标记及/或编号。
利用适当的成型方法可以在封装上形成一个下凹处。如图5所示，这个下凹处的长宽及深度和在下一个步骤形成的标记或标记载体(7)的长宽及高度相同，因此可以保持封就顶面的平坦性。制作标记的工作可以由芯片卡制造商来做，也可以留给客户自己做。
将封装好的芯片模块一个一个冲压出来的工作和芯片卡的成型是在同一个步骤中完成的。这个冲压作业可以沿着一个或数个封装边缘进行。如果是要制造出实施方式2、实施方式3、以及实施方式5的芯片卡，应沿着封装边缘将芯片卡分割出来。如果是要制造出实施方式4的芯片卡，则应保留一道环绕封装的芯片载体边缘。
本发明的接触式芯片卡特别适用于无线电话机，以达到进一步缩小无线电话机的体积的目的。
组件符号表
1：接触面
2：芯片载体
3：芯片
4：开口
5：连接线
6：封装
7：标记载体
8：芯片卡底面
9：边缘
10：导电凸缘
11：反向触点
12：粘贴连接
C：芯片卡

Claims (31)

1.一种接触式芯片卡，具有一个带有接触面(1)的芯片载体(2)，芯片(3)被安装在芯片载体上面对接触面(1)的位置并被封装起来，这种接触式芯片卡的特征为：接触面的厚度至少和芯片载体的厚度一样。
2.如权利要求1的芯片卡，其特征为：接触面(1)的厚度大于芯片载体的厚度。
3.如权利要求1或2的芯片卡，其特征为：芯片(3)的芯片触点并非设置在芯片(3)面对芯片载体材料的那一边，而是经由通过开口的连接线和接触面(1)形成触点接通。
4.如权利要求1或2的芯片卡，其特征为：芯片触点系设置在面对芯片载体材料的那一边，也就是面对接触面的那一边，并经由覆晶法(Flip-Chip)形成导电连接。
5.如权利要求1的芯片卡，其特征为：具有一个将芯片封住的封装(6)，必要时封装(6)也可以将连接线(5)及整个芯片载体封住。
6.如权利要求1的芯片卡，其特征为：具有一个将芯片封住的封装(6)，必要时封装(6)也可以将连接线(5)及一部分的芯片载体封住。
7.如权利要求6的芯片卡，其特征为：封装(6)完成后，芯片载体的一个边将封装边缘包住。
8.如权利要求1或2的芯片卡，其特征为：芯片卡的尺寸和标准3FF格式相同。
9.如权利要求5或6的芯片卡，其特征为：封装顶面是平坦的。
10.如权利要求5或6的芯片卡，其特征为：在封装顶面上有一个标记。
11.如权利要求5或6的芯片卡，其特征为：在封装表面上有一个下凹处，其长宽及深度均容纳得下一个标记或标记载体(7)。
12.如权利要求5或6的芯片卡，其特征为：其封装为一种Mold封装。
13.如权利要求5或6的芯片卡，其特征为：其封装为一种Glob-Top封装。
14.如权利要求1或2的芯片卡，其特征为：在接触面上设置一个标记层。
15.一种制造接触性芯片卡的方法，其制造步骤的特征为：
--依据芯片载体及接触面的层厚，选择一种具有足够的抗弯曲强度且带有接触面的芯片载体材料，
--在芯片载体上面对接触面的位置至少设置一片芯片，并与接触面形成导电连接，
--将芯片封装起来，
--按照所需要的芯片卡几何形状将芯片卡从芯片载体上分割出来。
16.如权利要求15的制造方法，其特征为：以接线连接的方式形成芯片与接触面的导电连接。
17.如权利要求15的制造方法，其特征为：以覆晶法(Flip-Chip)形成芯片与接触面的导电连接。
18.如权利要求15或16的制造方法，其特征为：在封装芯片时将连接线及整个芯片载体一并封住。
19.如权利要求15或16的制造方法，其特征为：在封装芯片时将连接线及芯片载体的一部分一并封住。
20.如权利要求19的制造方法，其特征为：在封装芯片时将连接线及芯片载体的内部一并封住，这样在芯片载体内的封装就会被一个边环绕住。
21.如权利要求15的制造方法，其特征为：以模具封装法进行封装。
22.如权利要求15的制造方法，其特征为：以顶部密封封装法进行封装。
23.如权利要求15的制造方法，其特征为：沿着封装的一个或数个边缘将芯片卡分割出来。
24.如权利要求15的制造方法，其特征为：沿着封装边缘将芯片卡分割出来。
25.如权利要求15的制造方法，其特征为：沿着封装边界线将芯片卡分割出来，并形成一个环绕封装的芯片载体边缘。
26.如权利要求15的制造方法，其特征为：在接触面上设置一个标记层。
27.如权利要求15的制造方法，其特征为：在封装上制作一个标记。
28.如权利要求15的制造方法，其特征为：在封装上设置一个下凹处，并将一个标记或标记载体设置于下凹处，且这个标记或标记载体的长宽及高度和下凹处的长宽及深度相同。
29.如权利要求15的制造方法，其特征为：利用雷射在封装上制作一个标记。
30.如权利要求15或29的制造方法，其特征为：利用雷射在每一片芯片上个别制作出不同的标记。
31.将如权利要求1或2的芯片应用于无线电话机。
CNB2005100739387A 2004-05-27 2005-05-27 接触性芯片卡、其制造方法及其应用 Active CN100442312C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004025911A DE102004025911B4 (de) 2004-05-27 2004-05-27 Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
DE102004025911.9 2004-05-27

Publications (2)

Publication Number Publication Date
CN1702689A true CN1702689A (zh) 2005-11-30
CN100442312C CN100442312C (zh) 2008-12-10

Family

ID=35414480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100739387A Active CN100442312C (zh) 2004-05-27 2005-05-27 接触性芯片卡、其制造方法及其应用

Country Status (3)

Country Link
CN (1) CN100442312C (zh)
DE (1) DE102004025911B4 (zh)
FR (1) FR2870968B1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块
CN109564905A (zh) * 2018-10-30 2019-04-02 长江存储科技有限责任公司 Ic封装
US11889686B2 (en) 2018-10-11 2024-01-30 Yangtze Memory Technologies Co., Ltd. Vertical memory devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605188A1 (fr) * 2011-12-14 2013-06-19 Gemalto SA Procédé de fabrication de cartes à puce
DE102012021413B4 (de) * 2012-10-30 2016-06-02 Infineon Technologies Ag Sensor mit Maskierung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
DE19500925C2 (de) * 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
DE19543427C2 (de) * 1995-11-21 2003-01-30 Infineon Technologies Ag Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19632115C1 (de) * 1996-08-08 1997-12-11 Siemens Ag Kombinations-Chipmodul und Verfahren zur Herstellung eines Kombinations-Chipmoduls
DE19906569A1 (de) * 1999-02-17 2000-09-07 Giesecke & Devrient Gmbh Tragbarer Datenträger mit ausbrechbarer Minichipkarte
DE10139395A1 (de) * 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块
US11889686B2 (en) 2018-10-11 2024-01-30 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
CN109564905A (zh) * 2018-10-30 2019-04-02 长江存储科技有限责任公司 Ic封装

Also Published As

Publication number Publication date
FR2870968A1 (fr) 2005-12-02
FR2870968B1 (fr) 2007-10-19
DE102004025911B4 (de) 2008-07-31
DE102004025911A1 (de) 2005-12-22
CN100442312C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
CN107293628B (zh) 半导体封装结构及制造其之方法
CA2568123C (en) Smart card body, smart card and manufacturing process for same
CN101496161B (zh) 具有单侧遮盖的封装系统模块
US7714454B2 (en) Chip module and method for producing a chip module
CN202275822U (zh) 半导体封装件以及其基板
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
CN101341586A (zh) 制造快闪存储器卡的方法
CN1702689A (zh) 接触性芯片卡、其制造方法及其应用
US7719845B1 (en) Chamfered memory card module and method of making same
CN1595439A (zh) 集成电路卡及其制造方法
US20070257346A1 (en) Semiconductor device and method for manufacturing same
CN101241894A (zh) 智能卡金属载带及其制造方法和包括该载带的封装模块
US6963135B2 (en) Semiconductor package for memory chips
CN1855453A (zh) 散热片及其封装结构
JP2007324150A (ja) Ｌｅｄ用セラミックパッケージ
CN1351733A (zh) 一种采用廉价绝缘材料的便携式集成电路电子设备的制造方法
CN1207688C (zh) 芯片模块的制造方法
CN101483168A (zh) 基于金属框架的模塑方式sim卡封装结构及其封装方法
CN102693954B (zh) 一种超薄非接触模块用载带
CN203134786U (zh) 半导体封装用导线架条及其模具
CN112510008A (zh) 引线框架和其制造方法
CN1214461C (zh) Qfn型影像感测元件构装方法
JP7273209B2 (ja) チップカード用電子モジュールの製造方法
CN1719660A (zh) 天线暨散热金属片的装置与制造方法
CN117810216A (zh) 用于制造电子封装的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant