CN203134786U - 半导体封装用导线架条及其模具 - Google Patents

半导体封装用导线架条及其模具 Download PDF

Info

Publication number
CN203134786U
CN203134786U CN2012207421578U CN201220742157U CN203134786U CN 203134786 U CN203134786 U CN 203134786U CN 2012207421578 U CN2012207421578 U CN 2012207421578U CN 201220742157 U CN201220742157 U CN 201220742157U CN 203134786 U CN203134786 U CN 203134786U
Authority
CN
China
Prior art keywords
semiconductor
sealing
conductive wire
wire frame
frame strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012207421578U
Other languages
English (en)
Inventor
周素芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASE Assembly & Test (Shanghai) Limited
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN2012207421578U priority Critical patent/CN203134786U/zh
Application granted granted Critical
Publication of CN203134786U publication Critical patent/CN203134786U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型一种半导体封装用导线架条及其模具，所述模具包含一第一模具单元及一第二模具单元，所述第二模具单元包含一基座及一组合座，所述组合座可活动地组合在所述基座的一组装孔内，所述组合座包含一本体及数个压制块，每一所述压制块具有一压制壁、数个齿凸块及数个齿槽。通过所述齿凸块的设计，使所述导线架条的引脚能对应放置在所述齿槽中，因而不需要设置阻胶支撑条，不仅减少所述引脚因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险。

Description

半导体封装用导线架条及其模具
技术领域
本实用新型涉及一种导线架条及其模具，特别是有关于一种半导体封装用导线架条及其模具。
背景技术
随着资讯传输容量越来越高，对资讯传输的速度要求也大幅提高，同时在多功能携带型电子产品的驱动下，半导体制程发展无可避免地朝向高容量，高密度化、高频、低耗能等多高能整合方向，而亦使半导体封装朝向I/O线多、高散热及封装尺寸缩小化发展，其中，半导体封装技术主要在于，防止晶片受到外界温度，湿气的影响，以及杂尘的污染，并提供晶片与外部电路之间电性连接，一般封装型态如四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)等。
封装过程中，在分离各个外引脚之前，需先切断连接在所述外引脚之间的阻胶支撑条(dam bar)，由于切断阻胶支撑条的工序是利用裁切机具进行裁切，但对于半导体封装的高精度需求，裁切所述阻胶支撑条难免会产生误差，造成连接两条相邻的外引脚的阻胶支撑条被裁切过多产生凹陷而容易断裂，或者阻胶支撑条裁切过少而使两条相邻的外引脚的距离过近而导致短路失效。此外，裁切阻胶支撑条是利用高精密裁切机具(trim tooling)进行加工工序，由于所述高精密裁切机具的维护费用高，因而相对使半导体封装的工序成本无法显着降低。
故，有必要提供一种半导体封装用导线架条，以解决现有技术所存在的问题。
实用新型内容
有鉴于此，本实用新型提供一种半导体封装用导线架条，以解决现有技术引脚容易断裂或短路问题。
本实用新型的主要目的在于提供一种半导体封装用导线架条，其可以通过所述齿凸块的设计，使所述引脚能对应放置在所述齿槽中，因而不需要设置阻胶支撑条，不仅减少所述引脚因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险。而且可以缩短引脚间的距离而设置更多所述引脚，达到高密度封装的作用。
本实用新型的次要目的在于提供一种半导体封装用导线架条，其可以通过所述齿凸块的设计，将所述引脚间距缩减到至小于或等于引脚宽度。
为达成本实用新型的前述目的，本实用新型一实施例提供一种半导体封装用导线架条，其中所述半导体封装用导线架条包含一外框、数条连结支架及数个导线架单元，所述连结支架交错排列在所述外框的范围内，所述导线架单元排列在所述连结支架定义的空间内，每一导线架单元包含数个相互独立且间隔排列的引脚，每一引脚包含一内引脚部及一外引脚部，所述内引脚部位于一封装胶材形成区域以内，所述外引脚部位于所述封装胶材形成区域以外，所述外引脚部自所述内引脚部向外延伸且连结于所述连结支架，其中至少一所述外引脚部的一长边为一平直边。
再者，本实用新型另一实施例提供一种半导体封装用导线架条的模具，其中所述半导体封装用导线架条的模具包含一第一模具单元及一第二模具单元，所述第一模具单元包含一第一压合面及一模穴，所述模穴自所述第一压合面凹陷，所述第二模具单元包含一基座及一组合座，所述组合座可活动地组合在所述基座的一组装孔内，所述组合座包含一本体及数个压制块，每一所述压制块具有一压制壁、数个齿凸块及数个齿槽，所述本体与所述模穴相对且位于所述基座的组装孔内，所述压制壁环设在所述本体的周围且位于所述基座的组装孔内，所述齿凸块自所述压制壁一端突出至所述基座的一第二压合面外，且用以靠附在所述第一压合面上，所述齿槽分别供一导线架单元的数个引脚放置，每一齿槽形成在两齿凸块之间。
根据上述半导体封装用导线架条及其模具，通过所述齿凸块的设计，使所述引脚能对应放置在所述齿槽中，因而不需要设置阻胶支撑条，不仅减少所述引脚因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险，更可将所述引脚间距缩减到至小于或等于引脚宽度。
附图说明
图1是本实用新型一实施例半导体封装用导线架条及模具的剖视图。
图1A是图1实施例的模具另一形态的剖视图。
图2是图1实施例的部分立体图。
图3是图1实施例的半导体封装用导线架条的上视图。
图4是本实用新型另一实施例半导体封装用导线架条及模具的部分立体图。
图4A是图4实施例的部分放大图。
图5是图4实施例的半导体封装用导线架条的部分上视图。
图5A是本实用新型半导体封装用导线架条的引脚另一形态的部分上视图。
图5B是本实用新型半导体封装用导线架条的引脚又一形态的部分上视图。
图5C是本实用新型半导体封装用导线架条的引脚再一形态的部分上视图。
图6是本实用新型半导体封装用导线架条的另一形态。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本实用新型可用以实施的特定实施例。再者，本实用新型所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
请参照图1至图3所示，本实用新型一实施例提供一种半导体封装用导线架条101及一种半导体封装用导线架条的模具102，所述导线架条101包含数个导线架单元4，利用一金属板制作而成，主要应用在四方平面无外引脚半导体封装构造(QFN，Quad Flat No leads)，所述金属板可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。本实用新型将于下文逐一详细说明各元件的细部构造、组装关系及其运作原理。
如图1、2所示，所述半导体封装用导线架条的模具101包含一第一模具单元2及一第二模具单元3，所述第一模具单元2包含一第一压合面21及一模穴22，所述模穴22自所述第一压合面21凹陷，所述第二模具单元3包含一基座31及一组合座32，所述组合座32可活动地组合在所述基座31的一组装孔30内，所述组合座32包含一本体321及数个压制块320，每一所述压制块320具有一压制壁322、数个齿凸块323及数个齿槽324，其中所述本体321与所述模穴22相对，且所述本体321位于所述基座31的组装孔30内，所述压制壁322环设在所述本体321的周围且位于所述基座31的组装孔30内，所述齿凸块323自所述压制壁322一端突出至所述基座31的一第二压合面311外，且所述齿凸块323用以靠附在所述第一压合面21上，每一齿槽324形成在两齿凸块323之间，且所述齿槽324分别供如图3所示的导线架单元4的数个引脚41放置，在本实施例中，所述压制块320的数量为四个且所述第一模具单元2为上模具，所述第二模具单元3为下模具，但也可以设计为所述第一模具单元2为下模具，所述第二模具单元3为上模具，另外，本实施例图1的压制块320是可活动地组合在所述本体321的周围并位于所述基座31的组装孔30内，通过移动更换所述压制块320，用以制造封装尺寸相同但是所述引脚41的数量、宽度及所述引脚之间距离不同的产品。
但是，如图1A所示，在本实用新型的另一实施例中，所述本体321及压制块320也可以一体成型，如此所述本体321及压制块320同样可在所述组装孔30中，通过更换所述一体成型的组合座32，以替换不同数量的齿凸块323。
续参阅图3所示，所述半导体封装用导线架条101包含一外框5、数条连结支架6及数个导线架单元4，所述连结支架6交错排列在所述外框5的范围内，所述导线架单元4排列在所述连结支架6定义的空间40内，每一导线架单元4包含数个相互独立且间隔排列的引脚41、一芯片座42及数个连接所述芯片座42的支撑条43，所述芯片座42可设有一芯片8，每一引脚41包含一内引脚部411及一外引脚部412，所述内引脚部411位于一封装胶材形成的区域7以内(即后续封装过程会被一胶体所包覆)，所述外引脚部412自所述内引脚部411向外延伸且连结于所述连结支架6，且所述外引脚部412位于所述封装胶材形成区域以外，而所述外引脚部412的至少一长边为一平直边，且相邻所述外引脚部412之间的一引脚间距小于或等于所述外引脚部412的一引脚宽度，其中引脚间距为相邻两外引脚部412之间的间隙长度。因此，通过所述相互独立且间隔排列的引脚41，配合放置在所述齿槽324中即可进行封胶作业，而不需要在所述引脚41之间设置用以阻止胶体外溢的阻胶支撑条(dambar)，省去裁切阻胶支撑条的工序，不仅减少所述引脚41因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险，更可将所述引脚41间距缩减到小于或等于引脚宽度，同时节省了阻胶支撑条凸出的空间，并且所述外引脚部412的至少一长边为一平直边的设计，使得所述外引脚部412为平直边且不具有凸起，使得引脚所述之间的距离可以尽量减少，借此利用所述节省的空间排列更多的引脚数量。
依据上述的结构，本实用新型相较于一般封装的模具，因使用的所述第二模具单元3具有齿凸块323的特殊设计，使所述导线架单元4的引脚41能对应放置在所述齿槽324中，在封装过程中，所述齿凸块323会将填充的所述胶体封阻在所述模穴22中，因而不需要在所述引脚41之间设置用以阻止胶体外溢的阻胶支撑条(dam bar)，省去裁切阻胶支撑条的工序，不仅减少所述引脚41因裁切过多产生凹陷而容易断裂或裁切过少而导致短路的风险，更可将所述引脚41间距缩减到至小于或等于引脚宽度，同时节省了阻胶支撑条凸出的空间，借此利用所述节省的空间排列更多的引脚数量，以解决现有的方型扁平式封装技术(QFP，Plastic Quad Flat Package)和小尺寸封装(SO，Small Outline)等封装技术的高密度封装问题。再者，可以通过移动更换所述压制块320，用以制造封装尺寸相同但是所述引脚41的数量、宽度及所述引脚之间距离不同的产品，能有效降低封装工序的机具维护成本。
请参照图4、4A及5所示，本实用新型另一实施例的半导体封装用导线架条及一种半导体封装用导线架条的模具，相似于本实用新型图2、3的实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述压制块320还包含数个分别凸伸在所述齿凸块323侧缘的卡块325，所述卡块325分别凸伸至所述齿槽324内，另外，所述齿槽324可提供数个引脚41放置，其中每一所述引脚41还包含一内引脚部411、一外引脚部412，所述半导体封装用导线架条还包含至少一卡胶缺槽410，所述内引脚部411位于所述封装胶材的区域7以内，所述外引脚部412位于所述封装胶材形成区域7以外，所述卡胶缺槽410形成在所述引脚41的内引脚部411与外引脚部412的一连接处的一侧面，优选地，所述卡胶缺槽410形成在每一个所述引脚41上。其中所述封装胶材形成区域7(如虚线所示)通过所述卡胶缺槽410，所述卡胶缺槽410的内缘(图中的左缘)至所述封装胶材形成区域7的外缘的最小距离为0.01mm，例如0.015mm、0.02mm、0.025mm。所述卡胶缺槽410的最小深度(所述卡胶缺槽410垂直于所述引脚的方向的深度)为0.01mm，例如0.015mm、0.02mm、0.025mm。每一卡块325用以伸入每一引脚41的一卡胶缺槽410中，如图4A及5所示，所述卡块325的宽度a小于所述卡胶缺槽410的宽度b，使所述卡块325放置在所述卡胶缺槽410中形成有间隙，以供一胶体流入所述卡胶缺槽410的一部份(如图5所述卡胶缺槽410的左半部中)，使得所述卡胶缺槽410与所述胶体之间具有卡胶(mold lock)的效果。
另外，如图5A所示，其揭示本实用新型半导体封装用导线架条的引脚另一形态，其中所述半导体封装用导线架条还包含至少一可包含二卡胶缺槽410，所述二卡胶缺槽410形成在所述引脚41的内引脚部411的二侧面，或者所述卡胶缺槽410形成在所述引脚41的内引脚部411与外引脚部412的一连接处的一侧面。使所述引脚41二侧面的卡胶缺槽410皆与所述胶体形成卡胶(moldlock)的效果，优选地，所述二卡胶缺槽410形成在每一个所述引脚41上。
或者，如图5B所示，其揭示本实用新型半导体封装用导线架条的引脚又一形态，其中所述半导体封装用导线架条可包含一卡胶穿孔410’(或未穿通所述引脚41的卡胶槽)，所述卡胶穿孔410’形成在所述内引脚部411上。所述胶体将包覆所述卡胶穿孔410’，使得所述卡胶穿孔410’与所述胶体之间具有卡胶的效果。
再者，如图5C所示，其揭示本实用新型半导体封装用导线架条的引脚再一形态，其中至少一所述内引脚部411与外引脚部412的一连接处的一侧面呈不连续的平面，以形成至少一卡胶缺角410”，所述胶体将包覆所述卡胶缺角410”，使得所述卡胶缺角410”与所述胶体之间具有卡胶的效果。
上述卡胶缺槽410、卡胶穿孔410’或卡胶缺角410”只要能有效增加封装胶体和导线架条的接触面积和结合力(即卡胶效果)，其形状和大小并不限定于此。
如上所述，本实用新型不仅可克服所述引脚41因裁切而导致容易断裂或短路的风险，而且利用所述卡胶缺槽410、卡胶穿孔410’或卡胶缺角410”形成在所述内引脚部411上，使封胶后的硬化胶体能卡制在所述卡胶缺槽410中，以固定所述引脚41不造成摇晃，再者，如图5A所示，于封胶后，所述胶体仅包覆在所述内引脚部411上的一半卡胶缺槽410，在所述外引脚部412的另一半卡胶缺槽410未被所述胶体包覆，因而降低所述外引脚部412与所述胶体连接处的截面积，可有效缩小所述外引脚部412与外界空气及水气的接触面积，以相对降低空气及水气沿着所述内引脚部411进入所述胶体内造成金属氧化或失效的风险。
请配合参照图1至图3，其显示依照本实用新型的一实施例的半导体封装用导线架条100。本实施例的半导体封装用导线架条100的封胶方法可包括如下步骤：
将数个芯片8设置在一导线架条101的数个导线架单元4的芯片座42上，其中每一导线架单元4具有数个间隔排列的引脚41，每一引脚41包含一内引脚部411及一外引脚部412；接着利用打线结合(wire bonding)的方式将数个导电元件(如焊线)电性连接所述内引脚部411及芯片8。
将所述导线架单元4放置于一第一模具单元2及一第二模具单元3之间，其中所述第一模具单元2包含一第一压合面21及一模穴22，所述模穴22自所述第一压合面22凹陷，所述第二模具单元3与第一模具单元2相配合，且包含一基座31及一组合座32，所述组合座32可活动地组合在所述基座31的一组装孔30内，所述组合座32包含一本体321及数个压制块320，每一所述压制块320具有一压制壁322、数个齿凸块323及数个齿槽324，其中所述本体321与所述模穴22相对，且所述本体321位于所述基座31的组装孔30内，所述压制壁322环设在所述本体321的周围且位于所述基座31的组装孔30内，所述齿凸块323自所述压制壁322一端突出至所述基座31的一第二压合面311外，且所述齿凸块323用以靠附在所述第一压合面21上，每一齿槽324形成在两齿凸块323之间，优选地，所述压制块320的压制块的数量为4个，如此设计，更有利于所述压制块320的拆卸和装配。
再者填充一胶体至所述模穴22内以包覆所述芯片8及内引脚部411，是所述外引脚部412显露在所述胶体外；接着再移除所述第一模具单元2及第二模具单元3，并将所述外引脚部412打弯成型。
最后，切割去除所述导线架条101的一外框5及数条连结支架6，以分离出数个半导体封装(未标示)，每一所述半导体封装包含所述导线架单元4、所述芯片8、所述导电元件(未标示)及所述胶体。
另外，如图6所示，其揭示本实用新型半导体封装用导线架条的另一形态，其中本实用新型的导线架条也可设计成使所述芯片8直接放置到一部份的所述引脚41，以缩小芯片座42尺寸或是省略芯片座，因此并不以图3揭露的内容所局限。即本实用新型的半导体封装用导线架条可以应用在例如方型扁平式封装技术(QFP，Plastic Quad Flat Package)、小尺寸封装(SO，Small Outline)及薄小尺寸封装(TSOP，Thin Small Outline Package)等封装结构。
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (10)

1.一种半导体封装用导线架条，其特征在于：所述半导体封装用导线架条包含：
一外框；
数条连结支架，交错排列在所述外框的范围内；及
数个导线架单元，排列在所述连结支架定义的空间内，每一导线架单元包含：数个相互独立且间隔排列的引脚，每一引脚包含：一内引脚部，位于一封装胶材形成区域以内；及一外引脚部，位于所述封装胶材形成区域以外，所述外引脚部自所述内引脚部向外延伸且连结于所述连结支架，其中至少一所述外引脚部的一长边为一平直边。
2.如权利要求1所述的半导体封装用导线架条，其特征在于：相邻所述外引脚部之间的一引脚间距小于或等于所述外引脚部的一引脚宽度。
3.如权利要求1所述的半导体封装用导线架条，其特征在于：所述半导体封装用导线架条还包含至少一卡胶缺槽，形成在所述内引脚部与外引脚部的一连接处的一侧面或所述内引脚部的一侧面。
4.如权利要求1所述的半导体封装用导线架条，其特征在于：所述半导体封装用导线架条还包含至少一卡胶缺角，形成在所述内引脚部上。
5.如权利要求1所述的半导体封装用导线架条，其特征在于：所述半导体封装用导线架条还包含至少一卡胶穿孔，形成在所述内引脚部上。
6.一种半导体封装用导线架条的模具，其特征在于：所述半导体封装用导线架条的模具包含：
一第一模具单元，包含一第一压合面及一模穴，所述模穴自所述第一压合面凹陷；及
一第二模具单元，包含一基座及一组合座，所述组合座可活动地组合在所述基座的一组装孔内，且所述组合座包含：一本体，与所述模穴相对且位于所述基座的组装孔内；数个压制块，每一所述压制块具有一压制壁、数个齿凸块及数个齿槽，所述压制壁环设在所述本体的周围且位于所述基座的组装孔内，所述数个齿凸块自所述压制壁一端突出至所述基座的一第二压合面外，且用以靠附在所述第一压合面上，所述数个齿槽分别供一导线架单元的数个引脚放置，每一齿槽形成在两齿凸块之间。
7.如权利要求6所述的半导体封装用导线架条的模具，其特征在于：所述压制块的数量为四个。
8.如权利要求6所述的半导体封装用导线架条的模具，其特征在于：所述压制块可活动地组合在所述本体的周围。
9.如权利要求6所述的半导体封装用导线架条的模具，其特征在于：所述压制块还包含数个分别凸伸在所述齿凸块侧缘的卡块，所述卡块分别凸伸至所述齿槽内。
10.如权利要求9所述的半导体封装用导线架条的模具，其特征在于：每一卡块用以伸入每一引脚的一卡胶缺槽中，其中所述卡块的宽度小于所述卡胶缺槽的宽度。
CN2012207421578U 2012-12-28 2012-12-28 半导体封装用导线架条及其模具 Expired - Fee Related CN203134786U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012207421578U CN203134786U (zh) 2012-12-28 2012-12-28 半导体封装用导线架条及其模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012207421578U CN203134786U (zh) 2012-12-28 2012-12-28 半导体封装用导线架条及其模具

Publications (1)

Publication Number Publication Date
CN203134786U true CN203134786U (zh) 2013-08-14

Family

ID=48942733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012207421578U Expired - Fee Related CN203134786U (zh) 2012-12-28 2012-12-28 半导体封装用导线架条及其模具

Country Status (1)

Country Link
CN (1) CN203134786U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050472A (zh) * 2012-12-28 2013-04-17 日月光封装测试(上海)有限公司 半导体封装用导线架条及其模具与封胶方法
TWI662480B (zh) * 2016-01-26 2019-06-11 法商琳森斯控股公司 用於製造晶片卡模組之方法及晶片卡

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050472A (zh) * 2012-12-28 2013-04-17 日月光封装测试(上海)有限公司 半导体封装用导线架条及其模具与封胶方法
CN103050472B (zh) * 2012-12-28 2016-04-20 日月光封装测试(上海)有限公司 半导体封装用导线架条及其模具与封胶方法
TWI662480B (zh) * 2016-01-26 2019-06-11 法商琳森斯控股公司 用於製造晶片卡模組之方法及晶片卡
US10706346B2 (en) 2016-01-26 2020-07-07 Linxens Holding Method for manufacturing a smart card module and a smart card

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
US20010042904A1 (en) Frame for semiconductor package
CN101847584B (zh) 基于引线框架的快闪存储器卡的制造方法
CN101341586B (zh) 制造快闪存储器卡的方法
CN100576477C (zh) 形成引脚模块阵列封装的方法
US10937666B2 (en) Method for manufacturing lead frame including electrode and hanger lead, method for manufacturing package having lead frame, and method for manufacturing light-emitting device having package
CN203134786U (zh) 半导体封装用导线架条及其模具
US7498665B2 (en) Integrated circuit leadless package system
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
US20140291822A1 (en) Integrated circuit package
CN103050472B (zh) 半导体封装用导线架条及其模具与封胶方法
CN100442312C (zh) 接触性芯片卡、其制造方法及其应用
CN115527957B (zh) 空腔封装结构及封装方法
CN111816577A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
JP2005116705A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
CN101635291B (zh) 一种微型封装引线框架的工艺方法
CN103441085B (zh) 一种芯片倒装bga封装方法
CN104681528A (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
CN203134785U (zh) 导线架框条及封装体
CN205004351U (zh) Led支架及led封装结构
CN217426746U (zh) 功率模块封装结构
CN103021997B (zh) 导线架框条及封装体与封胶方法
CN104253191A (zh) 发光二极管制造方法
CN104022214A (zh) 发光二极管封装结构及其制造方法
CN103441080A (zh) 一种芯片正装bga封装方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170208

Address after: 201201 room T3-100201, No. 5001 East Road, Shanghai, Pudong New Area

Patentee after: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

Patentee after: ASE Assembly & Test (Shanghai) Limited

Address before: Guo Shou Jing Road, Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 669 201203

Patentee before: ASE Assembly & Test (Shanghai) Limited

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170410

Address after: 201203 Shanghai city Chinese (Shanghai) free trade zone 669 GuoShouJing Road No. six building

Patentee after: ASE Assembly & Test (Shanghai) Limited

Address before: 201201 room T3-100201, No. 5001 East Road, Shanghai, Pudong New Area

Co-patentee before: ASE Assembly & Test (Shanghai) Limited

Patentee before: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130814

Termination date: 20181228