CN101341586B - 制造快闪存储器卡的方法 - Google Patents

制造快闪存储器卡的方法 Download PDF

Info

Publication number
CN101341586B
CN101341586B CN2006800443342A CN200680044334A CN101341586B CN 101341586 B CN101341586 B CN 101341586B CN 2006800443342 A CN2006800443342 A CN 2006800443342A CN 200680044334 A CN200680044334 A CN 200680044334A CN 101341586 B CN101341586 B CN 101341586B
Authority
CN
China
Prior art keywords
panel
semiconductor packages
punching
mold compound
described panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800443342A
Other languages
English (en)
Other versions
CN101341586A (zh
Inventor
赫姆·塔克亚尔
什里卡·巴加斯
邱锦泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101341586A publication Critical patent/CN101341586A/zh
Application granted granted Critical
Publication of CN101341586B publication Critical patent/CN101341586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明揭示一种用于通过从集成电路的面板冲孔及切割封装的工艺来形成半导体封装的方法。在用于将所述封装囊封到模制化合物中的囊封工艺期间，可使所述面板的部分没有模制化合物。随后可从所述面板冲孔所述面板的没有模制化合物的部分。这些经冲孔的区域可在成品半导体封装的外部边缘中界定斜面、凹口或各种其它曲线、直线或不规则的形状。在将所述面板冲孔之后，可将所述集成电路单个化。通过从所述面板冲孔区域，且然后沿笔直边缘进行切割，本发明揭示一种用于获得各种所需形状的成品半导体封装的简单、有效且具成本效率的方法。

Description

制造快闪存储器卡的方法
技术领域
本发明的实施例涉及制作快闪存储器卡的方法。
背景技术
对便携式消费者电子装置的需求的强劲增长正推动对高容量存储装置的需要。非易失性半导体存储器装置(例如，快闪存储器存储卡)正变得广泛地用于满足对数字信息存储及交换的不断增长的需求。其便携性、多功能性及坚固的设计连同其较高的可靠性及大容量已使此类存储器装置理想地用于各种各样的电子装置中。
用于快闪存储器卡的一个实例性标准是所谓的SD快闪存储器卡。SD(安全数字)卡是一种大约邮票大小的安全快闪存储器。由SanDisk(晟碟)、Toshiba(东芝)及Matsushita Electronic(松下电器)联合研发，SD卡重约两克且用于各种各样的数字产品中的存储器存储，包括(例如)数字音乐播放器、蜂窝式电话、手持式PC、数码相机、数字摄影机、智能电话、汽车导航系统及电子书籍。
在过去，例如SD卡等电子装置已经包括集成电路系统，其由各自操作不同功能的数个单独封装的集成电路组成，包括用于信息处理的逻辑电路、用于存储信息的存储器及用于与外界进行信息交换的I/O电路。所述单独封装的集成电路已分离地安装在衬底(例如，印刷电路板)上以形成所述集成电路系统。在在印刷电路板上包括单独封装的组件的旧式SD卡中，所述印刷电路板占据所述卡内的全部或几乎全部可用空间。将所述印刷电路板形成为所述大小，以便包含全部所述单独封装的组件。最近，已研发出封装内系统(“SiP”)及多芯片模块(“MCM”)，其中将多个集成电路组件封装在一起以在单个封装中提供完整的电子系统。通常，MCM包括多个芯片，其并排安装在衬底上且然后加以封装。SiP通常包括多个芯片，可将所述多个芯片中的某些芯片或所有芯片堆叠在衬底上且然后加以封装。
通常在面板上批量处理集成电路，且然后在完成所述制作工艺之后将所述集成电路单个化为单独的封装。已知数种方法用于从经囊封的集成电路的面板单个化具有不规则或曲线形状边缘的半导体封装。举例来说，熟知的切割方法包括水刀切割、激光切割、水引导激光切割、干媒介切割及金刚石涂布线切割。此类切割方法能够实现单独化的集成电路封装的精巧直线及/或曲线形状。虽然这些方法有效地在单独化的半导体封装中实现曲线及不规则形状，但这些方法需要精确切割，且增加半导体制作工艺的复杂性及成本。
发明内容
本发明的实施例涉及一种制造包括半导体封装的快闪存储器卡的方法。在实施例中，通常可通过冲孔及切割工艺来形成所述封装以界定各种各样所需形状的半导体封装。制作所述半导体封装的工艺可以衬底面板开始，举例来说其可以是引线框架。首先通过使用化学蚀刻或冲压工艺在所述引线框架上形成电迹线来在所述面板上形成多个集成电路。此后，可将无源组件及半导体电路小片安装在所述面板上以形成多个集成电路。
一旦已在所述面板上形成所述多个集成电路，可通过模制化合物来囊封所述集成电路的每一者。在所述囊封工艺期间，可遮罩所述面板的部分并使其没有模制化合物。随后可从所述面板冲孔没有模制化合物的部分。这些经冲孔区域可在成品半导体封装的外部边缘中界定斜面、凹口或各种其它曲线、直线及/或不规则形状。
在将所述面板冲孔之后，可沿笔直切割线进行锯割来将所述集成电路中的每一者单个化为多个大体矩形的半导体封装。所述半导体封装包括至少一个外部边缘(例如，斜面及/或凹口)，其不同于所述经单个化封装的大体矩形形状。通过从所述面板冲孔区域，且然后沿笔直边缘进行锯割，本发明提供一种用于获得各种所需形状中的任一形状的成品半导体封装的简单、有效且具成本效率的方法。
附图说明
图1是根据本发明的实施例的制作快闪存储器卡的方法的流程图。
图2是集成电路面板的一部分在根据本发明的制作工艺期间的俯视图。
图3是穿过图2中的线3-3的截面图。
图4是根据本发明的实施例的模制集成电路的面板在切割为单独的集成电路封装之前的俯视图。
图5是在用以在所述面板上囊封所述集成电路的模制工艺期间使用的模制工艺冲模板的仰视透视图。
图6是经囊封集成电路面板的一部分在根据本发明的制作工艺期间的俯视图。
图7是根据本发明的实施例的集成电路封装的俯视图。
图8是根据本发明的实施例的集成电路封装的第一边缘的边缘图。
图9是根据本发明的实施例的集成电路封装的第二边缘的边缘图。
图10是根据本发明的实施例的集成电路封装的第三边缘的边缘图。
图11是根据本发明的实施例的集成电路封装的第四边缘的边缘图。
图12是根据本发明的实施例的集成电路封装的仰视图。
图13是包括图7的集成电路封装的安装在顶部及底部盖子中的快闪存储器卡的透视图。
图14是包括图7的集成电路封装的安装在顶部及底部盖子中的快闪存储器卡的俯视图。
图15是包括图7的集成电路封装的安装在顶部及底部盖子中的快闪存储器卡的仰视图。
具体实施方式
现在将参照图1至15说明本发明的实施例，其所述图式涉及制造快闪存储器卡的方法。应了解，本发明可以许多不同的形式来体现且不应被视为限定于本文所论述的实施例。而是，提供这些实施例以使本揭示内容将详尽且完整，并将向所属领域的技术人员全面地传达本发明。实际上，本发明既定覆盖这些实施例的替代方案、修改及等效物，其包括于随附权利要求书所界定的范围及精神内。此外，在本发明的以下详细说明中，论述许多具体细节，以便提供对本发明的透彻了解。然而，所属领域的技术人员应清楚，可在无此类具体细节的情况下实践本发明。
现在将参照图1的流程图来说明根据本发明的实施例的用于形成快闪存储器卡的方法。所述制作工艺在步骤50中以面板100开始，例如部分显示于图2及3中。举例来说，用于本发明的面板100的类型可以是引线框架、印刷电路板(“PCB”)、用于卷带自动接合(“TAB”)工艺的卷带或在其上装配并囊封集成电路的其它熟知的基底。
在其中面板100是以引线框架为基础的实施例中，引线框架100可由平面或大体平面金属片来形成，例如铜或铜合金、镀铜或镀铜合金、合金42(42Fe/58Ni)或镀铜钢。引线框架100可由其它金属及用于引线框架的熟知材料来形成。在其中引线框架100经镀敷的实施例中，引线框架100可镀有银、金、镍钯、铜或其它材料。
在所述集成电路形成在引线框架衬底上的情况下，可在步骤52中通过熟知的制作工艺(例如，举例来说化学蚀刻)来形成每一引线框架的导电迹线及布局。在化学蚀刻中，可将光致抗蚀剂膜施加到所述引线框架。然后，可将包含电路小片插板102、电引线104、接触垫106及槽110的轮廓的图案光掩模放置在所述光致抗蚀剂膜上方。然后可曝光并显影所述光致抗蚀剂膜以从将要蚀刻的导电层上的区域移除所述光致抗蚀剂。下一步使用蚀刻剂(例如，氯化铁或类似物)来蚀刻掉所述曝光的区域以在引线框架100中界定所述图案。然后可移除所述光致抗蚀剂。已知其它化学蚀刻工艺。所述导电迹线可形成用于所述集成电路组件与外部电子装置之间的电连接的接触垫、引线指状元件或其它外部连接器。
另一选择为，可使用级进模在机械冲压工艺中形成引线框架100。如所知晓，机械冲压使用冲模组以在连续的步骤中机械地将金属从金属带移除。
在其中面板100是PCB的实施例中，所述PCB可由电介质核心形成，所述电介质核心具有在所述核心的顶及/或底表面上形成的一个或一个以上导电层。在此种实施例中，如上所述，可在步骤52中在面板100的所述导电层上形成电导图案，以在安装在面板100上的组件之间建立电连接。
可在批量工艺中在面板100上形成多个离散集成电路102以实现规模经济。在实施例中，如图4所示，可将所述面板形成为50个集成电路的5×10阵列，但应了解，在替代实施例中在面板100上形成的集成电路的数量可大于或小于50。如在下文中所解释，在形成于面板100上之后，然后可囊封所述集成电路102中的每一者并加以单个化以形成多个集成电路封装。
在面板100上形成的每一集成电路102可包括在步骤54中表面安装到面板100的一个或一个以上无源组件104。无源组件104的类型及数量对于本发明并不关键且可在替代实施例中广泛地变化。在实施例中，如所属领域的技术人员所熟知，无源组件104可包括物理并电耦合到面板100的电容器及/或电阻器。
本发明的实施例可进一步包括在步骤56中表面安装到面板100的发光二极管(“LED”)108。LED 108可嵌入到成品封装内且具有从所述成品封装的边缘发出光的有源端。塔基尔(Takiar)等人在2005年5月13日提出申请且标题为“装配具有LED的半导体装置的方法(Method Of Assembling Semiconductor Devices With LEDs)”的第11/129,637号美国实用专利申请案中说明包括此种LED 108的封装，此申请案的全部内容以引用的方式并入本文中。可在本发明的实施例中省略LED 108。
每一集成电路102可进一步包括一个或一个以上半导体电路小片114，其在步骤58中在熟知的粘着或共熔电路小片接合工艺中使用熟知的电路小片附着化合物安装到面板100。在本发明的替代实施例中，半导体电路小片114的数量及类型可广泛地变化。在一个实施例中，所述一个或一个以上电路小片114可包括快闪存储器阵列(例如，NOR、NAND或其它)、SRAM或DDT、及/或控制器芯片，例如ASIC。涵盖其它半导体电路小片。可在步骤60中在熟知的导线接合工艺中通过导线接合116将所述一个或一个以上电路小片114电连接到面板100。所述电路小片可堆叠为SiP布置、并排地安装为MCM布置或以另一封装配置而粘附。
虽然在图1的流程图中将无源组件104、LED 108及半导体电路小片114的安装作为分离的步骤来揭示，但应了解，可按不同次序来执行这些步骤，且可在替代实施例中组合这些步骤中的一者或一者以上。虽然在图1的流程图上未明确显示，但可在面板100上的多个集成电路102的上述制作期间进行各种视觉及自动检查。
一旦已在面板100上形成多个集成电路102，便可在步骤62中且如图4所示使用模制化合物120囊封集成电路102中的每一者。模制化合物120可以是环氧树脂，例如，举例来说从住友公司(Sumitomo Corp.)及日东电工公司(Nitto Denko Corp.)购得的环氧树脂，两个公司总部均在日本。涵盖来自其它制造商的其它模制化合物。可根据各种工艺(包括通过转移模制或注入模制技术)来施加所述模制化合物以囊封集成电路102中的每一者。
某些集成电路封装(例如，用于SD卡的那些集成电路封装)具有不规则形状。举例来说，如图6所示，囊封在面板100上的集成电路封装中的每一者在成品封装中包括斜面144及大体矩形凹口146。根据本发明的方面，可使不形成成品半导体封装的部分的不规则状部分(例如，斜面144及凹口146)在步骤62的囊封工艺期间没有模制化合物。可使用各种方法来使面板100的所选择区域没有模制化合物。
举例来说，图5图解说明上及下模帽冲模板160及162。如图所示，上模帽冲模板160包括突出部分164a及164b，其在形状及位置上分别匹配斜面144及凹口146的形状及位置。在所述模制工艺期间，可将面板100(在图5中从底部观看)放在模帽冲模板160、162之间。当将所述冲模板合在一起且将所述模制化合物引入所述板之间时，突出部分164a及164b接触面板100的上侧并防止模制化合物在对应于斜面144及凹口146的区域中沉积。因此，成品经囊封面板100在对应于所述斜面及凹口的区域中无模制化合物。应了解，可在上模帽冲模板160上形成任何突出部分图案以在面板100上形成任何对应的模制化合物图案。所述无模制化合物的区域可具有直线边缘、曲线边缘、不规则状边缘或直线、曲线及/或不规则状边缘中的一者或一者以上的组合。应进一步了解，除上模帽冲模板160上的突出部分之外，可通过方法在面板100上形成所需的模制化合物图案。
上述及图5中部分显示的模制工艺62可用于模制衬底(例如，印刷电路板)，印刷电路板可在所述板的一个侧上接纳模制。应了解，举例来说，(例如)在所述衬底是引线框架的情况下，所述衬底可在所述衬底的两个侧上接纳模制化合物。在此种实施例中，下冲模板162还可形成有突出部分164a及16b，其是在上冲模板160上形成的那些突出部分的镜像。因此，在所述衬底的顶及底表面两者上界定上覆区域，其无模制化合物并可如下文所述加以冲孔。
在模制步骤62之后，可在步骤64中将标记施加到模制化合物120。举例来说，所述标记可以是印在每一集成电路102的模制化合物120的表面上的标识或其它信息。举例来说，所述标记可指示装置的制造商及/或类型。可在本发明的替代实施例中省略标记步骤64。
根据本发明的其它方面，可在步骤66将在步骤62的模制工艺之后未经囊封的区域冲孔出来，如由图6中的面板100的局部视图中的阴影区域所指示。特定来说，使用熟知的冲孔及冲模压制，可从所述面板冲孔在所述囊封工艺之后仍暴露的区域以在成品封装中界定斜面144、凹口146及/或其它省略的形状。可一次一个、一次一行或一列或者一次一个二维阵列地冲孔所述斜面、凹口或其它区域。如在所属技术中所熟知，可将所述面板向前移动穿过冲孔工具。可通过在面板100的外围周围形成的基准凹口或孔168(图5)来光学识别将要冲孔区域的位置。
在实施例中，面板100的选择性囊封允许仅在那些无模制组合物的面板区域上执行所需要的冲孔。即，作为所述选择性囊封工艺的结果，可将所述面板冲孔以在成品封装中界定斜面144、凹口146或其它形状而不必冲孔穿过所述面板上的模制化合物。应了解，在替代实施例中，可能穿过模制化合物来进行某些冲孔，而将要移除的某些区域可能包括模制化合物。在实施例中，在面板100上冲孔出来的区域的形状及位置对应于并匹配成品封装的无模制化合物的区域的形状及位置。应了解，在实施例中，从面板100冲孔出来的区域的形状不必与无模制化合物的区域的形状相同。
虽然将所述冲孔工艺说明为所述集成电路形成并囊封在面板100上之后发生，但应了解，可在所述集成电路形成在面板100上并加以囊封之前冲孔面板100。在此实施例中，在步骤52的在面板100上形成电导图案之前、期间或之后，可在冲孔工艺中移除在面板100上形成斜面144、凹口146的区域或其它区域。另一选择为，可通过其它工艺(例如，化学蚀刻所述区域)来移除在面板100上形成斜面144、凹口146的区域或将要移除的其它区域。应了解，可在面板100是引线框架、PCB、卷带或上面可装配并囊封集成电路的其它衬底的情况下执行在面板100内形成用于斜面144、凹口146或其它区域的开口的步骤。
下一步可在步骤68中单个化集成电路102中的每一者。单个化步骤68涉及将面板100上的集成电路102切割为多个单独的集成电路封装，每一单独的集成电路封装具有大体矩形形状(如本文所使用，矩形包括不相等长度的邻边或相等长度的邻边(即正方形))。所述半导体封装包括至少一个外部边缘，例如斜面144及/或凹口146，其不同于所述经单个化封装的大体矩形形状。可通过沿图6中部分显示的笔直切割线170锯割进行的切割来单个化每一集成电路。如本文所使用，术语“切割”用于指代各种切开方法，包括锯割、激光、水刀切割、冲孔或用于将集成电路102分离为单独的集成电路封装的其它方法。所述切割可具有约0.3mm的锯口，但所述锯口可能窄于或宽于替代实施例中的锯口。
锯割通常比经常用于在半导体封装中实现不规则或曲线切割形状的其它切割方法(举例来说，例如水刀切割或激光切割)更低廉，消耗时间更小且需要更少的设备。然而，通常仅可沿笔直边缘进行锯割。通过从所述面板冲孔多个区域，且然后沿笔直边缘进行锯割，所述笔直边缘切割中的至少一者与所述经冲孔区域邻接，本发明提供一种用于获得各种所需形状中的任一形状的成品半导体封装的简单、有效且具成本效率的方法。
虽然锯割在降低成本及复杂性方面提供优点，但应了解，在替代实施例中，可通过各种切割方法(举例来说，例如水刀切割、激光切割、水导引激光切割、干媒介切割及金刚石涂布线)来单个化面板100。水还可与激光切割一起使用以帮助补充或集中其效果。在标题为“用于高效地生产可抽换式外围卡的方法(Method For EfficientlyProducing Removable Peripheral Cards)”的第2004/0259291号已出版美国申请案中揭示对从面板切割集成电路及从而可实现的形状的进一步说明，所述申请案受让予本发明的所有者且所述申请案的全部内容已以引用的方式并入本文中。应了解，在替代实施例中，可通过上述工艺之外的其它工艺来形成所述单个化的集成电路。
可通过上述工艺获得的集成电路(“IC”)封装126的实例显示在图7至11中。图7是IC封装126的俯视图，其从面板100切割而来并包括囊封在上述模制化合物120内的集成电路102。IC封装126可包括顶表面132、第一边缘134、第二边缘136、第三边缘138及所述封装的外围周围的第四边缘140。图8至11分别是封装126的所述第一至第四边缘的边缘图。图12是IC封装126的底表面142的视图，其显示用于在所述成品快闪存储器卡内在所述卡与主电子装置之间建立电连接的接触指状元件143。在IC封装126用于SD卡的情况下，可将IC封装126构建为接点栅格阵列(LGA)封装。涵盖其它类型的封装，例如引脚栅格阵列(PGA)及球栅阵列(BGA)封装。
如上所解释，斜面144是形成于第一边缘134与第四边缘140之间的角中以符合如下文更加详细地加以解释的快闪存储器卡盖子中的斜面。凹口146可形成于第二边缘136与第三边缘138之间的角中以用于如下文更加详细地加以解释的快闪存储器卡盖子中的开关的位置。与现有技术中发现的更复杂的制作工艺相比，可仅使用简单的冲孔及笔直边缘切割工艺来获得包括斜面144及凹口146的IC封装126的形状。
再次参照图1的流程图及图13-15的视图，可在步骤70中将完成的IC封装126进一步装进外部封装或盖子(或一对盖子)150内。此种盖子150可提供IC封装126的外部覆盖并建立外部产品特征。举例来说，如上所示，IC封装126可经成形以用于具有标准SD卡盖子配置及覆盖区的SD卡152内。在此种实施例中，盖子150在第一对边缘之间包括斜面154以防止不正确地将所述卡插入主机装置上的标准SD卡插槽内。特定来说，每一卡插槽将包括有角度角，其在卡152正确插入时与斜面154配合，但在倚靠所述主插槽内的有角度角来插入卡152的某些其它角的情况下，将会防止卡152被完全插入。
如上所示，IC封装126包括斜面144。IC封装126经切割以使斜面144完全匹配并符合斜面154的大小及形状。同样，标准SD卡形成有开关156，其与所述主机装置中的机构协作以启用并停用从/到所述卡的读取/写入操作。IC封装126经切割，以使封装126中的凹口146经大小调整并定位以在其在其启用与停用位置之间移动时不妨碍开关156。
在实施例中，IC封装126仅占据卡152内的可用空间的小部分。举例来说，IC封装126可具有约2cm的最大长度(在第二边缘136与第四边缘140之间)及约1cm的最大宽度(在第一边缘134与第三边缘138之间)。在这些尺寸下，所述IC封装占据卡152中少于二分之一的可用空间。应了解，在替代实施例中，IC封装126可占据卡152内多于二分之一的可用空间。
已说明本发明的实施例，包括适配于标准SD卡的覆盖区内的IC封装。然而，应了解，本发明的实施例可替代性地在单个封装内形成SiP、MCM或其它电子系统以适配于众多其它快闪存储器标准中的外部盖子或外壳内。此类标准包括但不限于小型快闪、智能媒体、迷你SD卡、MMC、xD卡、Transflash存储器卡或存储器棒。涵盖其它装置。
出于例示及说明的目的已提供对本发明的以上详细说明。并非打算包揽无遗或将本发明限定于所揭示的精确形式。根据以上教示可进行许多修改及变更。选择所说明的实施例目的在于最好地解释本发明的原理及其实际应用，从而使所属领域的其他技术人员能够最好地利用各个实施例中的本发明且通过所涵盖的适用于特定用途的各种修改来最好地利用本发明。本发明的范围既定由本文随附权利要求书来界定。

Claims (20)

1.一种制作具有大体矩形形状外部外围的半导体封装的方法，所述半导体封装具有不同于所述大体矩形形状的至少一个外部边缘，所述半导体封装是通过以下步骤从面板而形成：
(a)将所述面板囊封在模制化合物中，同时使至少一个区域没有模制化合物；
(b)从所述面板冲孔所述至少一个区域，从而在所述半导体封装中界定所述至少一个外部边缘，其中所述至少一个区域形成为凹口和斜面中的至少一者；及
(c)从所述面板通过穿过所述面板的笔直边缘切割来单个化所述半导体封装，至少一个笔直边缘切割与在步骤(b)中冲孔形成的所述凹口和斜面中的至少一者邻接。
2.如权利要求1所述的制作半导体封装的方法，所述单个化所述半导体封装的步骤包含穿过所述面板进行锯割的步骤。
3.如权利要求1所述的制作半导体封装的方法，所述冲孔所述面板以形成所述凹口和所述斜面中的至少一者的步骤(b)在所述半导体封装中将所述至少一个外部边缘形成为曲线、直线及不规则形状边缘中的至少一者。
4.如权利要求1所述的制作半导体封装的方法，所述冲孔所述面板以形成所述凹口和所述斜面中的至少一者的步骤(b)包含穿过引线框架的至少一个未囊封区域进行冲孔的步骤。
5.如权利要求1所述的制作半导体封装的方法，所述冲孔所述面板以形成所述凹口和所述斜面中的至少一者的步骤(b)包含穿过印刷电路板的至少一个未囊封区域进行冲孔的步骤。
6.如权利要求1所述的制作半导体封装的方法，所述将所述面板囊封于模制化合物中同时使至少一个区域没有模制化合物的步骤(a)包含将所述面板放置在一对模帽冲模板之间，所述模帽冲模板中的一者包括用于接触所述面板以界定所述没有模制化合物的所述一个区域的至少一个突出部分。
7.一种从集成电路的面板制作半导体封装的方法，其包含以下步骤：
(a)囊封所述面板，使所述面板的多个部分无模制化合物；
(b)从所述面板冲孔所述无模制化合物的多个部分以在所述面板中形成多个通孔；及
(c)锯割穿过所述面板的被囊封部分以从所述面板单个化多个半导体封装，在所述从所述面板锯割所述多个半导体封装的步骤(c)之后，所述多个通孔形成所述多个半导体封装的外部外围的区段。
8.如权利要求7所述的制作半导体封装的方法，在所述从所述面板锯割所述多个半导体封装的步骤(c)之后，所述多个通孔在所述多个半导体封装的所述外部外围中形成斜面。
9.如权利要求7所述的制作半导体封装的方法，在所述从所述面板锯割所述多个半导体封装的步骤(c)之后，所述多个通孔在所述多个半导体封装的所述外部外围中形成凹口。
10.如权利要求7所述的制作半导体封装的方法，在所述从所述面板锯割所述多个半导体封装的步骤(c)之后，所述多个通孔在所述多个半导体封装的所述外部外围中形成曲线、直线及不规则形状边缘中的至少一者。
11.如权利要求7所述的制作半导体封装的方法，所述从所述面板冲孔所述多个部分的步骤(b)在所述半导体封装中将至少一个外部边缘形成为曲线、直线及不规则形状边缘中的至少一者。
12.一种从集成电路的面板制作半导体封装的方法，其包含以下步骤：
(a)在所述面板的第一部分中形成通孔，所述通孔界定所述半导体封装的外部边缘的第一区段以在所述半导体封装的所述外部边缘中界定斜面和凹口中的至少一者；
(b)沿直线切割所述面板的第二部分以界定所述半导体封装的所述外部边缘的与所述第一区段邻接的第二区段；及
(c)用模制化合物囊封所述面板，所述囊封步骤使所述面板的所述第一部分没有模制化合物。
13.如权利要求12所述的从集成电路的面板制作半导体封装的方法，其中所述半导体封装的所述外部边缘的所述第一区段具有曲线及不规则形状中的至少一者。
14.如权利要求12所述的从集成电路的面板制作半导体封装的方法，所述在所述面板的第一区段中形成通孔的步骤(a)包含穿过所述面板进行冲孔的步骤。
15.如权利要求12所述的从集成电路的面板制作半导体封装的方法，所述在所述面板的第一区段中形成通孔的步骤(a)包含穿过所述面板进行蚀刻的步骤。
16.一种快闪存储器卡，其包括从集成电路的面板形成的半导体封装，所述快闪存储器卡是通过包含以下步骤的工艺而形成：
(a)用模制化合物囊封所述面板，使所述面板的一部分无模制化合物；
(b)从所述面板冲孔所述面板的所述无模制化合物的部分以在所述面板中形成通孔；
(c)锯割穿过所述模制化合物以从所述面板单个化所述半导体封装，在所述从所述面板锯割所述半导体封装的步骤(c)之后，所述通孔形成所述半导体封装的外部外围的区段；及
(d)将所述半导体封装装入一个或一个以上盖子内。
17.如权利要求16所述的快闪存储器卡，所述半导体封装包含引线框架。
18.如权利要求16所述的快闪存储器卡，所述半导体封装包含印刷电路板。
19.如权利要求16所述的快闪存储器卡，所述快闪存储器卡包含安全数字(SD)卡。
20.如权利要求16所述的快闪存储器卡，所述快闪存储器卡包含小型快闪、智能媒体、迷你SD卡、MMC、xD卡、Transflash存储器卡及存储器棒中的一者。
CN2006800443342A 2005-11-02 2006-11-01 制造快闪存储器卡的方法 Expired - Fee Related CN101341586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/265,337 2005-11-02
US11/265,337 US7485501B2 (en) 2005-11-02 2005-11-02 Method of manufacturing flash memory cards
PCT/US2006/042665 WO2007056014A2 (en) 2005-11-02 2006-11-01 Method of manufacturing flash memory cards

Publications (2)

Publication Number Publication Date
CN101341586A CN101341586A (zh) 2009-01-07
CN101341586B true CN101341586B (zh) 2013-01-02

Family

ID=37891827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800443342A Expired - Fee Related CN101341586B (zh) 2005-11-02 2006-11-01 制造快闪存储器卡的方法

Country Status (6)

Country Link
US (1) US7485501B2 (zh)
EP (1) EP1949428A2 (zh)
KR (1) KR100995961B1 (zh)
CN (1) CN101341586B (zh)
TW (1) TWI319604B (zh)
WO (1) WO2007056014A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117269A1 (en) * 2005-11-19 2007-05-24 Chin-Tong Liu Method for packaging flash memory cards
US7488620B2 (en) 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US20070163109A1 (en) * 2005-12-29 2007-07-19 Hem Takiar Strip for integrated circuit packages having a maximized usable area
US8809932B2 (en) * 2007-03-26 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device
WO2009000636A1 (fr) * 2007-06-26 2008-12-31 Nagraid S.A. Procede de fabrication de cartes comprenant au moins un module electronique, ensemble intervenant dans ce procede et produit intermediaire
CN102646606B (zh) * 2011-02-16 2014-12-24 中电智能卡有限责任公司 Ic卡模块的封装方法
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
AU2014247983B2 (en) 2013-04-05 2017-08-10 Pny Technologies, Inc. Reduced length memory card
USD734756S1 (en) * 2014-04-04 2015-07-21 Pny Technologies, Inc. Reduced length memory card
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN113675100A (zh) * 2021-07-14 2021-11-19 复旦大学 一种带有光学传感器的选择性封装SiP模组及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
TW523897B (en) * 2000-08-18 2003-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN1493059A (zh) * 2001-02-28 2004-04-28 ������������ʽ���� 存储卡及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD447481S1 (en) 1998-04-01 2001-09-04 Sandisk Corporation Memory card for use with portable electronic devices
USD445096S1 (en) 1998-04-01 2001-07-17 Sandisk Corporation Removable memory card for use with portable electronic devices
USD442598S1 (en) 1999-08-19 2001-05-22 Sandisk Corporation Portable memory card for storage of personal information
USD452243S1 (en) 2000-06-07 2001-12-18 Sandisk Corporation Integrated circuit memory card
USD452864S1 (en) 2000-06-12 2002-01-08 Sandisk Corporation Electronic memory card
USD492688S1 (en) 2002-12-09 2004-07-06 Sandisk Corporation Memory card
US7094633B2 (en) 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
US6858470B1 (en) 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
TW523897B (en) * 2000-08-18 2003-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN1493059A (zh) * 2001-02-28 2004-04-28 ������������ʽ���� 存储卡及其制造方法

Also Published As

Publication number Publication date
CN101341586A (zh) 2009-01-07
US7485501B2 (en) 2009-02-03
TWI319604B (en) 2010-01-11
US20070099340A1 (en) 2007-05-03
TW200741904A (en) 2007-11-01
EP1949428A2 (en) 2008-07-30
WO2007056014A2 (en) 2007-05-18
WO2007056014A3 (en) 2007-07-12
KR100995961B1 (ko) 2010-11-23
KR20080088585A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101341586B (zh) 制造快闪存储器卡的方法
CN103035606B (zh) 基于引线框架的快闪存储器卡
CN101496161B (zh) 具有单侧遮盖的封装系统模块
CN101238579B (zh) 装配具有led的半导体装置的方法
US8022519B2 (en) System-in-a-package based flash memory card
US6313524B1 (en) Chip module with a plurality of flat contact elements mountable on either an external printed circuit board or an external circuit board substrate
KR20060024436A (ko) 탈착식 주변 카드의 효율적 제작 방법
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
US10643940B2 (en) Electronic device with die being sunk in substrate
US7719845B1 (en) Chamfered memory card module and method of making same
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
US7193305B1 (en) Memory card ESC substrate insert
US20090021921A1 (en) Memory card and its manufacturing method
CN116864478A (zh) 一种防封装溢胶智能卡模块载带
CN102709198A (zh) 防止基板周边外露的模封阵列处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CORPORATION

Free format text: FORMER OWNER: SANDISK CO., LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121030

Address after: American Texas

Applicant after: Sandisk Corp.

Address before: American California

Applicant before: Sandisk Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20201101