CN103021997B - 导线架框条及封装体与封胶方法 - Google Patents

Abstract

本发明公开一种导线架框条及封装体与封胶方法，所述导线架框条包含一外框、一支架单元及数个导线架单元，每一导线架单元包含一芯片座、至少一支撑条、至少二支撑凸部及数个间隔排列的引脚，所述支撑条连接所述芯片座，所述支撑凸部自所述第二支架突伸且与所述芯片座相间隔，所述引脚连结于所述第一支架。通过支撑凸部支撑封装体，所述支撑凸部自胶体中分离出来时不必进行切断支撑条的工序，使芯片座与外界完全隔绝，进而可避免产生漏电及分层的情况。

Description

导线架框条及封装体与封胶方法

技术领域

本发明是有关于一种导线架框条及封装体与封胶方法，特别是用于半导体封装的一种导线架框条及封装体与封胶方法。

背景技术

随着资讯传输容量越来越高，对资讯传输的速度要求也大幅提高，同时在多功能携带型电子产品的驱动下，半导体制程发展无可避免地朝向高容量，笧线宽的高密度化、高频、低耗能等多高能整合方向，而亦使半导体封装朝向I/O线多、高散热及封装尺寸缩小化发展，其中，半导体封装技术主要在于，防止晶片受到外界温度，湿气的影响，以及杂尘的污染，并提供晶片与外部电路之间电性连接，一般封装型态如四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)等。

随着芯片设计的速度越来越快，功率也越来越大，在高电压、高电流、高频率、高灵敏度、高精密、高湿度及高低温温差大等情况，对微电子产品的可靠性质量要求也越来越高，另外，特别是例如医疗仪器、汽车行业、测试设备及航天航空等领域，耦合电路模拟信号需要信号之间的隔离屏蔽，然而，上述半导体元件在封装的过程中，在封装体外的引脚打弯后，连接芯片座的支撑条在最后工序会被切断，为了避免切到损伤封装体，因而切断支撑条的位置与封装体边缘至少要保证一定的距离，即成品封装体在无引脚的两侧边缘相应的位置会露出支撑条残留段的金属材料，进而产生电性干扰及分层的情况，进而乎影响可靠性质量要求及导致屏蔽效果不佳。

故，有必要提供一种半导体封装用导线架条，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种半导体封装用导线架条，以解决在封装体成品边缘会露出支撑条的金属材料而产生电性干扰及分层的情况。

本发明的主要目的在于提供一种半导体封装用导线架条，其可以通过支撑凸部支撑封装体，使支撑凸部自胶体中分离出来时不必进行切断支撑条的工序。

本发明的次要目的在于提供一种半导体封装用导线架条，其可以通过支撑凸部，使芯片座与所述封装体不具有引脚的两侧隔绝，进而可避免产生电性干扰及分层的情况。

为达成本发明的前述目的，本发明一实施例提供一种导线架框条，其中所述导线架框条包含一外框、一支架单元及数个导线架单元，所述支架单元包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所述外框的范围内，所述导线架单元排列在所述第一支架及第二支架定义的空间内，每一导线架单元包含一芯片座、至少一支撑条、至少二支撑凸部及数个间隔排列的引脚，所述支撑条连接所述芯片座，所述支撑凸部自所述导线架单元的两侧的所述第二支架突伸向所述芯片座且与所述芯片座相分离，所述引脚连结于所述第一支架。

为达成本发明的前述目的，本发明另一实施例提供一种封装体，其中所述封装体包含一芯片座、一芯片、至少一支撑条、数个间隔排列的引脚、一胶体及至少一支撑槽，所述芯片设置在所述芯片座上；所述支撑条连接所述芯片座；所述引脚电性连接所述芯片；所述胶体包覆所述芯片座、芯片、支撑条及引脚；所述支撑槽形成在所述胶体上，且所述支撑槽与支撑条位于所述胶体的不同侧。

为达成本发明的前述目的，本发明又一实施例提供一种封胶方法，其中所述封胶方法包含：备置一导线架框条，所述导线架条包含：一外框；一支架单元，包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所述外框的范围内；及数个导线架单元，排列在所述第一支架及第二支架定义的空间内，每一导线架单元包含：一芯片座；至少一支撑条，连接所述芯片座；至少二支撑凸部，自所述导线架单元的两侧的所述第二支架突伸向所述芯片座且与所述芯片座相分离；及数个间隔排列的引脚，所述引脚连结于所述第一支架，及所述引脚之间另包含有一连接肋；将数个芯片分别固定在所述芯片座上；以数个导电元件电性连接所述引脚及芯片；将所述导线架框条放置于一模具中，并填充一胶体包覆所述芯片座、芯片、支撑条、引脚及支撑凸部；断切所述第一支架及连接肋，使两相邻的导线架单元分开；弯折所述引脚；及将所述第二支架推出，使所述支撑凸部自所述胶体分离而在所述胶体上形成至少二支撑槽，所述支撑槽与所述支撑条位于所述胶体的不同侧。

根据上述导线架框条及封装体与封胶方法，通过支撑凸部支撑封装过程中切掉第一支架及连接肋的封装体单元，支撑凸部自胶体中分离出来时不必进行切断支撑条的工序，使芯片座与所述封装体不具有引脚的两侧隔绝，进而可避免现有因支撑条残留段裸露于封装体无引脚的两侧而产生电性干扰及分层的情况。

附图说明

图1是本发明一实施例导线架框条的上视图。

图1A是图1实施例的导线架框条另一形态的部分上视图。

图1B是图1实施例的导线架框条又一形态的部分上视图。

图2是图1实施例的部分上视图。

图3是图2实施例II-II的剖视图。

图4是图1实施例的导线架框条封装后的示意图。

图5至图7是本发明一实施例导线架框条的封胶方法的示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1所示，本发明一实施例提供一种导线架框条100，所述导线架框条100是利用一金属板制作而成，所述金属板可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。本发明将于下文逐一详细说明各元件的细部构造、组装关系及其运作原理。

所述导线架框条100包含一外框21、一支架单元22及数个导线架单元23，所述支架单元22包含数个第一支架221及数个第二支架222，所述第一支架221及第二支架222交错排列在所述外框21的范围内，所述导线架单元23排列在所述第一支架221及第二支架222定义的空间210内，每一导线架单元23包含一芯片座231、至少一支撑条232、至少二支撑凸部223及数个间隔排列的引脚234，所述支撑条232的一端连接所述芯片座231，所述支撑凸部223自所述导线架单元23的两侧的所述第二支架222突伸向所述芯片座231且与所述芯片座231相分离，所述引脚234连结于所述第一支架221。在本实施例中，所述引脚234之间另包含有一连接肋235，所述支撑条232的另一端连接在所述引脚234之间的连接肋235上，也就是所述支撑条232位于所述导线架单元23具有所述引脚234的两边(即靠近所述第一支架221的两边)。

所述第一支架221是指连接所述相邻二导线架单元所述引脚234的支架，所述第二支架222是指连接所述相邻二导线架单元23的所述支撑凸部223的支架。

对于所述支撑条232的数量，根据所述导线架单元的设计和大小，可以选择设计合适数量的所述支撑条232，例如，所述芯片座231较小的情况下，设计一条所述支撑条232就可以起到支撑所述芯片座231的作用；而当所述芯片座231较大的情况下，可以设计数个所述支撑条232用以支撑所述芯片座231。

对于所述支撑凸部223的数量，根据所述导线架单元的设计和大小，可以选择设计合适数量的所述支撑凸部223，例如后续封装体单元较小的情况下，每一侧设计一个所述支撑凸部223(即每个所述导线架单元23共设计两个所述支撑凸部223)就可以起到支撑后续封装体单元的作用；而当后续封装体单元较大的情况下，可以设计数个所述支撑凸部223用以支撑后续封装体单元。

另外，如图1A所示，在本发明的另一实施例中，所述导线架单元23的其中一支撑条232连接在所述芯片座231与所述引脚234之间的连接肋235上，另一支撑条232连接在所述芯片座231与至少一所述引脚234上。或者，如图1B所示，在本发明的又一实施例中，所述导线架单元23的两支撑条232分别连接在所述芯片座231与两所述引脚234上。

请参照图2所示，所述支撑凸部223位于所述导线架单元23不具有所述引脚234的两边(即靠近所述第二支架222的两边)，所述支撑凸部223向所述芯片座210的方向突伸且宽度渐缩，且如图3所示，所述支撑凸部223的端缘呈圆弧状且形成一底缺角220，通过所述支撑凸部223的端缘呈圆弧状或形成底缺角220的设计，可减少所述支撑凸部223的端缘与一胶体237的接触面积并且形成内小外大的结构，于所述胶体237封装完成后，能够较容易将所述支撑凸部223自所述胶体237中推出。

请参照图1、1A、1B、2的导线架单元23进行封装工序后，皆形成如图4所示的封装体23’，以下将以图1A及图4所示进行说明，所述封装体23’包含一芯片座231、两支撑条232、数个间隔排列的引脚234、数个连接肋235、一芯片236、一胶体237及数个支撑槽238，所述芯片236设置在所述芯片座231上，且其中一支撑条232连接在所述引脚234之间的连接肋235上，另一支撑条232连接在所述芯片座231与至少一所述引脚234上，所述支撑条232连接所述芯片座236，所述引脚234通过打线结合(wire bonding)的焊线(未绘示)接合方式电性连接所述芯片236，所述胶体237包覆所述芯片座231、芯片236、支撑条232及引脚234，所述支撑槽238形成在所述胶体237上，且所述支撑槽238与支撑条232位于所述胶体237的不同侧。另外，如图1A下方的支撑条232与所述引脚234外露在所述胶体237的同一侧，所述支撑条232的一外端与所述胶体237的一外表面切齐，如图4所示，所述引脚234的一外引脚部239突伸至所述胶体237的外表面外。

依据上述的结构，通过所述支撑凸部223的设计，在封装的过程中，将所述胶体237包覆于所述芯片座231、支撑条232、支撑凸部233及引脚234上，待所述胶体237固化后，打弯所述引脚234，并在分离制程工序中利用机具将所述第二支架222向下或向上推脱，使所述支撑凸部223自所述胶体237中分离出来，而不必再进行引脚打弯再冲压切断支撑条的工序，进而如图4所示，所述胶体237的边缘相应的地方上仅留有小的数个支撑槽238，而不同于现有技术残留导线框架的金属材料，因此，所述支撑凸部223可取代现有的半导体封装作业中连接芯片座的且在最终封装体中裸露在两侧边的支撑条。值得注意的是，所述支撑槽238是所述胶体237上单纯的盲孔，其内部并不具有金属基材。

如上所述，所述支撑凸部223不仅达到支撑后续封装体单元的作用，且和所述芯片座231不相连，而如图1、1A、1B所示，只要能支撑后续封装体单元，所述支撑凸部223的数量、形状和大小可以矩形或圆形或弧形或不限定，而且，由于本发明的封装体成品不具有引脚的两侧边并不会露出支撑条的金属材料，使封装体内部的元件在所述封装体不具有引脚的两侧与外界隔绝，所以可避免现有因支撑条残留段裸露于封装体无引脚的两侧而产生电性干扰及分层的情况，符合高电压，高电流，高频率，高灵敏度，高精密，高湿度，高低温温差大的满足产品可靠性质量要求，进而提高封装芯片的可靠性质量要求、屏蔽效果及最终成品的制程良率，可应用在例如小尺寸封装(SO，Small Outline)及薄小尺寸封装(TSOP，Thin Small Outline Package)等任何两边具有引脚的封装结构。

请配合参照图1及图4，其显示依照本发明的一实施例的导线架框条100。本实施例的导线架框条100的封胶方法可包括如下步骤：

备置一导线架框条100，所述导线架框条100包含一外框21、一支架单元22及数个导线架单元23，所述支架单元22包含数个第一支架221及数个第二支架222，所述第一支架221及第二支架交错排列222在所述外框21的范围内，所述导线架单元23排列在所述第一支架221及第二支架222定义的空间210内，每一导线架单元23包含一芯片座231、至少一支撑条232、至少二支撑凸部233及数个间隔排列的引脚234，所述支撑条232的一端连接所述芯片座231，所述支撑凸部233自所述导线架单元23的两侧的所述第二支架222突伸向所述芯片座231且与所述芯片座231相间隔，所述引脚234连结于所述第一支架221。所述引脚234之间另包含有一连接肋235，所述支撑条232的另一端连接在所述引脚234之间的连接肋235上。

随后，将数个芯片236分别固定在所述芯片座231上，利用打线结合(wirebonding)的方式将数个导电元件(如焊线)电性连接所述引脚234及芯片236，将所述导线架框条100放置于一模具(未绘示)中，并填充一胶体237包覆所述芯片座231、芯片236、支撑条232、引脚234及支撑凸部233而形成具有数个封装体单元的导线架，如图5所示。

接着，断切如图5所示的所述第一支架221及连接肋235，使两相邻的封装体单元分开，如图6所示，此时通过第一支架221连接的相邻的所述封装体单元已经分离，而所述数个封装体单元仅通过第二支架连接，而所述支撑凸部233仍固定在所述胶体237中，从而起到连接固定所述数个封装体单元的作用。

接着，如图7所示，弯折所述引脚234，使数个外引脚部239突伸至所述胶体237的外表面外，此时，所述支撑凸部233仍固定在所述胶体237中，仍起到连接固定所述数个封装体单元的作用。

最后，利用一机具(未绘示)将所述第二支架222向下或向上推脱，使所述支撑凸部223自所述胶体237中分离出来而形成如图4所示的封装体23’，所述胶体237的边缘相应的地方上仅留数个支撑槽238。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (1)

1.一种封胶方法，其特征在于：所述封胶方法包含步骤：

备置一导线架框条，所述导线架条包含：一外框；一支架单元，包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所述外框的范围内；及数个导线架单元，排列在所述第一支架及第二支架定义的空间内，每一导线架单元包含：一芯片座；至少一支撑条，连接所述芯片座；至少二支撑凸部，自所述导线架单元的两侧的所述第二支架突伸向所述芯片座且与所述芯片座相分离；及数个间隔排列的引脚，所述引脚连结于所述第一支架，及所述引脚之间另包含有一连接肋；

将数个芯片分别固定在所述芯片座上；

以数个导电元件电性连接所述引脚及芯片；

将所述导线架框条放置于一模具中，并填充一胶体包覆所述芯片座、芯片、支撑条、引脚及支撑凸部；

断切所述第一支架及连接肋，使两相邻的导线架单元分开；弯折所述引脚；及

将所述第二支架推出，使所述支撑凸部自所述胶体分离而在所述胶体上形成至少二支撑槽，所述支撑槽与所述支撑条位于所述胶体的不同侧。