CN203260572U

CN203260572U - 导线架框条

Info

Publication number: CN203260572U
Application number: CN 201320146440
Authority: CN
Inventors: 周素芬
Original assignee: Ase Assembly & Test (shanghai) Ltd
Priority date: 2013-03-27
Filing date: 2013-03-27
Publication date: 2013-10-30
Anticipated expiration: 2023-03-27

Abstract

本实用新型公开一种导线架框条，所述导线架框条包含一外框、一支架单元及数个导线架单元，每一导线架单元包含一芯片座、至少一支撑条、数个间隔排列的引脚及四个支撑假脚。所述支撑条连接所述芯片座，所述支撑假脚在封装及切割弯折所述引脚的期间用以支撑所述导线架单元上的封装体单元，使所述芯片座在所述封装体不具引脚的两侧边与外界保持隔绝，进而可避免现有因支撑条残留段裸露于封装体无引脚的两侧边而产生电性干扰及分层的情况。

Description

导线架框条

技术领域

本实用新型是有关于一种导线架框条，特别是用于半导体封装的一种导线架框条。

背景技术

随着信息传输容量越来越高，对信息传输的品质要求也大幅提高，半导体制造过程的发展无可避免地朝向高容量，高密度化、高频、低耗能等多高能整合方向，而亦使半导体封装朝向I/O数多、高散热及封装尺寸缩小化发展，其中，半导体封装技术主要在于，防止芯片受到外界温度，湿气的影响，以及杂尘的污染，并提供芯片与外部电路之间电性连接，一般封装型态如四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)等。

随着芯片设计的速度越来越快，功率也越来越大，在高电压、高电流、高频率、高灵敏度、高精密、高湿度及高低温温差大等情况，对微电子产品的可靠性质量要求也越来越高，另外，特别是例如医疗仪器、汽车行业、测试设备及航天航空等领域，耦合电路模拟信号需要信号之间的隔离屏蔽，然而，上述半导体元件如小型化封装(SOP)，在使用导线架条的封装过程中，在封装体单元的外引脚部打弯后，连接芯片座的支撑条在最后工序会被切断，为了避免切到损伤封装体单元，因而切断支撑条的位置与封装体单元边缘至少要保证一定的距离，即成品封装体在无引脚的两侧边缘相应的位置会露出支撑条残留段的金属材料，进而产生电性干扰及分层的情况，进而乎影响可靠性质量要求及导致屏蔽效果不佳。

再者，对于使用易脆裂的低介电系数(low-k)材料的芯片来说，当此类芯片放置在导线架条上进行上述封装过程时，在打弯之后，支撑条通过连接芯片座来支撑整个封装产品的重量，从而在最后工序切断支撑条的步骤中，切断支撑条的作用力会通过芯片座传递到芯片上，并对芯片产生拉扯作用从而产生应力，因此可能造成低介电系数(low-k)材料的芯片脆裂，进而降低制造良率，故亦有必要设法减少需要切割的侧边数量，以相对降低切割时的拉扯现象。

故，有必要提供一种半导体封装用导线架条，以解决现有技术所存在的问题。

实用新型内容

有鉴于此，本实用新型提供一种半导体封装用导线架条，以解决在封装体成品边缘会露出支撑条的金属材料而产生电性干扰及分层的情况。

本实用新型的主要目的在于提供一种半导体封装用导线架条，其可以通过支撑假脚的支撑作用，使芯片座在封装体无引脚的两侧边与外界保持隔绝。

为达成本实用新型的前述目的，本实用新型一实施例提供一种导线架框条，其中所述导线架框条包含一外框、一支架单元及数个导线架单元，所述支架单元包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所述外框的范围内，所述导线架单元排列在所述第一支架及第二支架定义的空间内，每一导线架单元包含一芯片座、至少一支撑条、数个间隔排列的引脚及四个支撑假脚。所述至少一支撑条连接所述芯片座；所述数个间隔排列的引脚连结于所述第一支架，所述引脚与支撑条位于所述芯片座的同侧；所述四个支撑假脚分别设于接近所述芯片座的四个角落，即排列于所述数个引脚的两个外侧，且所述支撑假脚的两端分别连接于所述第一支架与所述第二支架。

根据上述导线架框条，通过支撑假脚的支撑作用，使芯片座在所述封装体无引脚的两侧边与外界保持隔绝，进而可避免现有因支撑条残留段裸露于封装体无引脚的两侧边而产生电性干扰及分层的情况。另外，对于使用低介电系数(low-k)材料的芯片来说，也可以避免切割拉扯造成芯片脆裂的风险。

附图说明

图1是本实用新型一实施例导线架框条的上视图。

图2A-2G是本实用新型一实施例导线架框条的封胶方法的示意图。

图3是本实用新型另一实施例导线架框条的部分上视图。

图4是本实用新型又一实施例导线架框条的部分上视图。

图5是本实用新型再一实施例导线架框条的部分上视图。

图6是本实用新型再另一实施例导线架框条的部分上视图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本实用新型可用以实施的特定实施例。再者，本实用新型所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。

请参照图1所示，本实用新型一实施例提供一种导线架框条100，所述导线架框条100是利用一金属板制作而成，所述金属板可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。本实用新型将于下文逐一详细说明各元件的细部构造、组装关系及其运作原理。

所述导线架框条100包含一外框21、一支架单元22及数个导线架单元23，所述支架单元22包含数个第一支架221及数个第二支架222，所述第一支架221及第二支架222交错排列在所述外框21的范围内，所述导线架单元23排列在所述第一支架221及第二支架222定义的空间210内，每一导线架单元23包含一芯片座231、二支撑条232、数个间隔排列的引脚233及四个支撑假脚234。

另外，所述引脚233连结于所述第一支架221，所述引脚233之间例如包含有一连接肋235(dam bar)，所述支撑条232的一端连接所述芯片座231，所述支撑条232的另一端连接在所述引脚233之间的连接肋235上，也就是所述支撑条232位于所述导线架单元23具有所述引脚233的两侧边(即靠近所述第一支架221的两侧边)，也就是所述引脚233及支撑条232位于所述芯片座231的同侧(图中上下两侧)。对于所述支撑条232的数量，根据所述导线架单元的设计和大小，可以选择设计合适数量的所述支撑条232，例如，所述芯片座231较小的情况下，设计一条所述支撑条232就可以起到支撑所述芯片座231的作用；而当所述芯片座231较大的情况下，可以设计二个或二个以上所述支撑条232用以支撑所述芯片座231。

再者，所述支撑假脚234分别设于接近所述芯片座的四个角落，即排列于所述数个引脚233的两个靠近所述第一支架221的外侧，所述支撑假脚234例如呈矩型，所述支撑假脚234的一端连接所述第一支架221，而所述支撑假脚234的另一端则连接至所述第二支架222，以及连接所述连接肋235。所述支撑假脚234连接所述连接肋235的位置介于所述支撑假脚234的两端之间，但相对远离所述支撑假脚234连接所述第二支架222的位置。另外，使用者可依据需求来设计所述支撑假脚234的长宽尺寸：例如图1中，一封装体单元的封胶边缘237的位置以虚线表示，所述引脚233在所述封装体单元的封胶边缘237以内的部分是一内引脚部，所述引脚233在所述封装体单元的封胶边缘237以外的部分是一外引脚部，所述支撑假脚234的宽度等于所述引脚233的宽度；所述支撑假脚234的长度等于所述引脚233的所述外引脚部的长度。

依据上述的结构，在封装一芯片236的过程中，将一封胶材料包覆于所述芯片座231、支撑条232及引脚233上形成一封装体单元，并且在切割及打弯所述引脚233的过程后，通过所述支撑假脚234来暂时支撑所述封装体单元。更详细来说，则是所述支撑假脚234的一端通过所述第一支架221来连接所述引脚233，所述引脚233的所述内引脚部已经固定在所述封装体单元内，所述支撑假脚234的另一端仍然连接在所述第二支架222上。最后，再切割连接所述引脚233的第一支架221，使封装体单元自所述导线架框条100上分离出来形成一最终封装体。因此，本实用新型所述支撑假脚234可取代现有的半导体封装作业中连接芯片座且在切割及打弯所述引脚233的过程后，来支撑所述封装体单元，并在最终封装体中裸露在另两侧边的支撑条。由于本实用新型的封装体在不具有引脚的两侧边并不会露出支撑条的金属材料，使封装体内部的元件在所述封装体不具引脚的两侧边与外界保持隔绝，所以可避免现有因支撑条残留段裸露于封装体无引脚的两侧边而产生电性干扰及分层的情况，符合高电压，高电流，高频率，高灵敏度，高精密，高湿度，高低温温差大的满足产品可靠性质量要求，进而提高封装芯片的可靠性质量要求、屏蔽效果及最终成品的制造良率，可应用在例如小尺寸封装(SO，Small Outline)及薄小尺寸封装(TSOP，Thin Small Outline Package)等任何两侧边具有引脚的封装结构。另外，对于使用低介电系数(low-k)材料的芯片来说，也可以减少需要切割的侧边数量，以避免切割拉扯造成芯片脆裂的风险。

请配合参照图2A至2G，本实施例的导线架框条100的封胶方法可包括如下步骤：

如图2A所示，备置一导线架框条100，所述导线架框条100包含一外框21、一支架单元22及数个导线架单元23，所述支架单元22包含数个第一支架221及数个第二支架222，所述第一支架221及第二支架222分别沿横向及纵向交错排列在所述外框21的范围内，所述导线架单元23排列在所述第一支架221及第二支架222定义的空间210内，每一导线架单元23包含一芯片座231、二支撑条232、数个沿纵向间隔排列的引脚233及四个支撑假脚234。所述引脚233连结于所述第一支架221，所述引脚233之间另包含有一沿横向延伸的连接肋235，所述支撑条232亦沿纵向排列，且所述支撑条232的一端连接所述芯片座231，及所述支撑条232的另一端连接在所述引脚233之间的连接肋235上，也就是所述支撑条232位于所述导线架单元23具有所述引脚233的两侧边(即靠近所述第一支架221的两侧边)。再者，所述支撑假脚234分别设于接近所述芯片座231的四个角落，也就是数个引脚233的外侧，所述支撑假脚234连接于所述第一支架221与所述第二支架222。所述支撑假脚234并通过所述连接肋235来连接所述引脚233。在本实施例中，所述支撑假脚234例如呈矩型(图中左下方虚线标示处)。

随后，如图2B所示，将数个芯片236分别固定在所述芯片座231上，利用打线结合(wire bonding)的方式将数个导电元件(如焊线)电性连接所述引脚233及芯片236，将所述导线架框条100放置于一模具(未绘示)中，并填充一封胶材料包覆所述芯片座231、芯片236、支撑条232及引脚233而形成具有数个封装体单元的导线架100，此时，所述封装体单元边缘237如实线所示。

接着，如图2C所示，断切所述第一支架221的两端及所述连接肋235，使第一支架221连接所述第二支架222的部分分离，因而所述数个封装体单元此时仅通过所述支撑假脚234与所述第二支架222连接而获得暂时性支撑，从而起到连接固定所述数个封装体单元的作用。

接着，如图2D所示，弯折所述引脚233，使所述引脚233的数个外引脚部垂直向下弯折一部分，并再水平向外弯折一部分。此时，所述支撑假脚234仍与所述第二支架222连接，仍可起到连接固定所述数个封装体单元的作用。

最后，如图2E所示，切断所述第一支架221，使所述封装体单元与所述导线架框条100分离，形成一封装成品(如图2F所示，图2G是图2F封装成品的截面图)。在本步骤中，切断所述第一支架221的方式可以是切除如图2E中所标示的斜线部分(支撑假脚234与第一支架221)，或者是切断所述第一支架221与所述引脚233的连接。

通过上述导线架框条100的封胶方法，所述支撑假脚234在切割及弯折所述引脚233的期间用以支撑所述导线架单元上的所述封装体单元；并且使所述芯片座231在所述封装成品不具引脚的两侧边与外界保持隔绝，进而可避免现有因支撑条残留段裸露于所述封装成品无引脚的两侧边而产生电性干扰及分层的情况。另外，对于使用低介电系数(low-k)材料的芯片来说，也可以减少需要切割的侧边数量，以避免切割拉扯造成芯片脆裂的风险。

请再参照图3所示，其显示本实用新型另一实施例导线架框条的部分上视图。本实用新型图3实施例的所述导线架框条100相似于本实用新型图2的实施例，并大致沿用相同组件名称及图号，但本实施例的差异特征在于：在本实施例中，所述支撑假脚234例如呈L字型(图中左下方虚线标示处)，其中所述支撑假脚234的一端连接所述第一支架221，所述支撑假脚234的另一端则垂直转向后连接至所述第二支架222的边缘，所述L字型的支撑假脚234同样能起到支撑所述导线架单元上的所述封装体单元的作用。

请再参照图4所示，其显示本实用新型又一实施例导线架框条的部分上视图。本实用新型图4实施例的所述导线架框条100相似于本实用新型图3的实施例，并大致沿用相同组件名称及图号，但本实施例的差异特征在于：在本实施例中，当某一引脚233做为所述芯片座231的接地用途时，则至少有一个引脚233的内引脚部可通过一支撑条232与所述芯片座231直接相连。也就是，所述导线架单元23的其中一支撑条232连接在所述芯片座231与所述引脚233之间的连接肋235上，但另一支撑条232则是直接连接所述芯片座231与至少一所述引脚233上。另外，所述支撑假脚234则可呈矩型或L字型。

请再参照图5所示，其显示本实用新型再一实施例导线架框条的部分上视图。本实用新型图5实施例的所述导线架框条100相似于本实用新型图4的实施例，并大致沿用相同组件名称及图号，但本实施例的差异特征在于：当所述引脚233做为所述芯片座231的接地用途时，则至少有二个引脚233的内引脚部可通过至少二个支撑条232与所述芯片座231相连。在本实施例中，所述导线架单元23的两支撑条232都没有与所述引脚233之间的连接肋235连接，而是分别直接连接在所述芯片座231与两个所述引脚233的内引脚部上。另外，所述支撑假脚234则可呈矩型或L字型，或所述导线架框条100也可以只使用一个支撑条232。

请再参照图6所示，其显示本实用新型再另一实施例导线架框条的部分上视图。本实用新型图6实施例的所述导线架框条100相似于本实用新型图5的实施例，并大致沿用相同组件名称及图号，但本实施例的差异特征在于：所述导线架框条100只使用一个支撑条232，也就是使用至少一支撑条232，此时则至少有一个引脚233的内引脚部可通过至少一个支撑条232与所述芯片座231相连；以及在本实施例中，各所述引脚233及支撑假脚234之间省略了如前面各实施例中连接肋235的设置，所述引脚233及支撑假脚234是直接连接于所述第一支架221上，而所述导线架单元23的支撑条232是分别直接连接在所述芯片座231与所述引脚233的内引脚部上。另外，所述支撑假脚234则可呈矩型或L字型。

本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims

1.一种导线架框条，其特征在于：所述导线架框条包含：

一外框；

一支架单元，包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所述外框的范围内；及

数个导线架单元，排列在所述第一支架及第二支架定义的空间内，每一导线架单元包含：一芯片座；至少一支撑条，连接所述芯片座；数个间隔排列的引脚，连结于所述第一支架，所述引脚与支撑条位于所述芯片座的同侧；及四个支撑假脚，分别设于接近所述芯片座的四个角落，排列于所述数个引脚的两个外侧，且所述支撑假脚的两端分别连接于所述第一支架与所述第二支架。

2.如权利要求1所述的导线架框条，其特征在于：所述支撑假脚呈矩型。

3.如权利要求2所述的导线架框条，其特征在于：所述支撑假脚的宽度等于所述引脚的宽度。

4.如权利要求2所述的导线架框条，其特征在于：所述支撑假脚的长度等于所述引脚的一外引脚部的长度。

5.如权利要求1所述的导线架框条，其特征在于：所述支撑假脚呈L字型。

6.如权利要求1所述的导线架框条，其特征在于：所述引脚之间另包含有一连接肋，所述支撑假脚通过所述连接肋来连接所述引脚。

7.如权利要求6所述的导线架框条，其特征在于：所述支撑条连接在所述芯片座与所述引脚之间的连接肋上。

8.如权利要求1所述的导线架框条，其特征在于：所述支撑条连接在所述芯片座与至少一所述引脚上。