CN111816577A - 基板双面封装芯片的方法和基板双面封装芯片的结构 - Google Patents

基板双面封装芯片的方法和基板双面封装芯片的结构 Download PDF

Info

Publication number
CN111816577A
CN111816577A CN202010912533.2A CN202010912533A CN111816577A CN 111816577 A CN111816577 A CN 111816577A CN 202010912533 A CN202010912533 A CN 202010912533A CN 111816577 A CN111816577 A CN 111816577A
Authority
CN
China
Prior art keywords
chip
substrate
packaging
groove
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010912533.2A
Other languages
English (en)
Inventor
徐玉鹏
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Publication of CN111816577A publication Critical patent/CN111816577A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种基板双面封装芯片的方法和基板双面封装芯片的结构，涉及芯片封装技术领域。该基板双面封装芯片的方法通过在基板一侧形成凹槽，第一芯片贴装在凹槽内，并在凹槽内以印刷填充方式对第一芯片进行封装，替代传统压力注塑方式，克服传统制程工艺中溢胶、线弧冲湾和胶体堵模具等缺陷，有利于提高产品封装质量。该基板双面封装芯片的结构采用上述的基板双面封装芯片的方法制成，封装质量更好。

Description

基板双面封装芯片的方法和基板双面封装芯片的结构
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种基板双面封装芯片的方法和基板双面封装芯片的结构。
背景技术
传统的双面封装工艺中，基板的两侧面均采用压力注塑方式对基板的两侧芯片进行封装。传统压力注塑方式中，若封装体高度不同，需要购买不同尺寸的模具进行压力注塑，灵活性不高。并且，采用压力注塑方式，容易在工艺制程中出现溢胶、线弧冲湾以及胶体堵模具等缺陷，严重影响封装质量。
发明内容
本发明的目的包括，例如，提供了一种基板双面封装芯片的方法，能够克服传统制程工艺中溢胶、线弧冲湾和胶体堵模具等缺陷，有利于提高产品封装质量。
本发明的目的还包括，例如，提供了一种基板双面封装芯片的结构，其能够改善产品的封装质量，降低工艺成本。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种基板双面封装芯片的方法，包括：
提供一基板：所述基板的一侧表面设有凹槽和焊垫，焊垫设于所述凹槽之外；
贴装第一芯片：在所述凹槽内贴装所述第一芯片；
塑封所述第一芯片：采用印刷填充方式，在所述凹槽内形成第一塑封体，以封装所述第一芯片；
贴装第二芯片：在所述基板背离所述凹槽的一面贴装第二芯片；
塑封所述第二芯片：在所述基板背离所述凹槽的一面形成第二塑封体，以封装所述第二芯片。
在可选的实施方式中，塑封所述第一芯片的步骤中：
使用钢网印刷液态塑封料，塑封料填充于所述凹槽内，回流烘烤，形成所述第一塑封体。
在可选的实施方式中，形成所述第一塑封体的步骤中，所述第一塑封体的表面与所述凹槽的槽口齐平。
在可选的实施方式中，所述提供一基板的步骤之后，还包括：
在所述焊垫上进行一次植球。
在可选的实施方式中，所述提供一基板的步骤还包括：
采用蚀刻工艺或激光开槽方式在所述基板的一侧表面形成所述凹槽。
在可选的实施方式中，塑封所述第一芯片的步骤还包括：
采用正装方式贴装所述第一芯片，并在所述第一芯片和所述基板上打线，以使所述第一芯片与所述基板电连接。
第二方面，本发明实施例提供一种基板双面封装芯片的结构，包括基板、第一芯片和第二芯片，所述基板上开设有凹槽，所述第一芯片安装在所述凹槽内，所述第二芯片安装在所述基板背离所述凹槽的一侧；
所述基板上开设所述凹槽的一侧设有焊垫，所述焊垫用于植球；
所述凹槽内设有第一塑封体，用于封装第一芯片；所述基板背离所述凹槽的一侧设有第二塑封体，用于封装第二芯片。
在可选的实施方式中，所述第一塑封体在所述凹槽内采用印刷填充方式成型。
在可选的实施方式中，所述焊垫上设有锡球。
在可选的实施方式中，所述第一塑封体的高度与所述凹槽的深度相等。
本发明实施例提供的基板双面封装芯片的方法和基板双面封装芯片的结构，其有益效果包括，例如：
本发明实施例提供的基板双面封装芯片的方法，通过在基板一侧表面形成凹槽，将第一芯片贴装在凹槽内，并在凹槽内以印刷填充方式对第一芯片进行封装。该封装工艺采用印刷填充方式替代了传统工艺中的压力注塑方式，能够克服传统制程工艺中溢胶、线弧冲湾和胶体堵模具等缺陷，有利于提高产品封装质量。同时，采用印刷填充方式，不受封装产品高度的限制，无需使用不同模具，灵活性更高，工艺成本更低。
本发明实施例提供的基板双面封装芯片的结构，采用上述的基板双面封装芯片的方法制成，能够克服传统制程工艺中溢胶、线弧冲湾和胶体堵模具等缺陷，产品封装质量更好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中的双面封装结构示意图；
图2为本发明实施例提供的基板双面封装芯片的结构示意图；
图3为本发明实施例提供的基板双面封装芯片的方法的流程示意图；
图4为本发明实施例提供的基板双面封装芯片的结构中基板的结构示意图；
图5为本发明实施例提供的基板双面封装芯片的方法中，在基板上贴装第二芯片的结构示意图；
图6为本发明实施例提供的基板双面封装芯片的方法中，对第二芯片进行塑封的结构示意图；
图7为本发明实施例提供的基板双面封装芯片的方法中，在基板上贴装第一芯片的结构示意图；
图8为本发明实施例提供的基板双面封装芯片的方法中，对第一芯片进行塑封的结构示意图；
图9为本发明实施例提供的基板双面封装芯片的方法中，在基板上植球的结构示意图。
图标：100-基板双面封装芯片的结构；10-线路板；11-焊接盘；12-新的锡球；20-芯片一；21-塑封体一；30-芯片二；31-塑封体二；110-基板；101-凹槽；111-线路；113-焊垫；115-锡球；120-第一芯片；121-金线；125-第一塑封体；130-第二芯片；131-金属焊球；135-第二塑封体。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
图1为现有技术中的双面封装结构示意图，请参照图1。
随着半导体行业的快速发展，电子产品微型化越来越高密度，功能越来越多，产品尺寸越来越小，因此，双面芯片封装的双面结构广泛应用于半导体行业中。双面封装可以将不同功能的芯片封装在线路板10的双面（正面和背面），具有高密度集成、封装产品尺寸小和产品性能优越的优点，主要应用于微型化和薄型化的通信终端产品。
传统双面芯片封装工艺中，在线路板10的两面分别封装芯片一20和芯片二30，大多采用压力注塑方式在线路板10两侧分别形成塑封体一21和塑封体二31。具体地，需要先在线路板10背面的焊接盘11上进行第一次植球，即在线路板10背面的焊接盘11上设置低温锡球，再进行芯片贴装、打线，随后在线路板10的正面和背面分别使用压力注塑包封，形成塑封体一21和塑封体二31。最后再通过激光对塑封体二31进行挖槽，以漏出线路板10背面低温锡球，在露出的低温锡球上再次植上锡球，即第二次植球，通过高温融合低温锡球，形成新的锡球12，即传统工艺中采用了两次植球。
现有技术中，采用压力注塑方式，合模压力较大，工艺参数比如模流和压力等难控制，容易在工艺制程中出现溢胶、线弧冲湾以及胶体堵模具等缺陷，严重影响封装质量。并且，传统工艺中使用了两次植球技术，存在高低温锡球熔化时，产生空洞以及锡球隐裂等缺陷。利用激光在塑封体上挖槽，由于多处挖槽的一致性差，容易导致后续植球的高度和/或大小不一致，从而导致产品上板测试失效以及良率损失。
为了克服现有技术的缺陷，本申请提出了一种基板双面封装芯片的方法，有利于改善封装工艺，提高封装质量，降低封装成本。
图2为本发明实施例提供的基板双面封装芯片的结构100示意图，图3为本发明实施例提供的基板双面封装芯片的方法的流程示意图，图4为本发明实施例提供的基板双面封装芯片的结构100中基板110的结构示意图，请参考图2至图4。
本实施例提供了一种基板双面封装芯片的结构100，包括基板110、第一芯片120和第二芯片130，基板110上开设有凹槽101，第一芯片120安装在凹槽101内，第二芯片130安装在基板110背离凹槽101的一侧。基板110上开设凹槽101的一侧还设有焊垫113，焊垫113用于植球。凹槽101内设有第一塑封体125，用于封装第一芯片120；基板110背离凹槽101的一侧设有第二塑封体135，用于封装第二芯片130，以此实现在基板110的正面和背面均封装芯片，产品结构更加紧凑，集成度高。
凹槽101可以开设在基板110的正面或背面。本实施例中，凹槽101开设在基板110的背面，第一芯片120贴装在凹槽101的槽底，并与基板110上的线路111电连接。第一塑封体125在凹槽101内采用印刷填充方式成型。由于基板110上开设有凹槽101，将塑封料填充进基板110的凹槽101内，回流烘烤，将连接好的第一芯片120与基板110及线路111保护起来，完成第一塑封体125的制作。第一塑封体125的高度根据凹槽101的深度决定，可选地，第一塑封体125的高度与凹槽101的深度相等，这样能使得第一塑封体125结构更加紧凑、牢固，体积更小。采用印刷填充方式替代传统的压力注塑方式，能够克服溢胶、线弧冲湾和胶体堵模具等缺陷，有利于提高产品封装质量。并且，印刷填充方式不受产品尺寸影响，无需更换不同模具，无需使用注塑机台，大大降低封装成本。
焊垫113上设有锡球115，锡球115作为与其它电子器件连接的连接引脚。本实施例中，焊垫113与凹槽101设置在基板110的同一侧，都设置在基板110的背面，且焊垫113与凹槽101间隔设置，即焊垫113设于基板110背面除凹槽101以外的区域，换言之，焊垫113设于凹槽101之外。这样设置，是为了避免第一塑封体125形成时将焊垫113封装在内。本实施例中，第一塑封体125成型后，焊垫113也裸露在基板110表面，有利于在焊垫113上植锡球115，并且只需进行一次植球操作。和传统工艺的两次植球相比，大大简化了工艺，提高封装效率，并且避免了在塑封体上挖槽，由于挖槽一致性差导致的后续植球高度和/或大小不一致的问题，有利于提高封装质量和产品良率。文中“高度和/或大小不一致”可以理解为高度不一致，或者大小不一致，或者高度和大小均不一致。
第二芯片130设于基板110背离凹槽101的一面，本实施例中，即第二芯片130设于基板110的正面，且第二芯片130与基板110的线路111电连接。在基板110的正面采用压力注塑方式形成第二塑封体135，以对第二芯片130、基板110以及线路111进行保护。需要说明的是，第一芯片120和第二芯片130分别与基板110电连接，电连接的方式包括但不限于采用打线连接或采用金属球焊接等，打线方式包括例如打金线、铜线、合金线等，这里不作具体限定。
本实施例提供的一种基板双面封装芯片的方法，具体包括如下步骤：
S1：提供一基板110。请结合图4，该基板110可以在基板110厂完成制作，该基板110的一侧表面形成有凹槽101，凹槽101的设置方式可以通过激光开槽或蚀刻开槽等方式，这里不作具体限定。可选地，在基板110表面进行蚀刻开槽，不需要开槽的地方采用保护膜进行保护，避免受到破坏，最后移除保护膜，形成凹槽101。基板110上完成线路111布设，基板110上开设凹槽101的一侧设有焊垫113，焊垫113与线路111电连接。需要说明的是，根据实际情况，焊垫113的数量可以为一个或多个，多个焊垫113设置在凹槽101的外围。
图5为本发明实施例提供的基板双面封装芯片的方法中，在基板110上贴装第二芯片130的结构示意图，请参考图5。
S2：贴装第二芯片130。在基板110背离凹槽101的一侧贴装第二芯片130，第二芯片130采用倒装方式贴装，在第二芯片130上设置有金属焊球131，第二芯片130通过金属焊球131与基板110焊接，实现基板110和第二芯片130的电连接。具体地，第二芯片130与基板110通过回流固化后连接在一起。
图6为本发明实施例提供的基板110双面封装芯片的方法中，对第二芯片130进行塑封的结构示意图，请参考图6。
S3：塑封第二芯片130。采用压力注塑方式，利用塑封料在基板110背离凹槽101的一侧表面形成第二塑封体135，第二塑封体135用于对连接好的第二芯片130、基板110以及线路111进行保护，完成第二芯片130的封装。
图7为本发明实施例提供的基板110双面封装芯片的方法中，在基板110上贴装第一芯片120的结构示意图，请参考图7。
S4：贴装第一芯片120。将基板110翻转180度放置，使凹槽101的槽口向上，在基板110的凹槽101内贴装第一芯片120，将第一芯片120贴装在凹槽101的槽底。本实施例中，第一芯片120采用正装方式贴装，第一芯片120与基板110通过打线的方式实现电连接。具体的，以打金线121为例，金线121的一端与基板110上的线路111焊接，另一端与第一芯片120焊接，基板110上的线路111与焊垫113连通。当然，也可以是打铜线或合金线等，只要能实现基板110和第一芯片120的电连接即可，这里不作具体限定。
图8为本发明实施例提供的基板双面封装芯片的方法中，对第一芯片120进行塑封的结构示意图，请参考图8，结合图7。
S5：塑封第一芯片120。利用印刷填充方式，使用钢网印刷液态塑封料，塑封料填充进基板110的凹槽101内，再进行回流烘烤，用于将连接好的第一芯片120、基板110以及线路111保护起来，形成第一塑封体125，完成对第一芯片120的封装。容易理解，形成的第一塑封体125的高度与凹槽101的深度相等，即第一塑封体125的表面与凹槽101的槽口齐平。由于基板110上开设有凹槽101，凹槽101的设置为印刷填充方式形成第一塑封体125提供了条件，凹槽101的深度，即凹槽101形成的高度差能够满足替代传统压力注塑时使用模具所形成的塑封体所需的高度。本实施例中，采用钢网印刷液态塑封料填充方式，取代传统压力注塑包封方式，避免压力注塑中注塑压力以及合模压力较大，工艺参数如模流和压力等难卡控，引起溢胶、线弧冲湾和胶体堵模具等缺陷。同时，本实施例中采用印刷填充方式，不受塑封体高度的限制，避免传统压力注塑中不同塑封体高度尺寸需要购买不同注塑模具的缺陷，节约采购注塑机台和模具的高昂成本。
图9为本发明实施例提供的基板双面封装芯片的方法中，在基板110上植球的结构示意图，请参考图9，结合图7。
S6：在焊垫113上植球。可选地，在基板110上开设凹槽101的一侧植锡球115，锡球115设置在焊垫113上。通过在焊垫113上植锡球115后回流，形成稳定的锡球115，锡球115作为封装产品的连接端，用于与其他电子器件电连接。应当理解，本实施例中采用的是植锡球115，在其他可选的实施方式中，也可以植其他金属球，这里不作具体限定。
S7：印字。利用激光将所需要的字符印刻在第一塑封体125表面和/或第二塑封体135表面。
S8：切割、打包。在切割机台上利用切割刀，将塑封好的产品切成单颗，并将切割好的单颗产品进行打包输出，完成产品的制造过程。
需要说明的是，实际生产工艺中，上述某些步骤的顺序可以适当调整，比如可以先对第一芯片120进行塑封，再对第二芯片130进行塑封。又如，可以先在焊垫113上植球，再对第一芯片120进行塑封；或者，先对第一芯片120进行塑封，再在焊垫113上植球，这里不作具体限定。此外，本实施例中，第一芯片120通过打线的方式与基板110电连接，第二芯片130采用金属焊球131与基板110电连接。在其他可选的实施方式中，也可以是第一芯片120采用焊球与基板110电连接，第二芯片130通过打线的方式与基板110电连接；或者，第一芯片120采用焊球与基板110电连接，第二芯片130采用金属焊球131与基板110电连接；或者，第一芯片120通过打线的方式与基板110电连接，第二芯片130通过打线的方式与基板110电连接，这里不作具体限定。
综上所述，本实施例提供的一种基板双面封装芯片的方法和结构，具有以下优点：
通过在基板110一侧表面上开设凹槽101，将第一芯片120贴装在凹槽101中，在凹槽101内采用印刷填充的方式形成第一塑封体125，将第一芯片120、基板110以及线路111进行保护。凹槽101的深度与第一塑封体125的高度相等，凹槽101的深度能满足替代传统压力注塑时所需的使用模具所形成的塑封体高度。采用印刷填充方式形成第一塑封体125，塑封体高度根据蚀刻基板110凹槽101高度决定。这种印刷填充方式相比于传统的压力注塑，能避免压力注塑工艺中合模压力大，工艺参数难控制等特点，避免压力注塑引起的溢胶、线弧冲湾和胶体堵模具等缺陷。同时，采用印刷填充方式不受塑封体高度的限制，避免因塑封体尺寸不同而更换不同的注塑模具，节约注塑机台和模具的高昂成本。
其次，本实施例中在基板110开设凹槽101的一侧表面设置焊垫113，焊垫113与凹槽101间隔设置，在凹槽101内对第一芯片120进行塑封，不会对焊垫113造成影响。只需在焊垫113上一次植球即可。相对于传统工艺中采用两次植球技术，大大缩减了制程周期，提高封装效率。同时，可以避免传统工艺中两次植球引起的高低温锡球115熔化时产生空洞以及锡球115隐裂等缺陷，还能避免在塑封体上多处挖槽，挖槽一致性较差导致的后续植球的高度和大小不一致的缺陷，从而提高封装质量和良品率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基板双面封装芯片的方法，其特征在于，包括：
提供一基板：所述基板的一侧表面设有凹槽和焊垫，焊垫设于所述凹槽之外；
贴装第一芯片：在所述凹槽内贴装所述第一芯片；
塑封所述第一芯片：采用印刷填充方式，在所述凹槽内形成第一塑封体，以封装所述第一芯片；
贴装第二芯片：在所述基板背离所述凹槽的一面贴装第二芯片；
塑封所述第二芯片：在所述基板背离所述凹槽的一面形成第二塑封体，以封装所述第二芯片。
2.根据权利要求1所述的基板双面封装芯片的方法，其特征在于，塑封所述第一芯片的步骤中：
使用钢网印刷液态塑封料，塑封料填充于所述凹槽内，回流烘烤，形成所述第一塑封体。
3.根据权利要求2所述的基板双面封装芯片的方法，其特征在于，形成所述第一塑封体的步骤中，所述第一塑封体的表面与所述凹槽的槽口齐平。
4.根据权利要求1所述的基板双面封装芯片的方法，其特征在于，所述提供一基板的步骤之后，还包括：
在所述焊垫上进行一次植球。
5.根据权利要求1所述的基板双面封装芯片的方法，其特征在于，所述提供一基板的步骤还包括：
采用蚀刻工艺或激光开槽方式在所述基板的一侧表面形成所述凹槽。
6.根据权利要求1所述的基板双面封装芯片的方法，其特征在于，塑封所述第一芯片的步骤还包括：
采用正装方式贴装所述第一芯片，并在所述第一芯片和所述基板上打线，以使所述第一芯片与所述基板电连接。
7.一种基板双面封装芯片的结构，其特征在于，包括基板、第一芯片和第二芯片，所述基板上开设有凹槽，所述第一芯片安装在所述凹槽内，所述第二芯片安装在所述基板背离所述凹槽的一侧；
所述基板上开设所述凹槽的一侧设有焊垫，所述焊垫用于植球；
所述凹槽内设有第一塑封体，用于封装所述第一芯片；所述基板背离所述凹槽的一侧设有第二塑封体，用于封装所述第二芯片。
8.根据权利要求7所述的基板双面封装芯片的结构，其特征在于，所述第一塑封体在所述凹槽内采用印刷填充方式成型。
9.根据权利要求7所述的基板双面封装芯片的结构，其特征在于，所述焊垫上设有锡球。
10.根据权利要求7所述的基板双面封装芯片的结构，其特征在于，所述第一塑封体的高度与所述凹槽的深度相等。
CN202010912533.2A 2020-05-15 2020-09-03 基板双面封装芯片的方法和基板双面封装芯片的结构 Pending CN111816577A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020104141080 2020-05-15
CN202010414108.0A CN111554584A (zh) 2020-05-15 2020-05-15 基板双面封装芯片的方法和基板双面封装芯片的结构

Publications (1)

Publication Number Publication Date
CN111816577A true CN111816577A (zh) 2020-10-23

Family

ID=72006485

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010414108.0A Pending CN111554584A (zh) 2020-05-15 2020-05-15 基板双面封装芯片的方法和基板双面封装芯片的结构
CN202010912533.2A Pending CN111816577A (zh) 2020-05-15 2020-09-03 基板双面封装芯片的方法和基板双面封装芯片的结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010414108.0A Pending CN111554584A (zh) 2020-05-15 2020-05-15 基板双面封装芯片的方法和基板双面封装芯片的结构

Country Status (1)

Country Link
CN (2) CN111554584A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113301486A (zh) * 2021-06-17 2021-08-24 甬矽电子(宁波)股份有限公司 双硅麦封装结构和双硅麦封装结构的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675093B (zh) * 2021-07-14 2024-05-24 复旦大学 一种双面塑封的散热结构的封装设计及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
CN101079412A (zh) * 2006-05-25 2007-11-28 三星电机株式会社 系统级封装模块
CN103311214A (zh) * 2013-05-14 2013-09-18 中国科学院微电子研究所 一种用于叠层封装的基板
CN103794576A (zh) * 2014-01-26 2014-05-14 清华大学 一种封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
CN101079412A (zh) * 2006-05-25 2007-11-28 三星电机株式会社 系统级封装模块
CN103311214A (zh) * 2013-05-14 2013-09-18 中国科学院微电子研究所 一种用于叠层封装的基板
CN103794576A (zh) * 2014-01-26 2014-05-14 清华大学 一种封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113301486A (zh) * 2021-06-17 2021-08-24 甬矽电子(宁波)股份有限公司 双硅麦封装结构和双硅麦封装结构的制备方法
CN113301486B (zh) * 2021-06-17 2022-04-29 甬矽电子(宁波)股份有限公司 双硅麦封装结构和双硅麦封装结构的制备方法

Also Published As

Publication number Publication date
CN111554584A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US7205658B2 (en) Singulation method used in leadless packaging process
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR101056747B1 (ko) 반도체 패키지 및 그 제조 방법
US20080160678A1 (en) Method for fabricating semiconductor package
CN108364918A (zh) 薄轮廓引线半导体封装
US6291270B1 (en) Revealing localized cutting line patterns in a semiconductor device
CN102593015A (zh) 半导体器件的制造方法
CN111816577A (zh) 基板双面封装芯片的方法和基板双面封装芯片的结构
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US20060084191A1 (en) Packaging method for an electronic element
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN101989581B (zh) 封装结构与封装方法
US6617200B2 (en) System and method for fabricating a semiconductor device
CN103972111A (zh) 引线框架结构的形成方法
CN114783888A (zh) 一种芯片封装体外露焊脚及其加工方法
CN103972113B (zh) 封装方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5561072B2 (ja) 半導体装置の製造方法
CN108962762B (zh) 单体双金属板封装结构及其封装方法
US20090029537A1 (en) Method for forming semiconductor package and mold cast used for the same
CN103972186B (zh) 封装结构
JP3570400B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWM552187U (zh) 具線路之導線架結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023