CN1701498A

CN1701498A - 开关电源电路

Info

Publication number: CN1701498A
Application number: CN 200480001098
Authority: CN
Inventors: 安村昌之
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-08-21
Filing date: 2004-08-13
Publication date: 2005-11-23
Also published as: JP2005073335A

Abstract

在复合谐振型变换器的次级侧上设置使用电阻器件的绕组电压检测系统的同步整流电路，从而可获得高功率变换效率，并简化电路而减小电路尺寸。扩大绝缘变换器变压器(PIT)的间隙长度以将耦合系数设置为约0.8，并设置初级绕组(N1)和次级绕组(N2)的匝数以使次级绕组中的感应电压电平不大于2V/T。这是为了将PIT中的磁芯的磁通密度设置为不大于预定值，从而使次级侧整流电流即使在大负载条件下也处于连续模式。并且，利用插入到次级侧上每个整流电流电路中的电感器(Ld)、(L₀)，这些电感器中的反电动势抑制整流电流中产生的反向电流，从而进一步降低无功功率。此外，利用插入的电感器(L₀)，可以抑制叠加到次级侧DC输出电压(E₀)上的高频噪声。

Description

开关电源电路

技术领域

本发明一般地涉及用作各种电子仪器中的电源的开关电源电路。

背景技术

作为开关电源电路，众所周知的是那些采用开关变换器的开关电源电路，所述开关变换器例如是反激变换器类型、正激变换器类型等。在这些开关变换器中，开关操作波形是矩形波形，因而，在抑制开关噪声方面存在限制。此外，由于它们的操作特性，还已知在提高功率变换效率方面存在限制。

考虑到上述情形，已经提出了基于谐振型变换器的多种开关电源电路，并且已被实用化。因为开关操作波形是正弦波形，所以谐振型变换器可以方便地获得高功率变换效率，并实现低噪声特性。另外，谐振型变换器具有可以由比较少数量的组成部件构成的优点。

作为现有技术的示例，图27中示出的电路图示出了开关电源电路的一个示例。在该示图示出的电源电路中，单独激励的电流谐振型变换器与部分电压谐振电路组合在一起。

在示图示出的电源电路中，首先，对于商用AC电源AC来说，提供了由桥式整流电路Di和一个平滑电容器Ci构成的全波整流与平滑电路。桥式整流电路Di和平滑电容器Ci的全波整流操作在平滑电容器Ci的两端产生整流平滑电压Ei(DC输入电压)。整流平滑电压Ei处于与AC输入电压VAC的等倍值(equal fold)相对应的电平处。

用于通过被提供DC输入电压来执行开关的电流谐振型变换器如图所示是通过以半桥耦合方式连接两个开关器件Q1、Q2来构成的，开关器件Q1、Q2由MOS-FET构成。由体(body)二极管构成的阻尼二极管DD1、DD2按照示图中示出的方向被并联连接在开关器件Q1、Q2的相应源漏极之间。

此外，部分谐振电容器Cp并联连接到开关器件Q2的源漏极之间。部分谐振电容器Cp的电容和初级绕组N1的漏电感L1形成并联谐振电路(部分电压谐振电路)。这样，只在开关器件Q1、Q2关断时获得了示出电压谐振的部分电压谐振操作。

在该电源电路中，例如由通用IC构成的振荡驱动电路2被用于驱动开关器件Q1、Q2的开关。振荡驱动电路2具有振荡电路和驱动电路。振荡电路和驱动电路操作来将所需频率下的驱动信号(栅极电压)施加在开关器件Q1、Q2的每个栅极上。这确保开关器件Q1、Q2执行开关操作，从而它们以所需的开关频率被交替导通/关断。

绝缘变换器变压器PIT将开关器件Q1、Q2的开关输出传输到次级侧(secondary side)。绝缘变换器变压器PIT的初级绕组N1的一端通过串联的初级侧(primary-side)并联谐振电容器C1连接到开关器件Q1的源极与开关器件Q2的漏极之间的连接点(开关输出点)，从而传送开关输出。

另外，初级绕组N1的另一端连接到初级侧的地。

这里，串联的谐振电容器C1的电容和包括初级绕组N1的绝缘变换器变压器PIT的漏电感L1形成初级侧串联谐振电路，用于使初级侧开关变换器的操作变为电流谐振类型。

根据前述内容，利用示图中示出的初级侧开关变换器，获得了初级侧串联谐振电路(L1-C1)进行的电流谐振类型操作，以及上述部分电压谐振电路(Cp//L1)的部分电压谐振操作。

换句话说，示图中示出的电源电路采用了下述类型，其中用于使初级侧开关变换器变为谐振型的谐振电路与另一谐振电路组合在一起。这样的开关变换器将在下文被称作复合谐振型变换器。

尽管这里省略了说明，但是对于绝缘变换器变压器PIT的结构来说，例如提供了通过将由铁氧体材料制成的E型磁芯(core)彼此组合形成的EE型磁芯。然后，初级绕组N1和下面将描述的次级绕组(N2A、N2B)被围绕EE形磁芯的中心磁柱(magnetic leg)缠绕，同时绕组部分被分为初级侧和次级侧。

通过提供中心抽头而被分开的两个次级绕组N2A和N2B被缠绕作为绝缘变换器变压器PIT的次级绕组。按照被传送到初级绕组N1的开关输出，在次级绕组N2A和N2B中激励交流电压。

在这种情形中，次级绕组N2A和N2B的中心抽头被连接到次级侧的地。如图所示，包括整流二极管D01和D02以及平滑电容器C₀的全波整流电路被连接到次级绕组N2A和N2B。这确保获得了作为平滑电容器C₀两端电压的次级侧DC输出电压E₀。次级侧DC输出电压E₀被提供给负载侧(未示出)，并且作为检测电压被分路输入用于下面将描述的控制电路1。

控制电路1按照次级侧DC输出电压E₀的电平变化向振荡驱动电路2提供检测输出。振荡驱动电路2以下述方式驱动开关器件Q1和Q2，即，根据被进行输入的控制电路1的检测输出来改变开关频率。通过这样改变开关器件Q1和Q2的开关频率，稳定了次级侧DC输出电压的电平。

图28示出了当如该图所示配置的电源电路在低电压高电流负载条件下操作时的操作波形。图28所示的操作波形是在AC输入电压VAC＝100V并且负载功率P₀＝100W的条件下测量获得的。这里，低电压高电流条件是这样的条件：次级侧DC电压E₀＝5V，并且作为初级侧开关变换器开关电流的初级侧串联谐振电流I₀＝25A。

此外，在电源电路部件的下述设置和下述条件等之下获得与图28所示的操作波形有关的试验结果。

首先，次级绕组N2A、N2B以及初级绕组N1的匝数被设置为使得次级侧绕组的每T(匝)感应的电压电平是5V/T；具体地说，次级绕组N2A＝N2B＝1T，初级绕组N1＝30T。

其次，在绝缘变换器变压器PIT的EE形磁芯的中心磁柱处形成大约1.0mm的间隙。这在初级绕组N1与次级绕组N2A和N2B之间产生大约0.85的耦合系数。

此外，选择初级侧串联谐振电容器C1＝0.068μF，部分电压谐振电容器Cp＝330pF。选择50A/40V肖特基二极管作为整流二极管D₀1和D₀2。

在图28所示的波形图中，开关器件Q2两端的电压V1对应于开关器件Q2的导通/关断状态。具体地说，两端电压V1呈现矩形波，在开关器件Q2导通的时段T2期间该矩形波的电平为零，在开关器件Q2关断的时段T1期间被箝位在预定电平。对于流过开关器件Q2//阻尼二极管DD2的开关电流IDS2，如时段T2中所示，在导通时刻通过流经阻尼二极管DD2其是负极性，然后被反转到正极性，并沿着开关器件Q2的漏极到源极的方向流动；而在时段T1期间，由于关断开关电流IDS2处于零电平。

此外，开关器件Q1执行开关操作，使得与开关器件Q2交替地导通/关断。因此，流过开关器件Q1//阻尼二极管DD1的开关电流IDS1呈现相对于开关电流IDS2相移180°的波形。

流过在开关器件Q1、Q2的开关输出点与初级侧的地之间连接的初级侧串联谐振电路(C1-L1)的初级侧串联谐振电流I₀呈现通过合成如下波形分量得到的波形：作为初级侧串联谐振电路(C1-L1)的谐振电流的正弦波形分量，以及由初级绕组N1的激励电感产生的锯齿波分量，其中所述正弦波形对应于开关电流IDS1和开关电流IDS2的合成波形。

在该情形中，测量条件，即负载功率Po＝100W是这样的条件，其是与图27所示电源电路的负载条件的最大值接近的大负载；在相关负载功率范围内趋向采用这种大负载的条件下，次级侧上的整流电流处在不连续模式中。

因而，如图28所示，在次级绕组N2A处产生的次级绕组电压V2仅在初级侧串联谐振电流I₀以正弦波流动的时段期间，具有被箝位在预定的绝对值电平处的波形，而在由激励电感产生的锯齿波分量作为初级侧串联谐振电流I₀流动的间隔期间，电平为零。在次级绕组N2B处，产生通过将次级绕组电压V2反相得到的波形。

因此，流过整流二极管D₀1的整流电流I1和流过整流二极管D₀2的整流电流I2分别仅在时段DON1和DON2中流动，在这些时段期间，初级侧串联谐振电流Io以正弦波形式流动。在其他时段中，整流电流I1和I2都不流动。也就是说，次级侧上的整流电流不连续地流入平滑电容器。

由肖特基二极管构成的整流二极管D₀1和D₀2的正向电压降是0.6V，并且，在上述次级侧的操作中，如图所示，由于整流电流I1、I2处于35安培的相当高水平，所以这些整流二极管器件的传导损耗是显著的，进而导致大的功率损耗。作为实际测量的结果，当DC输入电压(经整流和平滑的电压Ei)＝100V时，DC到DC的电源变换效率处于大约82％。

考虑到此，作为一种用于降低次级侧上的整流电流的传导损耗的技术，已知一种同步整流电路，其通过低导通电阻MOS-FET进行整流。作为这样的同步整流电路，图29示出了基于绕组电压检测系统的配置示例。

顺带提及，在图29中，只示出了绝缘变换器变压器PIT的次级侧的配置。初级侧的配置认为与图27中的相同。此外，采用开关频率控制系统作为恒压控制系统，其中根据次级侧DC输出电压E₀的电平，可变地控制初级侧开关变换器的开关频率。

此外，作为采用图29中所示的次级侧配置的电源电路，采用了与图27的情形相同的低电压大电流条件(VAC＝100V，负载功率P₀＝100W，E₀＝5V，I₀＝25A)。

同样在该情形中，具有相同匝数的次级绕组N2A、N2B的一端被连接到中心抽头，并且中心抽头的输出被连接到平滑电容器C₀的正极接线端。次级绕组N2A的另一端经由N沟道MOS-FET Q3的漏极到源极被连接到次级侧的地(平滑电容器C₀的负极接线端侧)。类似地，次级绕组N2B的另一端经由N沟道MOS-FET Q4的漏极到源极被连接到次级侧的地(平滑电容器C₀的负极接线端侧)。在这种情形中，MOS-FET Q3和Q4在负电极侧串联地插入在次级绕组N2A和N2B的每个整流电流路径中。附带提及，体二极管DD3和DD4被分别连接到MOS-FET Q3和Q4的漏极和源极之间。

通过在次级绕组N2B和MOS-FET Q4的漏极间的连接点与MOS-FETQ3的栅极之间连接栅极电阻Rg1，并且在MOS-FET Q3的栅极与次级侧的地之间连接电阻R11，形成用于驱动MOS-FET Q3的驱动电路。

类似地，通过在次级绕组N2A和MOS-FET Q3的漏极间的连接点与MOS-FET Q4的栅极之间连接栅极电阻Rg2，并且在MOS-FET Q4的栅极与次级侧的地之间连接电阻R12，形成用于驱动MOS-FET Q4的驱动电路。

当在MOS-FET的栅极上施加导通电压时，漏极-源极部分变为等同于纯电阻器，使得电流可双向流动。为使该功能用作次级侧上的整流器件，电流必须仅在对平滑电容器C₀的正极接线端充电的方向上流动。如果电流在相反方向上流动，则放电电流从平滑电容器C₀流向绝缘变换器变压器PIT侧，使得功率不能高效地传送到负载侧。此外，反向电流引起MOS-FET的发热、噪声等等，并在初级侧引入开关损耗。

上述驱动电路用于基于次级绕组的电压检测以下述方式驱动MOS-FET Q3、Q4的开关，即，电流仅在对平滑电容器C₀的正极接线端充电的方向上流动。

图30中的波形图对应于负载功率P₀＝100W条件下的采用图29所示的次级侧配置(初级侧配置与图27中的相同)的电源电路的操作。如上所述，在该情形中，负载功率P₀＝100W是基本最大负载的条件。

在该图中，开关器件Q2两端的电压V1和在次级绕组N2A和N2B两端获得的相应次级绕组电压V2在时序上与图28中的类似。顺带提及，图30中所示的次级绕组电压V2具有从次级绕组N2A与栅极电阻器Rg2之间的连接点看去的极性，并且当从次级绕组N2B与栅极电阻器Rg1之间的连接点看去，极性相反。

在到达具有该图中所示极性的次级绕组电压V2被箝位在负极性的预定电平的时段时，用于MOS-FET Q4的驱动电路进行操作，以向MOS-FET Q4的栅极施加具有由栅极电阻器Rg2和电阻器R12设置的电平的导通电压。

类似地，在到达与该图中所示的极性相反的次级绕组电压(V2)被箝位在负极性的预定电平的时段时，用于MOS-FET Q3的驱动电路(栅极电阻器Rg1和电阻器R11)进行操作，以向MOS-FET Q3的栅极施加导通电压。

这样，正极性的整流电流I1、I2分别在如图所示的时段DON1和DON2中流过MOS-FET Q3和Q4。在如所示次级绕组电压V2被箝位在正/负极性电平的时段中流动的整流电流I1和I2是35安培，这与图27中的电路的情形(图28的波形图中的整流电流I1和I2)一样。但是，MOS-FET Q3、Q4具有低导通电阻，从而，相比于由肖特基二极管形成的整流二极管D₀1和D₀2，整流电流的传导损耗可以被显著降低。另外，从驱动电路仅由电阻性器件形成的事实可以理解，该绕组电压检测系统具有这样的优点：驱动电路系统配置简单。

但是，在对应于图30的大负载(负载功率P₀＝100W)的条件下，这种电源电路也具有次级侧整流电流处于不连续模式的问题。这在图30中也通过时段DON1和DON2的不连续性表示出来。

在该不连续模式中，即使当整流电流I1、I2使平滑电容器C₀的充电电流变为零水平时，电流也在相同的方向中流过绝缘变换器变压器PIT的初级绕组N1。这表明在上述图28的波形图中，在除了时段DON1、DON2之外的其它时段中，以和前一时刻相同的极性流动初级绕组N1中的激励电感分量作为初级侧串联谐振电流I₀。因此，实际上，次级绕组N2A、N2B中所感应的电压的极性没有被反转，从而在那些时段期间，MOS-FET Q3、Q4维持导通状态而没有被完全关断。这使得如图所示在除时段DON1、DON2之外的时段中，在相反方向上流动作为整流电流I1和I2的电流。在除时段DON1和DON2之外的时段中在相反方向上的整流电流I1和I2产生无功功率，并且，由于在本例中的整流电流I1和I2具有8安培的相对高水平，因此无功功率量相当大。

因此，在采用绕组电压检测系统用于同步整流电路的情形下，整流电流中的传导损耗被降低，但是由于如上所述产生无功功率，所以目前难以有效地提高总的电源变换效率。

图31示出的波形图示出了在小负载条件下采用图29所示次级侧配置的电源电路的操作。

在使用图29所示的电源电路的过程中，同样进行基于控制开关频率的恒压控制，如上面描述的图27所示的电源电路的配置那样。在这种情形下，当获得小负载条件且次级侧DC输出电压增加时，开关频率增加以降低次级侧DC输出电压，从而获得稳定性。

在这样的小负载情形中，次级侧绕组电压V2在基本上与图31所示的开关器件Q2两端的电压V1相同的时刻被反相，并且，据此，次级侧上的整流电流I1和I2以下述方式流动，使得连续地对平滑电容器C₀充电，而在时段DON1和DON2之间没有任何其它时段。也就是说，获得了连续模式。在这种情形中，没有上面图30中参考大负载操作所示的在相反方向上流动整流电流I1和I2的时段，进而没有根据这种反向电流产生的任何无功功率。

因此，通过用基于绕组电压检测系统的同步整流电路来代替次级侧整流电流系统所配置的电源电路仍然具有下述问题：在大负载时，电源变换效率降低。

考虑到此，作为一种用于解决如图30所示由反向整流电流产生无功功率的问题的技术，已知一种基于整流电流检测系统的同步整流电路。该整流电流检测系统是这样一种技术：其在用于对平滑电容器C₀充电的整流电流降为零水平之前，关断MOS-FET。在日本专利特开No.2003-111401中公开了该技术的示例。

图32示出了基于整流电流检测系统的同步整流电流的配置示例。顺带提及，为了简化描述，在该示图中示出了基于半波整流的配置。

在整流电流检测系统中，电流互感器TR被提供用于检测流过次级绕组N2的电流。电流互感器的初级绕组Na被连接到次级绕组N2的端部和MOS-FET Q4的漏极。MOS-FET Q4的源极被连接到平滑电容器C₀的负极接线端。

电流互感器的次级绕组Nb与电阻器Ra并联连接，并且与二极管Da和Db并联连接，使得二极管Da和Db的正向电压的方向彼此相反，从而形成并联电路。此外，并联电路与比较器20相连。参考电压Vref被输入到比较器20的反相输入端。顺带提及，参考电压Vref与比较器20反相输入端之间的连接点被连接到并联电路中二极管Da的阳极同二极管Db的阴极相连一侧的端部。此外，比较器20的正相输入端与并联电路中二极管Da的阴极同二极管Db的阳极相连一侧的端部相连接。

在这种情形中，比较器20的输出在被缓冲器21放大之后，施加到MOS-FET Q4的栅极上。

图33示出了具有图32所示配置的电路的操作波形。

当次级绕组N2中所感应的电压超过平滑电容器C₀两端的电压(E₀)时，首先，由于MOS-FET Q4中的体二极管的阳极到阴极方向，整流电流Id开始流动，使得对平滑电容器C₀充电。由于整流电流Id流过电流互感器的初级绕组Na，所以在电流互感器的次级绕组Nb中感应了与流过初级绕组Na的整流电流Id相对应的电压Vnb。在比较器20中，比较电压Vnb与参考电压Vref，当电压Vnb超过参考电压Vref时，输出H电平。该H电平输出通过缓冲器21被作为导通电压施加到MOS-FET Q4的栅极上，从而导通MOS-FET Q4。这样，整流电流Id在MOS-FET Q4的漏极到源极方向上流动。在图33中，整流电流Id被示出为以正极性流动。

然后，整流电流Id随着时间的流逝而降低，并且当电压Vnb相应地变得低于参考电压Vref时，比较器20翻转其输出。翻转后的输出经由缓冲器21被馈出，以对MOS-FET Q4的栅极电容放电，从而关断MOS-FETQ4。在该时间点，剩余的整流电流Id在短时间内流过体二极管DD4。

利用这样的操作，MOS-FET Q4在整流电流Id降低为零水平之前被关断。这确保可以避免如图30所示的在整流电流不连续时段期间在相反方向上通过MOS-FET的电流流动和伴随的无功功率，并且相应地提高了电源变换效率。

例如，在用于基于如图32所配置的全波整流型整流电流检测系统的同步整流电路代替图27示出的电源电路的次级侧配置的情形下，在与图28、图30等相同条件下的DC到DC电源变换效率的测量结果被提高到大约90％。

但是，如图32中所见，在基于整流电流检测系统的同步整流电路中，对于一个MOS-FET来说，需要用于根据电流互感器的输出来驱动MOS-FET的相对复杂的驱动电路系统，以及至少一组电流互感器。这使得电路配置变复杂，导致生产效率降低、成本增加、电路板尺寸增加等缺点。

具体地说，在利用图32所示的初级侧开关变换器的配置作为基础，且在次级侧配备基于整流电流检测系统的同步整流电路的情形下，需要在次级侧设置全波整流电路。因此，对于MOS-FET Q3和Q4中的每个，分别需要上述电流互感器和驱动电路系统，这加重了上述问题。

因此，比较绕组电压检测系统和整流电流检测系统，一方面，绕组电压检测系统由于无功功率所以在电源变换效率方面是有缺点的，但是电路配置简单，另一方面，整流电流检测系统由于不产生无功功率所以在电源变换效率方面是有优点的，但是电路配置复杂。因此，在两类系统之间存在权衡关系。

相应地，需要一种包括同步整流电路的电源电路，其具有的电路配置尽可能简单，而没有由无功功率引起的损耗的增加。

发明内容

考虑到上述问题，根据本发明，提供了一种如下配置的开关电源电路。

首先，开关电源电路包括：开关单元，设置有多个开关器件，并且通过导通和关断输入的DC输入电压来执行开关；初级侧驱动单元，用于执行开关驱动，使得所述多个开关器件交替导通和关断；以及绝缘变换器变压器，用于从初级侧向次级侧传输从开关单元馈送的开关输出。绝缘变换器变压器包括初级绕组和具有中心抽头的抽头输出的次级绕组，其具有被设定为不小于预定值的间隙长度，从而将初级绕组和次级绕组的耦合系数设定为不大于预定值。

此外，开关电源电路包括：连接到初级侧上的预定部分的初级侧谐振电容器，从而至少由其自身的电容和绝缘变换器变压器的初级绕组的漏电感分量来形成初级侧谐振电路，用于使开关单元的操作是谐振型的；以及同步整流电路，用于通过对绝缘变换器变压器的次级绕组中感应的交流电压进行全波整流以及利用该整流电流对次级侧平滑电容器进行充电，获取作为次级侧平滑电容器的两端电压的次级侧DC输出电压。

在上述配置中，首先，绝缘变换器变压器的初级绕组和次级绕组的匝数被设置为使得由全波整流引起的流经同步整流电路的次级侧整流电流处于连续模式，而与连接到次级侧DC输出电压的负载条件的变化无关。

此外，与绝缘变换器变压器的次级绕组的中心抽头有关，同步整流电路包括：第一场效应晶体管，其被串联连接到由次级绕组的抽头输出划分的一个端部和次级侧参考电势之间的点处；以及第二场效应晶体管，其被串联连接到由次级绕组的抽头输出划分的另一个端部和次级侧参考电势之间的点处。

另外，同步整流电路包括：第一驱动电路，用于通过电阻器件检测与第一场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，来输出用于导通第一场效应晶体管的栅极电压；以及第二驱动电路，用于通过电阻器件检测与第二场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，来输出用于导通第二场效应晶体管的栅极电压。

此外，具有平板状铁氧体磁芯和罐状金属粉末(pot-type metallicdust)的扼流圈被串联连接在次级绕组的抽头输出和平滑电容器之间，其中平板状铁氧体磁芯具有绕组，其中通过使用直角导线将绕组纵向缠绕成中空圆柱形，并且罐状金属粉末被插入到该中空圆柱形绕组中，并且其具有所需的饱和磁通密度和所需的电感。

此外，在本发明中，开关电源电路被如下配置。首先，开关电源电路包括：开关单元，设置有多个开关器件，并且通过导通和关断输入的DC输入电压来执行开关；初级侧驱动单元，用于执行开关驱动，使得所述多个开关器件交替导通和关断；以及绝缘变换器变压器，用于从初级侧向次级侧传输从开关单元馈送的开关输出，绝缘变换器变压器包括初级绕组和具有中心抽头的抽头输出的次级绕组，其具有的间隙的长度被设定为不小于预定值，从而将初级绕组和次级绕组的耦合系数设定为不大于预定值。

此外，开关电源电路包括：连接到初级侧上的预定部分的初级侧谐振电容器，从而至少由其自身的电容和绝缘变换器变压器的初级绕组的漏电感分量来形成初级侧谐振电路，用于使开关单元的操作是谐振型的；以及同步整流电路，用于通过对绝缘变换器变压器的次级绕组中感应的交流电压进行全波整流以及利用该整流电流对次级侧平滑电容器进行充电，获取作为次级侧平滑电容器两端电压的次级侧DC输出电压。

在上述配置中，首先，绝缘变换器变压器的初级绕组和次级绕组的匝数被设置为使得由全波整流引起的流经同步整流电路的次级侧整流电流处于连续模式，而不管连接到次级侧DC输出电压的负载条件的变化。

另外，同步整流开关电路包括：第一驱动电路，用于通过电阻器件检测与第一场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，来输出用于导通第一场效应晶体管的栅极电压；以及第二驱动电路，用于通过电阻器件检测与第二场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，来输出用于导通第二场效应晶体管的栅极电压。

并且，具有所需电感的电感器器件被串联插入在次级绕组部分的抽头输出和平滑电容器之间。

在上述配置的开关电源电路中，采用谐振型变换器的配置作为初级侧开关变换器，而在次级侧上设置基于绕组电压检测系统的全波整流型同步整流电路。

此外，绝缘变换器变压器的间隙长度被设定为不小于预定值，从而初级绕组和次级绕组之间的耦合系数被设定为不大于预定值，并且，初级绕组和次级绕组的匝数被设置为使得由全波整流引起的在同步整流电路中流动的次级侧整流电流处于连续模式，而不管连接到次级侧DC输出电压的负载条件的变化。在次级侧整流电流处于连续模式的情形下，可以减小由于在整流电流的不连续时段中在次级侧整流电流中产生的反向电流而引起的无功功率，其中上述问题是在基于绕组电压检测系统的同步整流电路中出现的问题。

此外，具有所需电感的扼流圈以上面提到的方式被串联插入在次级绕组的中心抽头和次级侧平滑电容器之间。扼流圈利用整流电流流经那里时的反电动势来抑制在整流电流中产生的反向电流。换句话说，这可以进一步降低由在整流电流中产生的反向电流引起的无功功率。

此外，由于扼流圈包括平板状铁氧体磁芯和罐状金属粉末，其中平板状铁氧体磁芯具有通过使用直角导线被纵向缠绕成中空圆柱形的绕组，并且罐状金属粉末被插入到该中空圆柱形绕组中，所以它的电感值稳定，而不管负载电流水平的变化。

附图说明

图1的电路图示出了作为本发明第一实施例的开关电源电路的配置示例；

图2的示图示出了作为实施例的绝缘变换器变压器的结构示例；

图3的示图例示了作为实施例的开关电源电路中要被插入到次级侧整流电流路径中的电感器的结构；

图4A的示图示出了作为实施例的开关电源电路中要被插入到次级侧整流电流路径中的电感器的结构的另一示例；

图4B的示图示出了作为实施例的开关电源电路中要被插入到次级侧整流电流路径中的电感器的结构的又一示例；

图5的波形图示出了图1中示出的电源电路在大负载时的操作；

图6的波形图示出了图1中示出的电源电路在小负载时的操作；

图7的示图示出了与图1中示出的电源电路上的负载变化有关的开关频率、初级侧串联谐振电流水平以及AC→DC功率变换效率的特性；

图8的电路图示出了作为本发明第二实施例的开关电源电路的配置示例；

图9的波形图示出了图8中示出的电源电路在大负载时的操作；

图10的电路图示出了作为本发明第三实施例的开关电源电路的配置示例；

图11的波形图示出了图10中示出的电源电路在大负载时的操作；

图12的电路图示出了作为本发明第四实施例的开关电源电路的配置示例；

图13的波形图示出了图12中示出的电源电路在大负载时的操作；

图14的波形图示出了图12中示出的电源电路在小负载时的操作；

图15的电路图示出了作为本发明第五实施例的开关电源电路的配置示例；

图16的分解透视图示出了设置在根据第五实施例的开关电源电路的次级侧上的扼流圈的结构；

图17的波形图示出了第五实施例中的开关电源电路在大负载时的操作；

图18的示图图示了作为第五实施例的开关电源电路相对于负载变化的功率变换特性；

图19图示了设置在根据本发明第六实施例的开关电源电路的次级侧上的扼流圈的配置；

图20同样图示了设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的配置；

图21是设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的截面图；

图22的示图图示了作为第六实施例的开关电源电路相对于负载变化的功率变换特性；

图23图示了设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的配置的修改示例；

图24同样图示了设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的配置的修改示例；

图25的截面图示出了设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的结构的修改示例；

图26的截面图示出了设置在根据第六实施例的开关电源电路的次级侧上的扼流圈的结构的另一修改示例；

图27的电路图示出了现有技术的电源电路的配置；

图28的波形图示出了现有技术电源电路在大负载时的操作；

图29的电路图示出了在基于绕组电压检测系统的同步整流电路被设置用作现有技术电源电路的情形下的次级侧的配置；

图30的波形图示出了在采用了图29中示出的次级侧配置的情形下，在大负载时的操作；

图31的波形图示出了在采用了图29中示出的次级侧配置的情形下，在小负载时的操作；

图32的电路图示出了基于整流电流检测系统的同步整流电路的基本配置示例；

图33的波形图示出了图32中示出的同步整流电路的操作。

具体实施方式

图1的电路图示出了作为本发明第一实施例的开关电源电路的配置示例。作为初级侧上的基本配置，该示图中示出的电源电路采用如下配置，其中部分电压谐振电路与基于单独激励型半桥耦合系统的电流谐振型变换器组合在一起。

在示图中示出的电源电路中，首先，形成由滤波器电容器CL、CL和共模扼流圈CMC构成的噪声滤波器用于商用AC电源AC。

如图所示，在邻接噪声滤波器的后级上，提供了由整流电路单元Di和两个平滑电容器Ci1、Ci2构成的双电压整流电路，其中整流电路单元Di由整流二极管DA、DB构成。双电压整流电路产生经整流与经平滑的电压Ei(DC输入电压)作为平滑电容器Ci1-Ci2的两端电压，其中电压Ei的电平对应于AC输入电压VAC的两倍。

在该示图示出的电源电路中负载需要在相对大电流的条件下，流经初级侧开关变换器一侧的电路的电流水平也增加。这增大了开关损耗等，进而导致功率变换效率的降低。考虑到此，双电压整流电路因而被提供作为用于产生DC输入电压的整流电路系统，从而例如与提供由普通全波整流得到的具有与一倍AC输入电压VAC相对应的电平的经整流与经平滑电压Ei相比，流经初级侧开关变换器的电路的电流被减小了大约一半(1/2)。这样，降低了由初级侧开关变换器引起的开关损耗。

作为用于通过被提供DC输入电压来执行开关(接通和断开)的电流谐振型变换器，提供了一种开关电路，其中通过半桥耦合连接了由MOS-FET构成的两个开关器件Q1、Q2。如图所示，阻尼二极管DD1、DD2被并联连接在开关器件Q1、Q2的相应源漏极之间。阻尼二极管DD1的阳极和阴极分别连接到开关器件Q1的源极和漏极。类似地，阻尼二极管DD2的阳极和阴极分别连接到开关器件Q2的源极和漏极。阻尼二极管DD1、DD2是分别由开关器件Q1、Q2所具有的体二极管。

此外，部分谐振电容器Cp被并联连接到开关器件Q2的源漏极之间。部分谐振电容器Cp的电容和初级绕组N1的漏电感L1形成了并联谐振电路(部分电压谐振电路)。这样，获得了部分电压谐振操作，其中只有在开关器件Q1、Q2关断时才实现电压谐振。

在该电源电路中，设置振荡驱动电路2用于驱动开关器件Q1、Q2的开关。振荡驱动电路2具有振荡电路和驱动电路，为此可以使用例如通用IC。利用振荡驱动电路2中的振荡电路和驱动电路，具有所需频率的驱动信号(栅极电压)被施加在开关器件Q1、Q2的每个栅极上。这引起开关器件Q1、Q2以下述方式进行开关操作，即它们以所需的开关频率被交替导通/关断。

绝缘变换器变压器PIT被提供用于向次级侧传输开关器件Q1、Q2的开关输出。

绝缘变压器PIT的初级绕组的一个端部通过串联连接的初级侧并联谐振电容器C1，连接到开关器件Q1的源极和开关器件Q2的漏极之间的连接点(开关输出点)处，从而传输开关输出。

此外，初级绕组N1的另一端部连接到初级侧的地。

这里，绝缘变换器变压器PIT具有下面将要描述的结构，从而在绝缘变换器变压器PIT的初级绕组N1中产生所需的漏电感L1。此外，串联谐振电容器C1的电容和漏电感L1形成初级侧串联谐振电路，用于使初级侧开关变换器的操作是电流谐振型的。

作为前述内容的结果，利用该图中示出的初级侧开关变换器，获得了初级侧串联谐振电路(L1-C1)进行的电流谐振型操作和上述部分电压谐振电路(Cp//L1)进行的部分电压谐振操作。

换句话说，示图中示出的电源电路采用了复合谐振型变换器的配置，其中用于使初级侧开关变换器是谐振型的谐振电路与另一谐振电路组合在一起。

在绝缘变换器变压器PIT的次级绕组中感应了与被传输到初级绕组N1的开关输出相对应的交流电压。

在该实施例情形中，如图所示，绕组方向与初级绕组N1的方向极性相同的次级绕组N2A和次级绕组N2B被提供作为绝缘变换器变压器PIT的次级绕组。

这些次级绕组N2A和N2B每个都设置有中心抽头，从而每个次级绕组被分成两个绕组部分，如图所示。这里，包括次级绕组N2A的绕组起始端部的绕组部分被称为绕组部分N2A1，而包括绕组结束端部的绕组部分被称为绕组部分N2A2。类似地，包括次级绕组N2B的绕组起始端部的绕组部分被称为绕组部分N2B1，并且包括绕组结束端部的绕组部分被称为绕组部分N2B2。

在这种情形下的次级绕组N2A和N2B中，绕组部分N2A1、N2A2、N2B1和N2B2具有相同的预定匝数。

包括N沟道MOS-FET Q3、Q4的全波整流型同步整流电路被提供用作次级绕组N2A、N2B的整流器件。例如通过选择具有低耐压水平沟槽结构的MOS-FET，MOS-FET Q3、Q4每个都被配置成具有低导通电阻。

次级绕组N2A和N2B的中心抽头输出每个都被连接到平滑电容器C₀的正极接线端。

次级绕组N2A、N2B的绕组起始端部每个都通过电感Ld1和MOS-FET Q3的漏→源级连接到次级侧的地(平滑电容器C₀的负极接线端侧)。

此外，次级绕组N2A、N2B的绕组结束端部每个都通过电感Ld2和MOS-FET Q4的漏→源级连接到次级侧的地(平滑电容器C₀的负极接线端侧)。

顺带提及，体二极管DD3、DD4被连接在MOS-FET Q3、Q4的相应源漏极之间。

利用这样的连接形式，MOS-FET Q3被串联插入在包括次级绕组N2A和N2B的绕组部分N2A1和绕组部分N2B1的整流电流路径中。类似地，MOS-FET Q4被串联插入在包括次级绕组N2A和N2B的绕组部分N2A2和绕组部分N2B2的整流电流路径中。

在这种情形下，在包括绕组部分N2A1和绕组部分N2B1的整流电流路径中，电感器Ld1被串联插入在次级绕组N2A、N2B的绕组起始端部和MOS-FET Q3的漏极之间。类似地，在包括绕组部分N2A2和绕组部分N2B2的整流电流路径中，电感器Ld2被串联插入在次级绕组N2A、N2B的绕组结束端部和MOS-FET Q4的漏极之间。

通过在次级绕组N2A的绕组结束端部和MOS-FET Q3的栅极之间连接栅极电阻器Rg1来形成用于驱动MOS-FET Q3的驱动电路。

类似地，通过在次级绕组N2B的绕组起始端部和MOS-FET Q4的栅极之间连接栅极电阻器Rg2来形成用于驱动MOS-FET Q4的驱动电路。

简言之，通过利用栅极电阻器Rg1来检测在绕组部分N2A2和绕组部分N2B2中感应的交流电压，MOS-FET Q3被导通；类似地，通过利用栅极电阻器Rg2来检测在绕组部分N2A1和绕组部分N2B1中感应的交流电压，MOS-FET Q4被导通。

MOS-FET被如此设计，使得当导通电压被施加在栅极上时，源漏极之间的部分变得等同于纯电阻器，从而电流可以在两个方向上流过。当想要使这样的MOS-FET用作次级侧上的整流器件时，必须只允许电流在用于对平滑电容器C₀的正极接线端进行充电的方向上流动。如果电流在反向流动，则放电电流从平滑电容器C₀向绝缘变换器变压器PIT侧流动，使得不可能有效地向负载侧传送功率。此外，反向电流引起MOS-FET的发热、噪声等等，进而导致初级侧中的开关损耗。

上述驱动电路是用于基于次级绕组的电压检测来驱动MOS-FET Q3、Q4开关的电路，使得电流仅在用于对平滑电容器C₀的正极接线端充电的方向上(即，本情形中的源→漏极方向上)流动。简言之，利用绕组电压检测系统，同步整流电路被配置用来与整流电流同步驱动MOS-FET Q3、Q4的开关。

顺带提及，在这种情形中，以图中示出的方向，分别与用来形成MOS-FET Q3和MOS-FET Q4的驱动电路系统的栅极电阻器Rg1和Rg2并联连接肖特基二极管Dg1和肖特基二极管Dg2。肖特基二极管Dg1、Dg2形成了下述路径，当MOS-FET Q3、Q4关断时，在MOS-FET Q3、Q4的栅极输入电容中累积的电荷沿着该路径放电，这将在下文描述。

此外，在这种情形中，如图所示，齐纳二极管Dz1和齐纳二极管Dz2被插入在MOS-FET Q3的栅极和源极之间，并且，类似地，齐纳二极管Dz3和齐纳二极管Dz4被插入在MOS-FET Q4的栅极和源极之间。这些齐纳二极管形成了用于MOS-FET Q3、Q4的过电压保护电路。

作为这种齐纳二极管Dz，选择具有与MOS-FET Q3、Q4的耐压水平相对应的齐纳电势(击穿电势)的那些齐纳二极管。这确保当MOS-FETQ3、Q4的栅-源极电势升高到或超过耐压水平时，齐纳二极管Dz导通，从而可以保护MOS-FET Q3、Q4。

作为这种情形中的齐纳二极管Dz，例如，选择具有齐纳电势±20V的那些齐纳二极管。此外，例如，以分别合并在MOS-FET Q3和MOS-FET Q4中的方式来提供齐纳二极管Dz1、Dz2和齐纳二极管Dz3、Dz4。

此外，如上文已经描述的那样，在图1示出的电源电路中，电感器Ld1被插入在次级绕组N2A的绕组起始端部和MOS-FET Q3的漏极之间。类似地，电感器Ld2被插入在次级绕组N2B的绕组起始端部和MOS-FET Q4的漏极之间。

在本实施例中，例如，为每个电感器Ld1、Ld2设置约0.6μH的相对低电感。

这里，为了获得这样的低电感，可以设想使用如图3所示的磁珠(bead core)作为电感器Ld1、Ld2。

具体而言，如图3所示，引线穿过由磁性材料形成的中空圆柱形的磁珠，所述磁性材料例如是非晶磁性材料、铁氧体材料等。有引线穿过的磁珠作为单个电感器器件被安装在印刷线路板上。

或者，在本实施例中，为了提供低电感的电感器Ld1、Ld2，例如以图4A和4B所示的方式形成电感器Ld1、Ld2。

首先，图4A图示了用作电感器Ld1、Ld2的上述磁珠的另一示例。

在这种情形中，提供由诸如非晶磁性材料、铁氧体材料等磁性材料形成的磁珠，使得作为被焊接到印刷线路板的MOS-FET Q3、Q4的漏电极接线端的引线穿过磁珠，如图所示。然后，通过利用磁珠的电感来形成每个电感器Ld1、Ld2。

在磁珠被这样直接提供在漏电极的引线上的情形中，不需要在印刷线路板上安装作为如图3所示的磁珠的器部件，因而可以节省印刷线路板的空间。

此外，图4B示出了以螺旋形状形成用于安装MOS-FET Q3、Q4的印刷线路板上的布线图的示例。

在这种情形下，如图所示，以螺旋形状形成将要被接线到印刷线路板上的MOS-FET Q3、Q4的漏电极的铜箔图案，从而利用螺旋形状来获得电感器Ld1、Ld2所需的电感。

该方法具有下述优点：电感Ld的形成可以和印刷线路板的制造同时进行。

现在，将再次参考图1来进行说明。

利用如上配置的同步整流电路，可以实现利用由全波整流获得的整流电流对平滑电容器C₀充电的操作。

具体而言，在次级侧上感应的交流电压的一侧的半周期时段，利用流经绕组部分N2A1、N2B1的电流分别对平滑电容器C₀充电。另一方面，在交流电压的另一侧的半周期时段，利用流经绕组部分N2A2、N2B2的电流分别对平滑电容器C₀充电。这样，可以实现全波整流操作，其中在交流电压为正/负性的时段都对平滑电容器C₀充电。

然后，作为平滑电容器C₀的两端电压，获得如图所示的次级侧DC输出电压E₀。次级侧DC输出电压E₀被提供给负载侧(未示出)，并且还作为控制电路1的检测电压被分路输入到控制电路1，控制电路1将在下文进行描述。

控制电路1根据次级侧DC输出电压E₀的电平的变化向振荡驱动电路2提供检测输出。振荡驱动电路2以下述方式驱动开关器件Q1、Q2，所述方式即根据控制电路1向其输入的检测输出来变化开关频率。利用如此变化的开关器件Q1、Q2的开关频率，从绝缘变换器变压器PIT的初级绕组N1向次级绕组N2A、N2B侧传输的功率变化，从而使次级侧DC输出电压E₀的电平稳定。

例如，当由于趋向于大负载而使次级侧DC输出电压E₀降低时，执行用于升高开关频率的控制，从而升高次级侧DC输出电压E₀。另一方面，当由于趋向于小负载而使次级侧DC输出电压E₀升高时，执行用于降低开关频率的控制，从而降低次级侧DC输出电压E₀。

在本实施例中，在图中所示的电源电路的电路配置下，所述系统被设计为适应低电压大电流条件。低电压大电流条件被认为是次级侧DC电压E₀＝5V，并且初级侧串联谐振电流I₀＝20A的条件，其中初级侧串联谐振电流是初级侧开关变换器的开关电流。

在假定这种条件的前提下，对于图1中示出的电源电路，如下配置和选择需要的组成部件。

首先，绝缘变换器变压器PIT采用图2中示出的结构。

如图所示，绝缘变换器变压器PIT包括通过将由铁电体材料形成的E型磁芯CR1、CR2组合在一起而形成的EE型磁芯，使得它们的磁柱彼此相对。

例如以下述形状提供由环氧树脂形成的线轴B，使得初级侧和次级侧上的绕组区域彼此独立。初级绕组N1围绕线轴B的一侧上的绕组区域缠绕，而次级绕组(N2A、N2B)围绕另一侧上的绕组区域缠绕。其上如此提供初级侧绕组和次级侧绕组的线轴B被安装到EE型磁芯(CR1、CR2)，从而初级侧绕组和次级侧绕组处于通过不同绕组区域围绕EE型磁芯的中心磁柱进行缠绕的状态。通过这种方式，获得了整体上的绝缘变换器变压器PIT结构。例如，这种情形下的EE型磁芯的尺寸是EER-35。

在EE型磁芯的中心磁柱处，如图所示，例如形成了间隙长度约1.5mm的间隙G。该配置提供弱耦合条件，其中初级侧绕组和次级侧绕组之间的耦合系数k例如不大于0.8。即，与作为现有技术示例在图27中示出的电源电路的绝缘变换器变压器PIT相比，获得了更弱耦合条件。顺带提及，可以通过将E型磁芯CR1、CR2的中心磁柱设置为比两个外侧磁柱更短来形成间隙G。

除以上所述的之外，初级绕组N1和次级绕组N2A、N2B的匝数被设置为使得次级绕组每T(匝)感应的电压电平低于图27中示出的电源电路的相应电压电平。例如，采用初级绕组N1＝80T且次级绕组N2A＝N2B＝6T(绕组部分N2A1＝N2A2＝N2B1＝N2B2＝3T)的条件，从而次级绕组每T(匝)感应的电压电平不大于2V/T。

在设置了如上所述的初级绕组N1和次级绕组(N2A，N2B)的匝数和绝缘变换器变压器PIT的条件下，与图27中的电源电路相比，绝缘变换器变压器PIT的磁芯中的磁通密度降低，而绝缘变换器变压器PIT的漏电感增加。

此外，作为初级侧串联谐振电容器C1，选择具有0.015μF电容的电容器。此外，作为用于在次级侧上形成同步整流电路的MOS-FET Q3、Q4，选择具有30A/20V特性的MOS-FET，它们的导通电阻为2.5mΩ。

在图5和图6中示出了如上配置的图1中示出的电源电路的操作波形。图5示出了在AC输入电压VAC＝100V且负载功率P₀＝100W时的操作，而图6示出了在AC输入电压VAC＝100V且负载功率P₀＝25W时的操作。在图1中示出的电源电路可以适应的负载功率范围内，负载功率P₀＝100W是大负载条件，而负载功率P₀＝25W是小负载条件。

在图5示出的波形图中，开关器件Q2的两端电压V1对应于开关器件Q2的导通/关断状态。具体而言，两端电压V1是矩形波，其在开关器件Q2导通的时段T2上处于零电平，而在开关器件Q2关断的时段T1上被箝位在预定电平。对于流经开关器件Q2//阻尼二极管DD2的开关电流IDS2而言，获得下述波形：如时段T2所示，电流在导通的时刻以负极性流经阻尼二极管DD2，并且随后翻转到正极性以流过开关器件Q2的漏→源极，而在时段T1期间，电流由于关断状态而处于零水平。

此外，开关器件Q1以和开关器件Q2交替导通/关断的方式执行开关。因此，流经开关器件Q1//阻尼二极管DD1的开关电流具有相对于开关电流IDS2相移180°的波形。此外，开关器件Q1的两端电压具有相对于开关器件Q2的两端电压V1相移180°的波形。

流经连接在开关器件Q1、Q2的开关输出点和初级侧的地之间的初级侧串联谐振电路(C1-L1)的初级侧串联谐振电流I₀等于通过合成开关电流IDS1和开关电流IDS2而获得的电流。因此，初级侧串联谐振电流I₀具有正弦波形，如图所示。当该波形与图27中示出的现有技术电源电路中的初级侧串联谐振电流I₀的波形(见图28)相比较时，可以看到本实施例中的初级侧串联谐振电流I₀基本不含有由初级绕组N1的激励电感产生的锯齿波分量。这是因为根据初级绕组N1的漏电感L1的增加，初级绕组N1的激励电感被相对减小，这是由于绝缘变换器变压器PIT的耦合系数被设置为更弱的条件。

随着获得了初级侧串联谐振电流I₀的这种波形，在次级绕组N2A的绕组部分N2A1处获得的电压V2具有下述波形，其符合初级侧串联谐振电流I₀的周期，并且被箝位在与次级侧DC输出电压E₀相对应的绝对值电平处。

顺带提及，尽管该电压V2被示出做为在绕组部分N2A1处获得的电势，但是在次级绕组N2B的绕组部分N2B1处也产生具有等同波形的电势。此外，在这种情形下，还在绕组部分N2A2和绕组部分N2B2中的每个处产生等同于电压V2的电势。

这里，通过比较图25中示出的电压V2可以看出，图5中示出的电压V2具有下述波形，该波形在初级侧串联谐振电流I₀进入零水平的时刻处进入零电平。简言之，这种情形中的电压V2的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致(见示图中的时间点t1、t2和t3)。

在基于电压检测系统的次级侧上的同步整流电路中，电压V2(绕组部分N2A1、N2B1)被由电阻器Rg2构成的驱动电路所检测，并且导通电平下的栅极电压被输出到MOS-FET Q4。

在这种情形下，电压V2具有的波形在时间点t1处达到正极性的峰值电平，并且随后减小以在时间点t2处达到零电平，如图所示。在MOS-FET Q4的栅极和源极之间产生的栅-源极电压VGS4在下述时段(图中的t1-td1时段)期间产生导通电压，在该时段电压V2保持处于或高于与被确定为Q4的栅-源极电势的预定电平相对应的电平。简言之，t1-td1时段是MOS-FET Q4的导通时段DON2。

然后，从时段DON2结束时的时间点td1到时间点t2的时段是MOS-FET Q4的停滞时间(dead time)，并且在作为停滞时间的td1-t2时段上，整流电流流过Q4的体二极管DD4。这也由图中所示的栅-源极电压VGS4在td1-t2时段期间的电势所指示。

这确保流经MOS-FET Q4的整流电流I4在从时间点t1到时间点t2的时段上流动，如图所示。简言之，在时间点t1和t2处，整流电流I4的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致，从而使整流电流I4随着初级侧串联谐振电流是连续的。

类似地，在由电阻器Rg1组成的驱动电路中，检测到在绕组部分N2A2、N2B2处产生的等同于电压V2的电压，并且导通电平下的栅极电压被输出到MOS-FET Q3。

在这种情形下，在MOS-FET Q3的栅极和源极之间产生的栅-源极电压VGS3在下述时段(图中的t2-td2时段)期间产生导通电压，在该时段，在绕组部分N2A2、N2B2侧产生的电压V2保持处于或高于与栅-源极电势的预定电平相对应的电平，从而t2-td2时段是MOS-FET Q3的导通时段DON1。

类似地，从时段DON1结束时的时间点td2到时间点t3的时段是MOS-FET Q3的停滞时间，并且在td2-t3时段上，整流电流流过Q3的体二极管DD3。

这确保流经MOS-FET Q3的整流电流I3在从时间点t2到时间点t3的时段上流动，其中时间点t2和t3是初级侧串联谐振电流I₀的跨零时刻，如图所示，从而使整流电流I3随着初级侧串联谐振电流I₀连续地流动。

如图所示，用于平滑电容器的充电电流Ic具有下述波形，该波形通过合成整流电流I3和I4来获得。简言之，可以看到，作为整流操作，获得了全波整流操作，其中在当次级绕组N2A、N2B处产生的电压为正/负性时的每个时段期间都对平滑电容器C₀充电。

如上面已经描述的那样，随着初级侧串联谐振电流I₀进入零水平，在这种情形中的次级绕组中产生的电压V2进入零电平，从而电压V2随着初级侧串联谐振电流是连续的。利用如此连续的电压V2，整流电流I3和整流电流I4也如上所述是连续的，从而用于平滑电容器C₀的充电电流Ic也连续流动。

简言之，在本实施例中，即使在存在大负载且开关频率在控制之下被降低时，也以连续模式获得次级侧整流电流。顺带提及，在这种情形下，整流电流I3、I4例如是28Ap，并且减小到根据图28中示出的现有技术的整流电流I1、I2之下。这是因为例如在与相同开关频率相对应的时段中的整流电流传导时段被扩大。

如从上述说明所理解的那样，即使在大负载条件下系统也获得连续模式，其中通过设置间隙长度，绝缘变换器变压器PIT的耦合系数被降低到约0.8，从而获得弱耦合条件，并且例如，初级绕组N1、次级绕组N2A(绕组部分N2A1、N2A2)和次级绕组N2B(绕组部分N2B1、N2B2)的匝数被设置为降低次级绕组每T(匝)感应的电压的电平，从而在绝缘变换器变压器PIT的磁芯中产生的磁通密度被降低到处于或低于所需值。

此外，在图5中，如通过与图28中示出的现有技术整流电流I1、I2相比较所见到的那样，整流电流I3、I4没有伴随任何反向电流。

即，在现有技术中，整流电流I1、I2伴随有8Ap的反向电流，从而产生功率损耗；另一方面，在本实施例中，没有产生传统上在整流电流中产生的反向电流。

在整流电流I3、I4中没有产生反向电流的原因在于：电感器Ld1、Ld2被插入在每个整流电流路径中，如图1所示。

具体而言，在整流电流路径中插入电感器确保了当整流电流流动时在电感器中产生反电动势。伴随反电动势的产生，抑制了在MOS-FET Q3、Q4关断时产生的反向电流。

如上所述，在本实施例中，电感器Ld1、Ld2具有设置为0.6μH的电感，从可以避免在整流电流I3、I4中产生反向电流。

这里，如已经参考现有技术示例所描述的那样，低导通电阻低耐压MOS-FET被用作同步整流电路中的整流器件，从而，与二极管器件被用作整流器件相比，可以降低传导损耗。

然而，在次级侧整流电流以不连续模式流动且绕组电压检测系统被用于同步整流电路的情形下，MOS-FET保持导通，并且即使在用于平滑电容器C₀的充电电流变为零水平之后，反向电流也在流动，从而产生无功功率，如同传统上所经历的那样。

为了消除无功功率，应当采用基于整流电流检测系统的同步整流电路。然而，在整流电流检测系统中，需要包括有电流互感器和比较器等的驱动电路系统，并且电路配置将会复杂化并且尺寸变大。

另一方面，在本实施例中，次级侧整流电流即使在大负载时也处于连续模式，从而即使对于基于电压检测系统的同步整流电路的情形，也可以降低在如上所述的电流连续时段内的无功功率。在这种情形下，如上所述在次级侧上的每个整流电流路径中插入电感器Ld1、Ld2确保了整流电流没有伴随有反向电流，从而可以进一步降低无功功率。

从前面的内容可以看出，在本实施例中，采用了基于电压检测系统的同步整流电路，从而可以使用简单的电路配置，可以限制电路尺寸变大，可以避免成本升高，并且同时可以解决由电流连续时段期间的无功功率引起的功率变换效率降低的问题。

顺带提及，在图5中，栅一源极电压VGS3、VGS4具有在MOS-FETQ3、Q4分别被关断的时刻处产生的负电势-9V(在这种情形中)。这源自在MOS-FET Q3、Q4的栅极和次级绕组之间与电阻器Rg1、Rg2并联地插入肖特基二极管Dg1、Dg2，如上文所描述的那样。

肖特基二极管Dg1、Dg2的插入确保了在MOS-FET Q3、Q4被关断时，在MOS-FET Q3、Q4的栅极输入电容(Ciss)中积累的电荷可以通过肖特基二极管Dg1、Dg2被释放。

即，在这种情形下，栅极输入电容中的电荷分别通过肖特基二极管Dg(Dg1、Dg2)→次级绕组N2→平滑电容器C₀的路径而被放电。通过对输入电容中的电荷如此放电，关断MOS-FET Q3、Q4时的电压下降时间可以被减小。

当关断MOS-FET时的电压下降时间可以以这种方式减小时，可以有保证地关断MOS-FET Q3、Q4，并且可以获得好的开关特性。

此外，图6示出了图1所示的电路在小负载(P₀＝25W)下的操作。

在图1所示的电源电路中，如从上面的说明所理解的那样，为了稳定次级侧DC输出电压E₀的目的，执行基于开关频率控制的恒压控制。恒压控制依靠这样的操作：当存在小负载条件且次级侧DC输出电压升高时，提高开关频率以降低次级侧DC输出电压，从而获取稳定性。

在这种小负载条件之下，在与图中所示的开关器件Q2的两端电压V1基本相同的计时处获得次级侧绕组电压V2；相应地，次级侧上的充电电流Ic(整流电流I3、I4)流动以连续对平滑电容器C₀充电，而没有任何休眠时段，如图所示。

从这可以理解，在图1示出的电源电路中，在小负载时也获得了连续模式。

在下文中，图7示出了相对于负载功率变化的AC→DC功率变换效率(ηAC→DC)的特性，其中在如上所述配置的图1中示出的电源电路和作为现有技术示例的图27的电源电路之间进行对比。这里，图1的电源电路的特性由实线指示，而图27的电源电路的特性由虚线指示。

从图7可以看到，在P₀＝0-100W的负载功率范围上，图1中示出的电路的AC→DC功率变换效率(ηAC→DC)高于图27中示出的电源电路的AC→DC功率变换效率。在图27中示出的电路中，在负载功率P₀＝100W时，ηAC→DC约为82％；另一方面，在图1中示出的电源电路中，ηAC→DC为88％，其指示了6％的提高。对于按照此的AC输入功率来说，当负载功率P₀＝100W时，获得了8.4W的降低。

此外，当负载功率P₀＝25W时，ηAC→DC提高了8％，在本示例中，AC输入功率降低了2W。

另外，在图7中，用点划线指示没有在每个整流电流路径中插入电感器Ld(Ld1＝Ld2＝0.6μH)的情形下的AC→DC功率变换效率。比较由点划线指示的特性和由实线指示的图1电路的特性，显示出：对于其中插入了电感器Ld的图1电路的情形，在P₀＝0-100W的负载功率范围上，ηAC→DC较高。

从前面的内容可以看出，与其中绝缘变换器变压器PIT的漏电感增加且仅消除了大负载时的不连续模式的配置相比，其中插入了电感器Ld的本实施例可以进一步降低无功功率。

图7中示出的功率变换效率的特性与下述情形(见图32)中的特性等同，所述情形即与基于次级侧上的整流电流检测系统的同步整流电路相结合来使用图27中示出的初级侧上的配置。换句话说，如上文已经描述的那样，尽管采用图32的整流电流检测系统情形下的AC→DC功率变换效率ηAC→DC约为90％，但是该示例给出了接近等于ηAC→DC＝90.8％的AC→DC功率变换效率。

然而，如上文已经描述的那样，在图1所示的电源电路中，基于绕组电压检测系统来配置同步整流电路，从而进一步简化电路的配置。

图8示出了作为本发明第二实施例开关电源电路的配置示例。顺带提及，在图8中，已经参考图1描述的部分用与上面所使用的相同标号来表示，并且将省略对它们的描述。

该示图中示出的电源电路的特征在于，在上面图1示出的第一实施例中的电源电路中，次级绕组N2A、N2B的中心抽头输出通过电感器L₀被连接到平滑电容器C₀的正极接线端。

此外，在图8的电路中，电感器L₀被插入在如上所述的整流电流路径的公共部分中；在这种情形下，电感器L₀被类似地设置为具有约0.3μH的低电感。

因此，还可以如上面的图4A和4B所示的那样配置电感器L₀，从而获得这样的低电感。

图9中示出了以这种方式配置的图8所示电源电路的操作波形。图9示出了在AC输入电压VAC＝100V且负载功率P₀＝100W的条件下的操作波形，在图8所示的电源电路可以适应的负载功率范围内，负载功率P₀＝100W是大负载条件。

在图9所示的波形图中，开关器件Q2的两端电压V1对应于开关器件Q2的导通/关断状态。具体而言，电压是矩形波，该矩形波在开关器件Q2导通的时段T2期间是零电平，而在开关器件Q2的关断的时段期间被箝位在预定电平处。对于流经开关器件Q2//阻尼二极管DD2的开关电流IDS2来说，在导通的时刻，其以负极性流经阻尼二极管DD2，随后其翻转到正极性，并且沿着开关器件Q2的漏→源极流动，如时段T2中所示，在时段T1中，由于关断所以其处于零水平。

此外，开关器件Q1执行开关以相对于开关器件Q2交替导通/关断。因此，尽管没有示出，但是流经开关器件Q1//阻尼二极管DD1的开关电流具有相对于开关电流IDS2相移180°的波形。并且，开关器件Q1的两端电压具有相对于开关器件Q2的两端电压V1相移180°的波形。

然后，通过合成开关电流IDS1和开关电流IDS2，获得流经连接在开关器件Q1、Q2的开关输出点和初级侧的地之间的初级侧串联谐振电路(C1-L1)的初级侧串联谐振电流I₀。这样，初级侧串联谐振电流I₀具有正弦波形。将该波形与图27中示出的现有技术电源电路中的初级侧串联谐振电流I₀的波形(见图28)相比较，显示出本实施例中的初级侧串联谐振电流I₀基本不含有由初级绕组N1的激励电感产生的锯齿波分量。这是因为绝缘变换器变压器PIT的耦合系数被设置为更弱的条件，进而初级绕组N1的漏电感L1增加，并且相应地，初级绕组N1的激励电感被相对减小。

顺带提及，尽管该电压V2被示出作为在绕组部分N2A1处获得的电势，但是在次级绕组N2B的绕组部分N2B1处也产生具有等同波形的电势。此外，在这种情形下，还在绕组部分N2A2和绕组部分N2B2处产生具有等同波形的电势。

这里，通过比较图28中示出的电压V2可以看出，图9中示出的电压V2可以具有下述波形，该波形在初级侧串联谐振电流I₀进入零水平的时刻处类似地进入零电平。即，这种情形中的电压V2的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致(见示图中的时间点t1、t2和t3)。

在这种情形下，电压V2具有的波形在时间点t1处达到正极性的峰值电平，并且随后电平逐渐减小并且在时间点t2处达到零电平，如图所示。在MOS-FET Q4的栅极和源极之间产生的栅-源极电压VGS4在下述时段(图中的t1-td1时段)期间产生导通电压，在该时段电压V2保持处于或高于与被确定为Q4的栅-源极电势的预定电平相对应的电平。简言之，t1-td1时段是MOS-FET Q4的导通时段DON2。

然后，从时段DON2结束时的时间点td1到时间点t2的时段是MOS-FET Q4的停滞时间，并且在停滞时间时段td1-t2上，整流电流流过Q4的体二极管DD4。这也由图中所示的栅-源极电压VGS4在td1-t2时段期间的电势所指示。

作为结果，流经MOS-FET Q4的整流电流I4在从时间点t1到时间点t2的时段上流动，如图所示。简言之，在时间点t1和t2处，整流电流I4的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致，从而使整流电流I4随着初级侧串联谐振电流是连续的。

此外，类似地，在由电阻器Rg1组成的驱动电路中，检测到在绕组部分N2A2、N2B2处产生的等同于电压V2的电压，并且导通电平下的栅极电压被输出到MOS-FET Q3。

即，在这种情形下，在MOS-FET Q3的栅极和源极之间产生的栅-源极电压VGS3在下述时段(图中的t2-td2时段)期间产生导通电压，在该时段，在绕组部分N2A2、N2B2侧产生的电压V2保持处于或高于与栅-源极电势的预定电平相对应的电平，从而t2-td2时段是MOS-FET Q3的导通时段DON1。

此外，类似地，从时段DON1结束时的时间点td2到时间点t3的时段是MOS-FET Q3的停滞时间，并且在此td2-t3时段上，整流电流流过Q3的体二极管DD3。

作为结果，流经MOS-FET Q3的整流电流I3在从时间点t2到时间点t3的时段上流动，其中时间点t2和t3是初级侧串联谐振电流I₀的跨零时刻，如图所示；从而，使整流电流I3随着初级侧串联谐振电流I₀连续地流动。

用于平滑电容器的充电电流Ic具有如图所示的波形，该波形通过合成整流电流I3和I4来获得。简言之，可以看到，作为整流操作，获得了全波整流操作，其中在次级绕组N2A、N2B处产生的电压为正/负性的时段期间都对平滑电容器C₀充电。

如上面已经描述的那样，随着初级侧串联谐振电流I₀进入零水平，次级绕组处产生的电压V2进入零电平，从而电压V2随着初级侧串联谐振电流是连续的。此外，由于电压V2的连续性，整流电流I3和整流电流I4也以如上所述的方式连续，从而，用于平滑电容器C₀的充电电流Ic也连续流动。

简言之，在本实施例中，即使在存在大负载且执行降低开关频率的控制时，也可以获得次级侧整流电流的连续模式。顺带提及，在这种情形下，整流电流I3、I4例如是28Ap，该值低于图28中示出的现有技术整流电流I1、I2的值。这是因为例如与现有技术相比，在与相同开关频率相对应的周期时段期间的整流电流传导时段被扩大。

如从上述说明所理解的那样，即使在大负载条件下系统也能如此获得连续模式的原因在于：设置间隙长度使得绝缘变换器变压器PIT的耦合系数降低到约0.8，从而提供更弱耦合条件，并且例如，初级绕组N1、次级绕组N2A(绕组部分N2A1、N2A2)和次级绕组N2B(绕组部分N2B1、N2B2)的匝数被设置为将次级绕组每T(匝)感应的电压的电平降低到约2V/T，从而在绝缘变换器变压器PIT的磁芯中产生的磁通密度被降低到处于或低于所需值。

此外，在图9中，如通过与图28中示出的现有技术整流电流I1、I2相比较所见到的那样，整流电流I3、I4不包含任何反向电流。

具体而言，在现有技术中，在整流电流I1、I2中流动8Ap的反向电流，这导致产生功率损耗；在本实施例中，另一方面，在整流电流中没有产生这种反向电流。

根据本实施例在整流电流I3、I4中没有产生这种反向电流的原因在于：电感器Ld1、Ld2被插入在整流电流路径中，并且电感器L₀被插入在整流电流路径的公共部分中，如上面的图1所示。

在整流电流路径中插入电感器使得当整流电流流动时在电感器中产生反电动势。伴随反电动势的产生，抑制了在MOS-FET Q3、Q4关断时可能产生的反向电流。

如上所述，在本实施例中，电感器Ld1、Ld2和电感器L₀被设置为具有0.3μH的电感，从可以避免在整流电流I3、I4中产生反向电流。

这里，如已经参考现有技术示例所描述的那样，使用低导通电阻低耐压MOS-FET作为整流器件来配置同步整流电路，从而，与二极管器件被用作整流器件相比，可以降低传导损耗。

然而，在次级侧整流电流以连续模式流动且绕组电压检测系统被用于同步整流电路的情形下，即使在用于平滑电容器C₀的充电电流变为零水平之后，反向电流也在流动，从而产生无功功率。

为了消除无功功率，可以采用基于整流电流检测系统的同步整流电路。然而，在整流电流检测系统中，需要包括有电流互感器和比较器等的驱动电路系统，这导致电路配置复杂化并且尺寸变大。

另一方面，根据本实施例，次级侧整流电流即使在大负载时也保持连续模式，从而即使对于基于电压检测系统的同步整流电路的情形，也可以降低在如上所述的电流连续时段内的无功功率。此外，在这种情形下，如上所述在次级侧上的整流电流路径中分别插入了电感器Ld1、Ld2、L₀，以防止在整流电流中有反向电流流动，从而进一步降低无功功率。

这意味着，在本实施例中，基于电压检测系统来配置同步整流电路，从而简化了电路配置，限制了电路尺寸变大，避免了成本升高，并且同时解决了由电流连续时段内的无功功率引起的功率变换效率降低的问题。

此外，在图9中，示出了在次级侧DC输出电压E₀中产生的波纹分量ΔE₀。

如图所示，试验结果显示，在ΔE₀＝0.1Vp的范围内产生波纹分量ΔE₀，其中中心为5V，其是这种情形中的次级侧DC输出电压E₀的输出电平。

这里，根据图9所示的试验结果，根据关断MOS-FET Q3、Q4的时刻，在这种情形中的次级侧DC输出电压E₀上叠加高频波分量。这被认为源自伴随同步整流电路开关驱动MOS-FET Q3、Q4而来的开关噪声。

在本例中的电源电路中，通过在用于利用整流电流来对平滑电容器C₀充电的路径中提供电感器L₀来抑制次级侧DC输出电压E₀中产生的高频波分量。

例如，在通过从图8的电路配置去除电感器L₀而获得的配置中，在关断MOS-FET Q3、Q4的时刻产生的上述高频波分量具有0.3Vp，其中心电平为E₀＝5V。

另一方面，根据如图8所示在整流电流路径中提供电感器L₀的示例，如图所示，高频波分量的电平可以降低到0.1Vp。简言之，电感器L₀所具有的阻抗分量(AC电阻分量)可以抑制如上所述叠加在次级侧DC输出电压E₀上的高频波分量。

顺带提及，在图8中，栅-源极电压VGS3、VGS4在关断MOS-FETQ3、Q4的时刻产生，在这种情形中是-3V的负电势。这是因为在MOS-FET Q3、Q4的栅极和次级绕组之间分别与电阻器Rg1、Rg2并联地插入了肖特基二极管Dg1、Dg2，如上文所描述的那样。

肖特基二极管Dg1、Dg2的插入确保了在MOS-FET Q3、Q4被关断时在MOS-FET Q3、Q4的栅极输入电容(Ciss)中积累的电荷可以通过肖特基二极管Dg1、Dg2被释放。

具体而言，在这种情形下，栅极输入电容中的电荷分别通过肖特基二极管Dg(Dg1、Dg2)→次级绕组N2→平滑电容器C₀的路径而被放电。对输入电容中积累的电荷放电，确保了在关断MOS-FET Q3、Q4时的电压下降时间可以被减小。

顺带提及，图8所示的电路在小负载(P₀＝25W)下的操作与图6中的情形相同，所以省略了对其的说明。

此外，作为如上所述配置的图8电源电路与现有技术示例的比较，相对于负载功率变化的AC→DC功率变换效率(ηAC→DC)的特性与图7中的基本相同，因此，省略了对其的说明。

在下文中，图10示出了本发明第三实施例的开关电源电路的配置。

顺带提及，在图10中，已经参考图1描述的部分用与上面所使用的相同标号来表示，并且将省略对它们的描述。

根据第三实施例的开关电源电路是通过从图8所示根据第二实施例的电源电路配置去除电感器Ld1、Ld2而获得的。

仅仅电感器L₀被提供作为插入在次级侧整流电流路径中的电感器，此外，电感器L₀的电感被设置为0.6μH，其高于图8的情形。

图11示出了第三实施例的电源电路中的各个分量的操作波形。

利用具有被设置为高于图8情形的电感的电感器L₀，这种情形下的次级侧DC输出电压E₀被去除了在关断MOS-FET Q3、Q4时将产生的高频波分量。

换句话说，在这种情形中，电感器L₀的电感被设置在较高水平，使得与图8的情形相比，由电感器L₀提供的高频波抑制效应将更高。

顺带提及，试验结果显示出，在这种情形中，在关断MOS-FET Q3、Q4时在栅-源极电压VGS3、VGS4中分别产生的负电压将被降低到-1V，如图所示。

这被认为是由于下述事实：由于电感器L₀的电感被设置在较高水平，所以与图8的情形相比，在电感器L₀中产生的反电动势被升高，并且随之而来的是，与上述负电压对应的且流经整流电流路径的整流电流被抑制。

这样，根据第三实施例，电感器L₀的电感被设置为高于图8中的情形，从而可以去除否则将在次级侧DC输出电压E₀中产生的高频波分量。

此外，同样在这种情形中，由在电感器L₀中产生的反电动势来抑制将在整流电流I3、I4中产生的反向电流。在这种情形中，如上所述，通过将电感器L₀的电感设置在0.6μH，可以防止在整流电流I3、I4中产生反向电流。

简言之，根据上所述的第三实施例，可以以图8的电路情形相同的方式来降低同步整流电路中的无功功率，并且同时，可以去除否则将在次级侧DC输出电压E₀中产生的高频波分量。

此外，在本例中，可以不需要电感器Ld1、Ld2；因此，与图8的配置相比，可以减少组成部件的数量，并且减少印刷线路板上的组成部件安装面积。

图12示出了本发明第四实施例的开关电源电路的配置示例。顺带提及，在图12中，已经参考图1描述的部分用与上面所使用的相同标号来表示，并且将省略对它们的描述。

在这种情形中的开关电源电路中，形成了上述的平滑电容器C₀1和由平滑电容器C₀2与扼流圈Ln构成的滤波器电路，用于上述次级侧DC输出电压E₀的线路。

通过下述步骤来形成滤波器电路：将扼流圈Ln的一端连接到平滑电容器C₀1的正极接线端，将平滑电容器C₀2的正极接线端连接到扼流圈Ln的另一端，并且将平滑电容器C₀2的负极接线端连接到次级侧的地，如图所示。

根据这样的连接形式，形成了平滑电容器C₀1和平滑电容器C₀2的并联电路，并且扼流圈Ln被插入在平滑电容器C₀1、C₀2的相应正极接线端之间。

简言之，在图12所示的电路中，提供了由C、L、C构成的所谓的π型滤波器，用于次级侧DC输出电压E₀的线路。

这里，在下述内容的基础上，如此提供滤波器电路用于次级侧DC输出电压E₀的线路。

如上文已经描述的那样，在图12的基础配置中，肖特基二极管Dg已被连接到MOS-FET Q3、Q4的每个栅极上，这可以通过在MOS-FET被关断时强制释放在栅极输入电容中累积的电荷来获得每个MOS-FET的良好关断特性。

然而，虽然在提供肖特基二极管Dg的条件下，可以获得MOS-FET的良好关断特性，但是，另一方面，在次级侧整流电流路径中易于产生开关噪声。在开关噪声的影响下，在次级侧DC输出电压E₀上易于叠加高频噪声。

考虑到此，在图12的电路中，提供了上述π型滤波器，从而抑制了将在次级侧DC输出电压E₀中产生的噪声。

顺带提及，在这种情形中的滤波器电路中，平滑电容器C₀1和平滑电容器C₀2每个都例如由经选择的基于脒的铝电解电容器构成，该经选择的电容器具有例如C＝6800μF的电容，6.3V的耐压，以及不超过15mΩ的ESR(等效串联电阻)。

此外，扼流圈Ln被设置为具有例如约1mΩ的DCR(DC电阻)和约0.7μH的电感L。

利用此配置，在次级侧DC输出电压E₀中产生的高频噪声的峰值电平被抑制到100mV或更低。

在图13和图14中示出了如上配置的图12所示电源电路的操作波形。图13示出了在AC输入电压VAC＝100V且负载功率P₀＝100W时的操作，而图14示出了在AC输入电压VAC＝100V且负载功率P₀＝25W时的操作。在图12中示出的电源电路可以适应的负载功率范围内，负载功率P₀＝100W是大负载条件，而负载功率P₀＝25W是小负载条件。

在图13示出的波形图中，开关器件Q2的两端电压V1对应于开关器件Q2的导通/关断状态。具体而言，两端电压V1是矩形波，其在开关器件Q2导通的时段T2上处于零电平，而在开关器件Q2关断的时段T1上被箝位在预定电平。对于流经开关器件Q2//阻尼二极管DD2的开关电流IDS2而言，获得下述波形：如时段T2所示，电流在导通的时刻以负极性流经阻尼二极管DD2，并且随后翻转到正极性以流过开关器件Q2的漏→源极，而在时段T1期间，电流由于关断状态而处于零水平。

此外，开关器件Q1执行开关以和开关器件Q2交替导通/关断。因此，尽管没有示出，但是流经开关器件Q1//阻尼二极管DD1的开关电流具有相对于开关电流IDS2相移180°的波形。此外，开关器件Q1的两端电压具有相对于开关器件Q2的两端电压V1相移180°的波形。

然后，通过合成开关电流IDS1和开关电流IDS2，获得流经连接在开关器件Q1、Q2的开关输出点和初级侧的地之间的初级侧串联谐振电路(C1-L1)的初级侧串联谐振电流I₀。这样，初级侧串联谐振电流I₀具有正弦波形，如图所示。将该波形与图27中示出的现有技术电源电路中的初级侧串联谐振电流I₀的波形(见图28)相比较，显示出图12的电路情形中的初级侧串联谐振电流I₀基本不含有可能由初级绕组N1的激励电感产生的锯齿波分量。这是因为绝缘变换器变压器PIT的耦合系数被设置为更弱的耦合条件，从而初级绕组N1的漏电感L1增加，相应地，初级绕组N1的激励电感被相对减小。

随着获得了初级侧串联谐振电流I₀的这种波形，在次级绕组N2B的绕组部分N2B2处获得的电压V2具有下述波形，其符合初级侧串联谐振电流I₀的周期，并且被箝位在与次级侧DC输出电压E₀相对应的绝对值电平处。

顺带提及，尽管该电压V2被示出做为在绕组部分N2B2处获得的电势，但是在次级绕组N2A的绕组部分N2A2处也产生具有等同波形的电势。此外，在这种情形下，还在绕组部分N2A1和绕组部分N2B1中的每个处产生等同于电压V2的电势。

这里，通过比较图28中示出的电压V2可以看出，图13中示出的电压V2具有下述波形，该波形在初级侧串联谐振电流I₀进入零水平的时刻处进入零电平。即，这种情形中的电压V2的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致(见示图中的时间点t1、t2和t3)。

然后，在基于电压检测系统的次级侧上的同步整流电路中，上述电压V2(绕组部分N2A2、N2B2)被由电阻器Rg2构成的驱动电路所检测，并且导通电平下的栅极电压被输出到MOS-FET Q4。

在这种情形下，电压V2具有的波形在时间点t1处达到正极性的峰值电平，随后电平逐渐减小并且在时间点t2处达到零电平，如图所示。在MOS-FET Q4的栅极和源极之间产生的栅-源极电压VGS4在下述时段(t1-td1时段)期间产生导通电压，在该时段电压V2保持处于或高于与被确定为Q4的栅-源极电势的预定电平相对应的电平。即，此t1-td1时段是MOS-FET Q4的导通时段DON2。

然后，从时段DON2结束时的时间点td1到时间点t2的时段是MOS-FET Q4的停滞时间，并且在该停滞时间时段td1-t2期间，整流电流流过Q4的体二极管DD4。这也由图中所示的栅-源极电压VGS4在td1-t2时段期间的电势所指示。

此外，在由电阻Rg1组成的驱动电路中，类似地，检测到在绕组部分N2A1、N2B1处产生的等同于上述电压V2的电压，并且导通电平下的栅极电压被输出到MOS-FET Q3。

具体而言，在这种情形下，在MOS-FET Q3的栅极和源极之间产生的栅-源极电压VGS3在下述时段(图中的t2-td2时段)期间产生导通电压，在该时段，在绕组部分N2A1、N2B1侧产生的电压V2保持处于或高于与栅-源极电势的预定电平相对应的电平，并且相应地，此t2-td2时段是MOS-FET Q3的导通时段DON1。

此外，从时段DON1结束时的时间点td2到时间点t3的时段是MOS-FET Q3的停滞时间，并且在td2-t3时段期间，整流电流流过Q3的体二极管DD3。

这确保流经MOS-FET Q3的整流电流I3在从时间点t2到时间点t3的时段上流动，其中时间点t2和t3是初级侧串联谐振电流I₀的跨零时刻，如图所示；从而，整流电流I3随着初级侧串联谐振电流I₀是连续的。

用于每个平滑电容器(平滑电容器C₀1、C₀2)的充电电流Ic具有下述波形，该波形通过合成整流电流I3和I4来获得，如图所示。简言之，可以看到，作为整流操作，获得了全波整流操作，其中在当次级绕组N2A、N2B处产生的电压为正/负性时的每个时段期间都对平滑电容器C₀充电。

此外，如上面已经描述的那样，随着初级侧串联谐振电流I₀进入零水平，在这种情形中的次级绕组处产生的电压V2进入零电平，从而电压V2随着初级侧串联谐振电流是连续的。此外，电压V2的连续性确保了整流电流I3和整流电流I4也如上所述的方式是连续的，并且相应地，用于平滑电容器C₀的充电电流Ic也连续流动。

简言之，在图12的电路中，即使在存在大负载且执行降低开关频率的控制时，也获得次级侧整流电流的连续模式。顺带提及，在这种情形下，整流电流I3、I4例如是28Ap，其低于图28中示出的现有技术整流电流I1、I2的值。这是因为例如与现有技术相比，在与相同开关频率相对应的周期时段期间的整流电流传导时段被扩大。

如从上述说明所理解的那样，即使在大负载条件下也能获得连续模式的原因在于：设置间隙长度使得绝缘变换器变压器PIT的耦合系数降低到约0.8，从而获得更弱耦合条件，并且例如，初级绕组N1、次级绕组N2A(绕组部分N2A1、N2A2)和次级绕组N2B(绕组部分N2B1、N2B2)的匝数被设置为将次级绕组每T(匝)感应的电压的电平降低到约2V/T，从而在绝缘变换器变压器PIT的磁芯中产生的磁通密度被降低到处于或低于所需值。

此外，在图13中，如通过与图28中示出的现有技术整流电流I1、I2相比较所见到的那样，这种情形下的整流电流I3、I4中不产生任何反向电流。

具体而言，在现有技术中，在整流电流I1、I2中将流动8Ap的反向电流，这导致功率损耗；而在图12的电路中，在整流电流中没有产生这种反向电流。

在这种情形中，如图12所示，通过在整流电流路径中插入电感器Ld1、Ld2，防止了在整流电流I3、I4中产生反向电流。

在电感器被插入到每个整流电流路径中的条件下，当整流电流流动时在电感器中产生反电动势。然后，伴随反电动势的产生，抑制了在MOS-FET Q3、Q4关断时将产生的反向电流。

如上所述，在图12所示电路的情形中，电感器Ld1、Ld2被设置为具有约0.6μH的电感，从可以避免在整流电流I3、I4中产生反向电流。

这里，如已经参考现有技术所描述的那样，同步整流电路使用低导通电阻低耐压MOS-FET作为整流器件，从而，与二极管器件被用作整流器件相比，可以降低传导损耗。

然而，在次级侧整流电流以连续模式流动且绕组电压检测系统被用于同步整流电路的情形下，即使在用于平滑电容器C₀的充电电流变为零水平之后，反向电流也在流动，进而产生无功功率。

另一方面，在图12所示的电路中，次级侧整流电流即使在大负载时也保持连续模式，从而即使对于基于电压检测系统的同步整流电路的情形，也可以降低在如上所述的电流连续时段期间的无功功率。此外，在这种情形下，如上所述在次级侧上的整流电流路径中分别插入了电感器Ld1、Ld2，从而防止在整流电流中产生反向电流，因此进一步降低无功功率。

这意味着，在图12的基本配置中，基于电压检测系统的配置被用作同步整流电路，从而简化了电路配置，限制了电路尺寸变大，避免了成本升高，并且类似地，解决了由电流连续时段内的无功功率引起的功率变换效率降低的问题。

此外，在图13中，示出了在次级侧DC输出电压E₀中产生的波纹分量ΔE₀。

在0.05V的范围内产生这种情形下的波纹分量ΔE₀，它的中心为5V，其是次级侧DC输出电压E₀的输出电平，如图所示。此外，在次级侧DC输出电压E₀中，以0.1Vp的电平产生在与关断MOS-FET Q3、Q4的时间相对应的时段期间产生的噪声分量，如图所示。

这里，在图13中，还示出了平滑电容器C₀1的两端电压E1中的波纹分量ΔE₁的波形。如从ΔE₁的波形所见到的那样，在与关断MOS-FETQ3、Q4的时间相对应的时段期间，在平滑电容器C₀1的两端电压E1中，产生了噪声分量，电平为0.3Vp。这示出了，在次级侧DC输出电压E₀的线路中在π型滤波器之前级(在没有提供π型滤波器的情形下)产生了0.3Vp电平的噪声。

由此可以理解，在π型滤波器被提供用于次级侧DC输出电压E₀的线路的图12的电路中，将在次级侧DC输出电压E₀中产生的0.3Vp电平的噪声可以被减低到0.1Vp(100mVp)。

顺带提及，在图13的情形中，在MOS-FET Q3、Q4被关断的时刻在栅-源极电压VGS3、VGS4中产生了负电势-9V；如上所述，这是由于在MOS-FET Q3、Q4的栅极和次级绕组之间分别与电阻器Rg1、Rg2并联地插入了肖特基二极管Dg1、Dg2。

具体而言，栅极输入电容中的电荷分别通过肖特基二极管Dg(Dg1、Dg2)→次级绕组N2→平滑电容器C₀的路径而被放电。对输入电容中积累的电荷放电，可以减小关断MOS-FET Q3、Q4时的电压下降时间。

当关断MOS-FET时的电压下降时问可以以这种方式减小时，可以有保证地关断MOS-FET Q3、Q4，并且可以获得好的开关特性。

图14示出了图12所示的电路在小负载(P₀＝25W)下的操作。

在图12所示的电源电路中，如从上面的说明所理解的那样，为了稳定次级侧DC输出电压E₀，执行基于开关频率控制的恒压控制。恒压控制依靠这样的操作：当存在小负载条件且次级侧DC输出电压升高时，提高开关频率以降低次级侧DC输出电压，从而获取稳定性。

在这种小负载条件之下，在与图中所示的开关器件Q2的两端电压V1基本相同的计时处获得次级侧绕组电压V2，并且相应地，次级侧上的充电电流Ic(整流电流I3、I4)连续对平滑电容器C₀充电，而没有任何休眠时段，如图所示。

从这可以理解，在图12示出的电源电路中，即使在小负载时也获得了连续模式。

考虑到上述要点，根据本发明第五实施例，如图15所示，配置了一种开关电源电路。

顺带提及，在该示图中，已经参考图12描述的部分用与上面所使用的相同标号来表示，并且将省略对它们的描述。

如图15所示，在第五实施例中，去除了由磁珠构成的且已经插入在图12的电路中的整流电流路径中的电感器Ld1、Ld2。

此外，还去除了肖特基二极管Dg1和肖特基二极管Dg2，该肖特基二极管Dg1、Dg2如上所述构成了为何提供π型滤波器的理由。

此外，去除了π型滤波器。

在这种情形下，作为电感器Ld1、Ld2的替代物，在次级绕组N2A、N2B的中心抽头和平滑电容器C₀的正极接线端之间串联插入扼流圈L₀，如图所示。

即，在根据第五实施例的开关电源电路中，由扼流圈L₀中产生的反电动势来防止整流电流中反向电流的产生。

然而，这里应当注意，如果在没有考虑电感值随负载电流水平变化而变化的情形下选择了扼流圈L₀，则在小负载时，电感值可能急剧上升，结果产生异常的振荡操作，该上升的方式与上面图12所示的电路中的电感Ld的情形相同。

为了防止这个问题，在第五实施例中，如图16所示配置了扼流圈L₀。

图16的分解透视图示出了用在根据第五实施例的电源电路中的扼流圈L₀的结构。

首先，作为本实施例中的扼流圈L₀，使用如图所示通过将矩形导线5a缠绕预定匝数而形成的矩形线圈5。作为矩形线圈5，采用了所谓的扁立绕法(纵向缠绕)的线圈，其中截面成正方形的矩形导线5a在其宽度方向上进行缠绕。

矩形线圈5的两端通过焊接等被连接到设置在平板状磁芯CR6上的外部接线端6，在平板状磁芯CR6上安装矩形导线5，如图所示。

此外，如图所示成形的罐状磁芯CR5被装配到其上安装了矩形线圈5的平板状磁芯CR6中，从而形成扼流圈L₀。具体而言，罐状磁芯CR5以下述方式被装配到平板状磁芯CR6中：其中如图所示形成在罐状磁芯CR5侧上的圆形磁柱7穿过在矩形线圈5内部形成的圆形空区。

在图16所示的扼流圈L₀中，由基于金属的粉末形成罐状磁芯CR5。另一方面，由基于Ni-Zn的铁氧体材料形成平板状磁芯CR6。

在此实施例中，选择基于金属的粉末和/或基于Ni-Zn的铁氧体材料作为扼流圈L₀的磁芯材料，从而例如与使用普通的基于锰的铁氧体相比，增加了饱和磁通密度；因此，扼流圈L₀的电感变化抵抗电流电平变化的特性可以增强。

试验表明，在如上所述构成的扼流圈L₀中，抵抗图15的电路中负载电流(电流Ic)在20到0A范围内的变化，电感值可以基本恒定在0.7μH。

此外，在图16的扼流圈L₀中，例如通过使用上述的矩形导线5a作为绕组，与圆形截面的普通铜导线相比，绕组的截面积增大，进而可以降低DCR(DC电阻)。此外，通过使用上述的基于Ni-Zn的铁氧体，可以降低磁芯的铁损。

作为上述情形的结果，这种情形下的扼流圈L₀具有约1.1mΩ的DC电阻。

同时，在如图15所示插入如此配置的扼流圈L₀以连接到绝缘变换器变压器PIT中的次级绕组的中心抽头的情形下，由扼流圈L₀产生的漏电感使绝缘变换器变压器PIT中的漏电感增加。换句话说，扼流圈L₀的插入使绝缘变换器变压器PIT中的磁通密度变化。

这里，如上所述，在图12的电路中，选择了绝缘变换器变压器PIT中的间隙长度(漏电感)和次级绕组的匝数设置(每匝(T)感应的电压的设置)，使得磁通密度不大于预定值，并且实现了与负载变化无关的连续模式。

考虑到此，在图15的电路中的绝缘变换器变压器PIT中，通过根据由扼流圈L₀的插入增加的漏电感来减小间隙长度或减少次级绕组的匝数，同样可以获得不大于预定值的磁通密度，以用于保持连续模式的目的。

考虑到此，在根据第五实施例的电源电路中，绝缘变换器变压器PIT中的次级绕组N2A、N2B的匝数被选择小于图12的电路的情形。在这种情形下，例如，扼流圈L₀的电感值以上述的方式被设置为约0.7μH，从而获得次级绕组N2A＝次级绕组N2B＝4T(N2A1＝N2A2＝N2B1＝N2B2＝2T)的设置。

由于可以以这种方式减少次级绕组的匝数，所以可以降低次级绕组的DC电阻分量。

图17的波形图示出了作为第五实施例的图15的电路中的各个部分的操作。

顺带提及，图17示出了在AC输入电压VAC＝100V且负载功率P₀＝100W的条件下的测量结果。

此外，在获得图中示出的试验结果时，如下选择各个部分。

.绝缘变换器变压器PIT

.初级绕组N1＝80T；次级绕组N2A＝N2B＝4T(N2A1＝N2A2＝N2B1＝N2B2＝2T)

.扼流圈L₀＝0.7μH

.平滑电容器C₀

.电容C＝6800μF；耐压6.3V；ESR＝16mΩ

.MOS-FET Q3、Q4

耐压30A/20V；导通电阻RON＝2.5mΩ

首先，在图17中还示出了开关器件Q2的两端电压V1以及流经开关器件Q2//阻尼二极管DD2的开关电流IDS2。

关于电压V1和开关电流IDS2，获得了与图12的电路情形等同的波形，如与图13的情形相比较所见到的那样。

此外，在图17中，还示出了初级侧串联谐振电流I₀的波形。所获得的这种情形下的初级侧串联谐振电流I₀也具有近似正弦的波形，并且在时间点t1、t2和t3处跨过零电平，如图所示。简言之，所获得的初级侧串联谐振电流I₀也具有与图13的情形等同的波形。

从这些方面可以看出，在图15的电路中的初级侧上获得了与图12的电路情形相同的操作。

此外，在这种情形下，在MOS-FET Q3、Q4的相应栅极和源极之间产生的栅-源极电压VGS3、VGS4具有大致正弦波形，如与图13的情形相对照的那样。此外，这种情形下的波形没有在图13的情形中在关断MOS-FET Q3、Q4的时刻处产生的负电势。

这是因为如已经参考图15所描述的那样，在本例中省略了肖特基二极管Dg1、Dg2，从而没有形成用于对在每个MOS-FET的栅极输入电容中积累的电荷放电的路径。

此外，在这种情形中，在次级绕组N2B的绕组部分N2B2处产生的电压V2具有与图13的情形不同的波形，这也可以从下述事实得到理解，即栅-源极电压VGS3、VGS4具有与上面描述的栅-源极电压VGS3、VGS4不同的波形。

具体而言，在图13的情形中，电压V2具有下述的波形，由于在栅-源极电压VGS3、VGS4中产生了负电势，所以在当MOS-FET的停滞时间结束时的时间点(时间点t2)处，该波形急剧下降到零电平。另一方面，在本情形中，如图所示，获得了下述波形，所述波形随着栅-源极电压VGS3、VGS4的电平的降低逐渐降低到零电平。

同样在这种情形中，电压V2的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致(见时间点t1、t2和t3)。

此外，由于如上所述电压V2随着初级侧串联谐振电流I₀是连续的，所以这种情形中的整流电流I3、I4也具有下述波形，即该波形的跨零时刻与初级侧串联谐振电流I₀的跨零时刻一致。然后，由于整流电流I3、I4以这种方式随着初级侧串联谐振电流I₀连续流动，所以用于平滑电容器C₀的充电电流Ic也随着初级侧串联谐振电流I₀连续流动。

从上面看出，同样在15所示的本示例的电路中，在存在大负载且执行用以降低开关频率的这种控制时，次级侧整流电流也获得了连续模式。

顺带提及，同样在这种情形中获得了下述试验结果，其中整流电流I3、I4具有如图所示的28Ap的峰值水平，并且与图12的情形类似，该峰值水平低于图28所示的现有技术整流电流I1、I2。

此外，从图17看出，同样在这种情形中，在整流电流I3、I4中没有产生任何反向电流。在这种情形中的整流电流I3、I4中没有产生任何反向电流的原因在于，在次级绕组N2A、N2B的中心抽头和平滑电容器C₀的正极接线端之间插入了扼流圈L₀，如上面所描述的那样。

顺带提及，在这种情形中，扼流圈L₀的电感被设置在如上所述的约0.7μH处，从而可以防止在整流电流I3、I4中产生反向电流。

此外，在图17中，示出了在次级侧DC输出电压E₀中产生的波纹分量ΔE₀。

如通过比较图17所示的波纹分量ΔE₀与和图13所示的波纹分量ΔE₀所理解那样，图15的电路中的波纹分量ΔE₀被抑制到ΔE₀＝0.05Vp(50mVp)，其与在次级侧DC输出电压E₀的线路中包括π型滤波器的图12的电路情形在相同的水平。这是因为插入了本例中的扼流圈L₀以连接到平滑电容器C₀的正极接线端，如图15所示。

简言之，通过插入扼流圈L₀，使得扼流圈L₀连接到平滑电容器C₀的正极接线端，由扼流圈L₀的电感和平滑电容器C₀的电容形成了滤波器电路，从而抑制了在次级侧DC输出电压E₀中产生的波纹分量。

此外，如波纹分量ΔE₀的波形所指示的那样，以和图12的电路情形相同的方式，在与关断MOS-FET Q3、Q4的时间相对应的时段期间，在这种情形中的次级侧DC输出电压E₀中产生的噪声分量的电平也被抑制到约0.1Vp。

在次级侧DC输出电压E₀中产生的噪声分量被如此降低的原因在于，省略了肖特基二极管Dg1、Dg2，如上面所描述的那样。

此外，在次级侧DC输出电压E₀中产生的噪声分量被认为还由扼流圈L₀的阻抗分量来抑制。

顺带提及，这里为确认而应当加以注意的是，同样在这种情形中，以和图13的情形相同的方式，在与开关器件Q2的两端电压V1基本相同的计时处获得了小负载(P₀＝25W)操作中的次级绕组电压V2，并且具有连续模式的结果。

图18示出了相对于负载功率变化的AC→DC功率变换效率(ηAC→DC)的特性，作为图15中示出的本示例的电源电路与图12中示出的基本配置的对比。这里，本示例中的电源电路的特性由实线指示，而图12的电路的特性由虚线指示。

从图18可以看到，在P₀＝25-100W的负载功率范围上，本示例电路中AC→DC功率变换效率(ηAC→DC)高于图12的电路中的AC→DC功率变换效率。

如上所述，已经获得了下述试验结果，其中图12中示出的基本配置在负载功率P₀＝100W下得到了约86.5％的ηAC→DC，而另一方面，图15中示出的本示例电源电路在负载功率P₀＝100W下得到了约88.5％的ηAC→DC；从而，根据该示例获得了约2.0％的改进。

并且，已经获得了下述实验结果，其中图12的电路在负载功率P₀＝25W下得到了约87％的ηAC→DC，而另一方面，本示例的电路在负载功率P₀＝25W下得到了约88％的ηAC→DC；进而获得了约1.0％的改进。

如从上面的说明所理解的那样，功率变换效率的改进源自去除了在图12电路的次级侧上设置的π型滤波器。具体而言，在这种情形中，至少从图12的配置中去除了平滑电容器C₀2，并且因此，降低了下述数量的损耗，所述损耗量与平滑电容器C₀2的ESR相对应(例如，在图12的情形中为15mΩ)。

此外，功率变换效率的改进还源自下述事实：由于提供了扼流圈L₀，所以与图12的情形相比较，可以减少绝缘变换器变压器PIT中的次级绕组(N2A、N2B)的匝数。

具体而言，由于本情形中的次级绕组的匝数可以从6T(图12的情形中的值)减少到上述的4T，并且相应地，可以减少次级绕组所需的导线的长度，进而可以降低DCR。这可以降低在次级绕组中产生的功率损耗，从而可以提高功率变换效率。

这样，在根据第五实施例的开关电源电路中，去除了由在图12的电路中的整流电流路径中插入的磁珠构成的电感器Ld1、Ld2，并且作为这些电感器的替代物，在次级绕组N2A、N2B的中心抽头和平滑电容器C₀之间插入了扼流圈L₀。

此外，去除了分别与栅极电阻器Rg1、Rg2并联连接的肖特基二极管Dg1、Dg2，并且进一步去除了在次级侧DC输出电压E₀的线路中提供的π型滤波器。

根据以这种方式配置的第五实施例中的开关电源电路，如上所述插入在次级绕组N2A、N2B的中心抽头和平滑电容器C₀之间的扼流圈L₀可以防止在整流电流中产生反向电流。

此外，去除如上所述的肖特基二极管Dg1、Dg2可以抑制将叠加在次级侧DC输出电压E₀上的高频开关噪声。

此外，在第五实施例中，如上所述去除了次级侧上的π型滤波器(平滑电容器C₀2)，从而可以排除由于平滑电容器C₀2的存在而将产生的功率损耗(由平滑电容器C₀2的ESR引起的损耗)。

此外，在第五实施例中，如上所述插入扼流圈L₀以连接到次级绕组的中心抽头，从而可以减少绝缘变换器变压器PIT中的次级绕组的匝数，以将磁通密度设置为不大于预定值，以用于实现即使在大负载下的连续模式。如上所述，这可以减少次级绕组DCR，并且相应地，还可以降低次级绕组的无功功率。

通过以这种方式降低无功功率，可以提高功率变换效率。

此外，在这种情形中，通过如上所述减少次级绕组的DCR，还可以抑制次级绕组的发热。

此外，在第五实施例中，选择具有较高磁通密度的基于金属的粉末和/或基于Ni-Zn的铁氧体作为扼流圈L₀中的磁芯材料，从而扼流圈L₀的电感值可以抵抗电流水平的变化而稳定。

这可以避免下述状况，例如其中由小负载条件的出现引起的电感值的急剧变化，可能引起异常的振荡操作。这样，可以避免在小负载时将在次级侧DC输出电压E₀中产生的波纹分量，如图12的电路情形中所经历的那样。

此外，在这种情形中，如上所述省略了由磁珠构成的电感器Ld1、Ld2，肖特基二极管Dg1、Dg2和π型滤波器，并且相应地，与图12的电路情形相比，可以简化电路配置。

现在，将参考图19-图22来描述作为本发明第六实施例的开关电源电路的配置示例。

根据第六实施例的开关电源电路的特征在于，在上述图15的电路的连接形式中，仅仅扼流圈L₀的配置被改变。

因此，下文将只主要描述在第六实施例的开关电源电路中使用的扼流圈L₀的配置；开关电源电路的整体配置与图15中的等同，从而这里省略了对其的描述。

首先，这种情形中的扼流圈L₀具有例如如图19或20所示配置的绕组N₀。

在第六实施例中，作为扼流圈L₀的绕组N₀的导线材料，使用了通过绞合多条铜绞线等而获得的利兹线(litz wire)10，其中铜绞线已经过了诸如聚亚氨酯涂覆的绝缘涂覆处理。

首先，在图19的情形中，多条利兹线10平行对齐以形成利兹线带11，如图所示。然后，引线14、14被分别焊接到利兹线带11的两个端部，如图所示，以形成绕组N₀。

顺带提及，这种情形中的利兹线带11是通过对齐四条利兹线10而获得的，如图所示。在这种情形中，利兹线10是通过绞合绞线直径0.1mφ的200根绞线而获得的，并且其长度Y1基于这种情形中的线轴尺寸而被设置为例如12mm。

此外，作为本情形中的引线14，使用矩形导线，如图所示。例如通过下述方法，可以实施将由矩形导线构成的引线14焊接到利兹线带11的操作，其中在所述方法中，裸露出利兹线10中的绞线的铜导线部分，随后铜导线部分被缠绕在引线14上，随后进行焊接。或者，可以对利兹线带11的两个端部进行预涂锡，从而可以省略从绞线裸露出铜导线部分的工作，并且还可以省略将铜导线部分缠绕到引线14上的工作。

另一方面，在图20中示出的示例中，形成了包括多条交替编织的利兹线10的平织导线12。同样在这种情形中，引线14、14被分别焊接到平织导线12的两个端部，如图所示。

这里，通过平织三条利兹线10来获得平织导线12，并且图中所示的平织导线12的长度Y2被设置为14mm。

顺带提及，作为本情形中的利兹线10，使用了绞线直径为0.1φ的200根绞线的规格。此外，同样在这种情形中，使用矩形导线作为引线14。

在第六实施例中，作为扼流圈L₀的磁芯，使用了图21中示出的EE型磁芯。

如图21中的截面图所指示的那样，作为本情形中的扼流圈L₀的磁芯，使用了如所示的EE型磁芯CR11，其中具有E截面形状的铁氧体材料的相应磁柱彼此相对。

此外，在EE型磁芯CR11的中心磁柱处形成了如图所示的间隙G。

作为本情形中的EE型磁芯CR11的材料，选择了基于Mn-Zn的铁氧体材料。

对于本情形中的EE型磁芯CR11的尺寸，例如选择EE-25。

对于EE型磁芯CR11，以下述方式设置了由树脂等形成的线轴B，使得其覆盖中心磁柱。此外，在EE型磁芯CR11的外表面的两端处设置了针形接线端支持部分16、16，针形接线端支持部分16用于支持在线路板安装表面的方向上凸起的多个针型接线端15。

然后，以预定匝数围绕线轴B缠绕由图19中示出的利兹线带11构成的绕组N₀或由图20中示出的平织导线12构成的绕组N₀，其覆盖如上所述的EE型磁芯CR11的中心磁柱。

尽管没有示出，但是焊接到如此缠绕线轴B的利兹线带11或平织导线12两端的引线14、14被分别焊接到对应的针型接线端15。

通过这种方式，形成了作为第六实施例的扼流圈L₀。

顺带提及，对于利兹线带11和平织导线12两种情形，这种情形下的绕组N₀的匝数为2T。此外，上述间隙G被形成为G＝1.4mm。这使得对于第六实施例的情形，扼流圈L₀的电感同样被设置在约0.7μH。

根据如上配置的作为第六实施例的扼流圈L₀，以对齐或平织态缠绕利兹线10以形成如上所述的绕组N₀，从而可以降低扼流圈L₀中的无功功率。

具体而言，在如图19所示通过对齐多个利兹线10形成的利兹线带11的情形中，与通过缠绕如例如第五实施例中的扼流圈L₀(见图16)的情形中的单个矩形导线5a而形成的绕组相比，所需要的匝数较小。实际上，与图16情形中的扼流圈L₀中的匝数4T相对比，本情形中的所需匝数为2T，并且相应地，可以减小形成绕组N₀所需的导线材料(利兹线10)的长度。每条利兹线10长度的减小可以降低绕组N₀的DCR，进而降低在扼流圈L₀中产生的无功功率。

对于使用平织导线12形成绕组N₀的情形，同样，与缠绕单个导线材料的情形相比，可以减小导线的长度，从而可以降低扼流圈L₀中的无功功率。此外，在这种情形中，利兹线10的交替编织降低了由于高频整流电流的流动而在绕组N₀中产生的涡流损耗。这也降低了扼流圈L₀中产生的无功功率。

此外，在这种情形中，使用了具有较小损耗的基于Mn-Zn的铁氧体材料作为扼流圈L₀的磁芯，从而降低了扼流圈L₀中的磁芯的铁损；这也降低了无功功率。

此外，如上文已经描述的那样，由矩形导线构成的引线14被用于将利兹线带11或平织导线12的端部附接到针型接线端15，从而导线材料的截面积增加，并且相应地，与使用例如具有圆形截面的普通引线的情形相比，可以降低损耗。

图22示出了根据第六实施例的开关电源电路中的相对于负载功率变化的AC→DC功率变换效率(ηAC→DC)的特性。在该示图中，同样，作为第六实施例的电源电路的特性由实线指示，而图12的电路的特性由虚线指示。

从示图看出，利用第六实施例的开关电源电路，与具有图12所示实施例的基本配置的电路相比，在负载功率范围P₀＝25-100W上，获得了更高的功率变换效率。

实现显示，在AC输入电压VAC＝100V且负载功率P₀＝100W时，功率变换效率ηAC→DC＝91.5％。这意味着相对于具有图12所示实施例的基本配置的电路，功率变换效率提高了5.0％。

并且，与根据图15所示第五实施例的电路的功率变换效率(ηAC→DC＝88.5％)相比，试验结果意味着提高了3.0％。

与第五实施例的电路相比，第六实施例的电路显示了功率变换效率的提高的原因在于：如上所述，由多条利兹线10构成的利兹线带11或平织导线12被用于扼流圈L₀的绕组N₀，从而与图15的电路情形相比，扼流圈L₀的DCR被减小。

试验结果示出，根据第六实施例的扼流圈L₀的DCR不大于0.5mΩ，与根据第五实施例的扼流圈L₀的DCR＝1.1mΩ相比，显示了可观的下降。

顺带提及，为了确认而应当注意到，第六实施例中的电源电路具有与图15的电路等同的电路配置，因此，在本情形中可以获得与第五实施例中相同的效果。

例如，在这种情形中，同样可以由扼流圈L₀的反电动势来抑制整流电流中的反向电流。此外，在这种情形中，同样省略了连接到MOS-FETQ3、Q4的肖特基二极管Dg1、Dg2，从而可以抑制将叠加在次级侧DC输出电压E₀上的高频开关噪声。

此外，在这种情形中，同样插入了扼流圈L₀以连接到次级绕组的中心抽头，从而可以减少用于实现连续模式所需的次级绕组的匝数，进而降低无功功率。

此外，在第六实施例中，选择由基于Mn-Zn的铁氧体材料形成的EE型磁芯CR11作为扼流圈L₀中的磁芯构件，并且利用Mn-Zn铁氧体材料，可以获得相对高的饱和磁通密度。这使得同样在第六实施例中，扼流圈L₀的电感值可以抵抗电流水平的变化而稳定。

简言之，可以防止在发生处于或低于预定水平(例如，处于或低于负载功率P₀＝12.5W)的小负载条件时，产生否则将在次级侧DC输出电压E₀中产生的波纹分量。

此外，在第六实施例中，通过组合作为E型磁芯的两个EE型磁芯CR11而获得的磁芯被用作扼流圈L₀的磁芯，从而扼流圈L₀的电感可以通过调整在EE型磁芯CR11的中心磁柱处形成的间隙长度来进行设置。

即，在这种情形中，扼流圈L₀的电感值的方差可以通过控制间隙长度这样的相对容易的调整工作来抑制。

顺带提及，通过控制上面示例的间隙G＝1.4mm，可以在使用EE型磁芯CR11的本示例中将大规模生产扼流圈L₀时的电感值的方差抑制到例如±5％之内。

在下文中，图23-图26示出了根据第六实施例的扼流圈L₀的修改示例。

在第六实施例的修改示例中，同样，图19中示出的利兹线带11或图20中示出的平织导线12被用于形成扼流圈L₀的绕组N₀。

此外，在这种情形中，每个都被弯曲成L形的引线14(矩形导线)被分别焊接到利兹线带11的两端，如图23所示。

类似地，同样在使用平织导线12的情形中，每个都由弯曲成L形的矩形导线构成的引线14被分别焊接到平织导线12的两端，如图24所示。

此外，对引线14的尖端进行预涂锡，如图所示。

顺带提及，这种情形中的利兹线10的长度、数量、(导线直径)/(绞线数量)可以等同于图19和20中的那些情形。

此外，作为这种情形中的扼流圈L₀的磁芯，使用具有EE截面形状的磁芯，如图25中的截面图所示。

作为这里的扼流圈L₀的磁芯，使用了具有EE截面形状且中心磁柱是圆柱形的ER型磁芯CR12。

此外，同样在这种情形中，在ER型磁芯CR12的中心磁柱处形成了间隙G。并且，作为ER型磁芯CR12的材料，以和图12的EE型磁芯CR11相同的方式，选择了基于Mn-Zn的铁氧体材料。

此外，在第六实施例的修改示例中，在ER型磁芯CR12的外表面的两端处设置的针形接线端支持部分16、16被预先在预定位置处分别设置了凹槽部分16a。

然后，附接到图25或24所示的绕组N₀的绕组起始侧端部的引线14的尖端部分首先被插入到在一侧的针形接线端支持部分16中形成的凹槽部分16a中，并且围绕图中示出的线轴B来缠绕绕组N₀。

此外，附接到如此缠绕的绕组N₀的绕组结束侧端部的引线14的尖端部分被插入到在另一侧的针形接线端支持部分16中形成的凹槽部分16a中，以形成扼流圈L₀。

根据作为该修改示例的扼流圈L₀，同样，通过缠绕由多条利兹线10构成的利兹线带11或平织导线12来获得绕组N₀，从而与图16中示出的单个矩形导线5a的情形相比，可以减小导线材料的长度，并且相应地，可以降低扼流圈L₀中的无功功率。

简言之，该修改示例的配置也可以得到与第六实施例中相同的效果。

此外，在这种情形中，在将引线14、14的尖端部分插入到凹槽部分16a之前，对如上所述附接到利兹线带11或平织导线12的两端的引线14、14的尖端部分进行预涂锡。这确保了预涂锡后的端部可以直接附接到线路板上，进而具有不需要将引线14焊接到扼流圈L₀的针型接线端15的优点。

此外，图26中的截面图示出了根据第六实施例的扼流圈L₀的另一修改示例的配置。

在第六实施例的另一示例中，如图26所示，扼流圈L₀的磁芯放置在邻接位于绝缘变换器变压器PIT中的次级侧上的磁芯的地方。

具体而言，扼流圈L₀的ER型磁芯CR12被如此放置，使得它的磁柱与位于绝缘变换器变压器PIT中的次级侧上的E型磁芯CR2的外表面相对。在这种情形中，在E型磁芯CR2的外表面和ER型磁芯CR12的中心磁柱之间形成了间隙G。

顺带提及，ER型磁芯CR11可以例如是ER-40型，其尺寸等于这种情形中的绝缘变换器变压器PIT的E型磁芯CR1、CR2的尺寸。

根据第六实施例的另一修改示例，在围绕设置在ER型磁芯的中心磁柱上的线轴B以1T缠绕由利兹线带11或平织导线12形成的绕组N₀，且如上所述形成的间隔G被设置为G＝1mm的情形中，可以获得与第六实施例中的电路相同的效果。

顺带提及，本发明不限于上述的电源电路配置。

例如，根据本发明的基于绕组电压检测系统的的同步整流电路的详细配置可以进行适当地修改。此外，例如，作为初级侧开关变换器的开关器件，可以使用MOS-FET之外的其它器件，例如IGBT(绝缘栅双极晶体管)，只要该器件可以用于单独激励的系统中。此外，上述组成器件的常量等可以根据实际条件等来进行修改。

此外，在本发明中，可以通过提供自激励的电流谐振型变换器来配置开关电源电路。在这种情形中，例如，可以选择双极型晶体管用作开关器件。此外，还可以使用下述的电流谐振型变换器，其中通过全桥耦合来耦合四个开关器件。

此外，作为在被提供商用AC电源的条件下获得DC输入电压的整流电路，例如，可以设计除双电压整流电路之外的其它配置。

Claims

1.一种开关电源电路，包括：

开关单元，设置有多个开关器件并通过导通和关断输入的直流输入电压来执行开关；

初级侧驱动单元，用于执行开关驱动，使得所述多个开关器件交替导通和关断；

绝缘变换器变压器，用于从初级侧向次级侧传输从所述开关单元馈送的开关输出，所述绝缘变换器变压器包括初级绕组和具有中心抽头的抽头输出的次级绕组，其具有被设定为不小于预定值的间隙长度，从而将所述初级绕组和所述次级绕组的耦合系数设定为不大于预定值；

初级侧谐振电容器，用于至少由其自身的电容和所述绝缘变换器变压器的所述初级绕组的漏电感分量来形成初级侧谐振电路，用于使所述开关单元的操作是谐振型的；以及

同步整流电路，具有连接到所述次级绕组的抽头输出的次级侧平滑电容器，用于通过对所述绝缘变换器变压器的所述次级绕组中感应的交流电压进行全波整流以及利用该整流电流对所述次级侧平滑电容器进行充电，获得作为所述次级侧平滑电容器的两端电压的次级侧直流输出电压；其中

所述初级绕组和所述次级绕组的匝数被设置为使得由所述全波整流引起的在所述同步整流电路中流动的次级侧整流电流处于连续模式，而与连接到所述次级侧直流输出电压的负载条件的变化无关；以及

所述同步整流电路包括：

第一场效应晶体管，其被串联连接到由所述次级绕组的抽头输出划分的一个端部和次级侧参考电势之间的点处；

第二场效应晶体管，其被串联连接到由所述次级绕组的抽头输出划分的另一个端部和所述次级侧参考电势之间的点处；

第一驱动电路，用于通过电阻器件检测与所述第一场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，输出用于导通所述第一场效应晶体管的栅极电压；

第二驱动电路，用于通过电阻器件检测与所述第二场效应晶体管应当流动整流电流的半波时段相对应的次级绕组电压，输出用于导通所述第二场效应晶体管的栅极电压；以及还有

具有所需电感的第一电感器器件，其被分别串联插入在由所述次级绕组的抽头输出划分的所述一个端部和所述第一场效应晶体管之间，以及由所述次级绕组的抽头输出划分的所述另一个端部和所述第二场效应晶体管之间。

2.根据权利要求1所述的开关电源电路，包括被串联插入在所述次级绕组的抽头输出和所述平滑电容器之间的第二电感器器件。

3.根据权利要求1所述的开关电源电路，其中所述第一电感器器件由筒式磁体组成，其中所述第一或第二场效应晶体管的漏电极的引线穿过所述筒式磁体。

4.根据权利要求1所述的开关电源电路，其中所述第一电感器器件是通过在印刷线路板中制备螺旋布线图而形成的。

5.一种开关电源电路，包括：

所述同步整流电路包括：

具有所需电感的电感器器件，被串联插入在所述次级绕组单元的抽头输出和所述平滑电容器之间。

6.根据权利要求5所述的开关电源电路，还包括恒压控制单元，用于通过根据所述次级侧直流输出电压的电平对所述开关单元的开关频率的可变控制，执行对所述次级侧直流输出电压的恒压控制。

7.根据权利要求1或5所述的开关电源电路，还包括由部分谐振电容器的电容和所述绝缘变换器变压器的所述初级绕组的漏电感分量构成的初级侧部分电压谐振电路，所述部分谐振电容器被并联连接到构成所述开关单元的所述多个开关器件中的至少一个开关器件上，所述初级侧部分电压谐振电路在所述一个开关器件被关断的时段内执行部分电压谐振操作。

8.根据权利要求5所述的开关电源电路，其中所述电感器器件是由平板状铁氧体磁芯和罐状金属粉末构成的扼流圈，所述平板状铁氧体磁芯具有通过使用矩形导线而被纵向缠绕成中空圆柱形的绕组，所述罐状金属粉末被插入到所述中空圆柱形绕组中，并且所述扼流圈具有所需的饱和磁通密度和所需的电感。

9.根据权利要求5所述的开关电源电路，其中所述电感器器件是扼流圈，所述扼流圈包括在由基于锰锌的铁氧体形成的EE型磁心的磁柱上的所需匝数的绕组，并且所述扼流圈具有所需的饱和磁通密度和所需的电感。

10.根据权利要求9所述的开关电源电路，其中所述扼流圈的所述绕组是通过缠绕利兹线带而形成的，所述利兹线带是通过将多条利兹线彼此平行对齐以形成带状形式而形成的。

11.根据权利要求9所述的开关电源电路，其中所述扼流圈的所述绕组是通过缠绕平织导线形成的，所述平织导线是通过以平织编织多条利兹线而形成的。