CN1653812A - Vfc存储器管理的方法和系统 - Google Patents

Vfc存储器管理的方法和系统 Download PDF

Info

Publication number
CN1653812A
CN1653812A CNA038108313A CN03810831A CN1653812A CN 1653812 A CN1653812 A CN 1653812A CN A038108313 A CNA038108313 A CN A038108313A CN 03810831 A CN03810831 A CN 03810831A CN 1653812 A CN1653812 A CN 1653812A
Authority
CN
China
Prior art keywords
vfc
video
line
pixel
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038108313A
Other languages
English (en)
Other versions
CN1312923C (zh
Inventor
米哈伊·德韦恩·诺克斯
京特·安东·格林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1653812A publication Critical patent/CN1653812A/zh
Application granted granted Critical
Publication of CN1312923C publication Critical patent/CN1312923C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种管理垂直格式转换器(“VFC”)行存储器(62)的方法包括步骤：将多个第一输入视频行写入VFC行存储器(62)；将附加视频行写入VFC行存储器(62)；以及并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素。在完成写入附加视频行之前，启动各个像素的读取。一种数字视频接收系统(10)包括有些类似结构的视频处理器(32)。

Description

VFC存储器管理的方法和系统
本申请要求在2002年5月17日(05/17/02)提交的题为“VFC MEMORYMANAGEMENT”的美国临时专利申请No.60/381,414的权益，其内容公开在此作为参考。
技术领域
本发明涉及一种在视频处理系统中处理视频行行数据。
背景技术
典型电视广播台按照标准分辨率来发射视频信号。当视频信号由视频信号接收机接收时，如果与视频信号接收机相关的显示器的分辨率高于标准分辨率，则扩展标准分辨率，如果显示器的分辨率小于标准分辨率，则压缩所述标准分辨率，或者如果显示器的分辨率与标准分辨率相同，则标准分辨率保持不变。传统视频信号接收机包括用于扩展或压缩所接收到的视频信号的分辨率的主频道格式转换器(“MFC”)。所述MFC包括水平格式转换器(“HFC”)，用于执行水平方向上的分辨率转换和垂直格式转换器(“VFC”)，用于执行垂直方向上的分辨率转换。
典型的VFC设计需要行行存储器来存储视频行行以进行垂直分辨率扩展或压缩。在通过模式(through mode)下，输入和输出格式是相同的；这样，针对其产生的每一个输出行，VFC仅需要1个新输入行。但是为了执行分辨率压缩，VFC经常需要接收多于一个输入行来产生一个输出行。例如，在2/3分辨率压缩中，VFC使用12个输入行来产生8个输出行。分辨率压缩可能会需要VFC使用变化数量的输入行来产生一系列的输出行。例如，在2/3分辨率压缩中，针对其产生的每一个输出行，传统VFC在1和2新输入行之间切换(toggle)。
给定垂直分辨率压缩的最佳带宽大致等于分辨率压缩比的倒数乘以输入行带宽。为了继续该示例，针对2/3分辨率压缩的最佳带宽是输入信号的带宽的大约1.5倍。然而，在典型实现方案中，VFC将需要显著地大于最佳带宽。对于2/3分辨率压缩，典型实现方案需要2倍(或更多倍)输入带宽，以便满足针对所有输出行的最高带宽峰值，如果在一个输出行的时间期间将两个输入行写入行存储器，则会出现该峰值。较高的带宽要求使实现了VFC、加速驱动系统时钟速度和/或存储器总行尺寸的集成电路(“IC”)内的可用资源变得紧张。
较高带宽要求对典型VFC实现方案的显著贡献在于：不启动每一个输出行的产生，直到所有的各个输入行完全存储在存储器中之后为止。典型VFC实现方案的另一缺陷在于：不将新输入行(即，产生未来输出行所需的输入行)写入行存储器，直到从存储器中完全地读取当前输入行的数据之后为止。典型VFC实现方案的另一缺陷在于：在垂直消隐隐间隔期间暂停处理。这样的缺陷无法完全利用行存储器来减小整个VFC处理带宽。
本发明用于克服以上所讨论的缺点。
发明内容
一种管理垂直格式转换器(“VFC”)行存储器(62)的方法，包括步骤：将多个第一输入视频行写入VFC行存储器(62)；将附加视频行写入VFC行存储器(62)；以及并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素。在完成写入附加视频行之前，启动各个像素的读取。
一种数字视频接收系统(10)包括：天线(20)；与天线(20)相连的输入处理器(22)；与输入处理器(22)相连的解调器(24)；以及与解调器(24)相连的视频处理器(32)。所述视频处理器(32)包括垂直格式转换器(“VFC”)行存储器(62)，并且配置为：将多个第一输入视频行写入VFC行存储器(62)；将附加视频行写入VFC行存储器(62)；以及在完成写入附加视频行之前，开始并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素。
附图说明
附图中，
图1是根据本发明的典型数字视频接收系统的方框图；以及
图2是根据本发明的典型VFC的方框图。
具体实施方式
根据作为示例所给出的以下描述，本发明的特征和优点将变得更加明显。
图1是根据本发明的典型数字视频接收系统10的方框图。系统10包括天线20和输入处理器22，用于一起接收和数字化利用携带音频、视频和相关数据的信号所调制的广播载波。系统10还包括解调器24，用于接收和解调来自输入处理器22的数字输出。另外，系统10包括遥控单元26，用于接收用户输入命令。系统10还包括一个和多个数字输入到数字输出和数字输入到模拟输出显示驱动器28和各个数字输入或模拟输入显示器30，用于一起将数字视频图像数据转换为可视显示。在优选实施例中，显示器30是高清晰电视(“HDTV”)等离子体显示单元，因此，显示驱动器28是适当的数字输入到数字输出设备。
系统10还包括视频处理器32。通常，视频处理器32接收来自遥控单元26的用户输入命令，接收来自解调器24的解调数据，并且根据用户输入命令，将解调数据变换为针对显示驱动器28的视频图像数据。因此，视频处理器32包括远程接口34和控制器36。遥控接口34接收来自遥控单元26的用户输入命令。控制器36解译所述输入命令，并且适当控制处理器32的各个组件的设置，以执行所述命令(例如频道和/或屏上显示(“OSD”)选择)。视频处理器32还包括解码器38，用于接收来自解调器24的解调数据，并输出经过了格子结构解码(trellisdecoded)、映射为字节长度数据段、解交织和里德-所罗门纠错的数字信号。来自解码器38的校正后的输出数据是运动图像专家组(“MPEG”)标准兼容传输数据流形式的，所述数据流包含表示节目表示的复用音频、视频和数据成分。
处理器32还包括解码分组标识符(“PID”)选择器40和传输解码器42。PID选择器40识别并将传输流中所选的分组从解码器38路由到传输解码器42。传输解码器42数字地将所选的分组解复用为音频数据、视频数据和其他数据，以便由处理器32进一步处理，如以下所详细讨论的。
提供给处理器32的传输流包括数据分组，所述数据分组包含节目频道数据、辅助系统定时信息和节目专用信息，例如节目内容分级和节目指南信息。利用节目专用信息，传输解码器42识别并组装包括用户所选的节目频道的各个数据分组。传输解码器42将分组信息分组引导到控制器36，控制器36分析、比较辅助信息，并将辅助信息组装为分级结构表。
系统定时信息包含定时参考指示符和相关校正数据(例如，日光节约时间指示符和针对时间漂移、闰年等调节的偏移信息)。该定时信息足以使内部解码器(例如，MPEG解码器44，如以下所讨论的)将时间参考指示符转换为时钟(例如，美国西部标准时间和日期)，以由节目广播者建立节目的未来传输的时间和日期。所述时钟可用于启动预定节目处理功能，例如，节目播放、节目记录和节目回放。
同时，节目专用信息包含条件接入、网络信息、以及标识和链接数据，使系统10能够调谐到所需的频道，并组装数据分组以形成完整的节目。所述节目专用信息还包含辅助节目内容分级信息(例如，基于时间的适当性分级)、节目指南信息(例如，电子节目指南(“EPG”))和与广播节目有关的描述文本、以及支持该辅助信息的标识和组装的数据。
系统10还包括MPEG解码器44。传输解码器42将MPEG兼容视频、音频和子图像流提供给MPEG解码器44。所述视频和音频流包含压缩的视频和音频数据，表示所选的频道节目内容。所述子图像数据包含与频道节目内容有关的信息，诸如分级信息、节目描述信息等。MPEG解码器44解码并解压缩来自传输解码器42的MPEG兼容打包的音频和视频数据，并从中获得解压缩的节目表示数据。
MPEG解码器44还组装、比较和解译来自传输解码器42的子图像数据，以产生格式化的节目指南数据，用于输出到内部OSD模块(未示出)。所述OSD模块处理所述子图像数据和其他信息以产生像素映射的数据，表示字幕、控制和信息菜单显示，包括可选的菜单选项和在显示器30上显示的其他项目。在控制器36的指导下，以重叠像素映射数据的形式来产生所述控制和信息显示，包括由OSD模块所产生的文本和图形。在控制器36的指导下，组合来自OSD模块的重叠像素映射数据，并使其与来自解码器38的像素表示数据同步。由MPEG解码器44对表示所选频道上的视频节目的组合像素映射数据与相关的子图像数据一起进行编码。
系统10还包括一个和多个显示处理器46。通常，显示处理器将来自MPEG解码器44的已编码节目和子图像数据变换为与显示驱动器28兼容的形式。在典型实施例中，根据以下进一步所讨论的本发明，显示处理器46包括VFC 60(见图2)。
图2是根据本发明的典型VFC 60的方框图。VFC 60包括多个并行视频行存储器62、VFC控制器64、VFC滤波器66和先进先出(“FIFO”)数据缓存器68。通常，VFC控制器64控制视频行存储器62和VFC滤波器66以存储和排队表示输入视频行的组的数据，并且还组合这些行的像素，以产生各自所需的输出视频流，表示根据缩放比的输入视频流的压缩(或扩展)。因此，应该理解，按照公知的方式来配置视频行存储器62，以并行地存储输入视频行(即，视频行存储器62内的每一个行存储器均能够保存一行视频数据)。为此，根据所需的处理质量，包括在视频行存储器62中的行存储器的数量是预定且固定的。例如，在适合于处理典型光强(即，发光强度)像素/行数据的一个典型实施例中，VFC行存储器62包括4个并行行存储器；而在用于处理色度(即，颜色)像素/行数据的另一典型示例中，VFC行存储器62包括2个并行行存储器。另外，如所公知的，VFC行存储器62包括写控制器(未示出)，配置来在控制器64的指导下进行操作，以对将输入视频流写入行存储器进行管理。应该理解，按照公知的方式来配置VFC滤波器66，以在VFC控制器64的指导下组合所存储的视频行数据的各个(并行)像素，以产生所需的输出视频流。因此，VFC滤波器66包括读控制器(未示出)，配置来在VFC控制器64的指导下操作，以对从行存储器中读取数据进行管理。应该注意，写控制的操作速度或时钟速率(“写时钟速率”)可能不同于读控制的操作速度或时钟速率(“读时钟速率”)。在任一情况下，VFC控制器64还配置来根据以下进一步讨论的存储器管理技术来操作VFC 60。
应该意识到，由显示处理器46(见图1)所产生的视频数据流由一系列帧构成。每一个帧包含一系列行，并且每一行均包含多个像素。在显示处理器46中的公知检测电路(未示出)检测输入视频流的垂直分辨率，将检测到的垂直分辨率与显示器30的预定垂直分辨率进行比较，并且向VFC控制器64传送适当的“缩放因子”信号。所述缩放因子是可以作如下表示的压缩(或扩展)比：
缩放比＝(输出行尺寸/VFC时钟频率)/(输入行尺寸/显示时钟频率)；
其中，输入行尺寸＝每一帧的输入行数量，
以及输出行尺寸＝每一帧的显示行的所希望的数据
因此，如果缩放比小于1，则需要视频行数据的压缩(即，至少有时，使用多于一个的输入行来产生输出行)；而如果缩放比大于1，则需要视频行数据的扩展；以及如果缩放比等于1，则既不需要行数据的压缩也不需要行数据的扩展。
在典型实施例中，VFC控制器64配置来使视频行存储器62和VFC滤波器66根据本发明的以下典型存储器管理技术，由所存储的视频行的像素组合，产生由适当的各个像素构成的输出视频流：
1.当VFC控制器64使VFC滤波器66并行地读取VFC行存储器62以产生当前输出视频行Ln时，VFC控制器64检测产生下一个输出视频行L(n+1)所需的新输入视频行的数量；
2.VFC控制器64使VFC滤波器66开始读取并行像素数据，并且在VFC控制器64使VFC行存储器62写入产生Ln所需的最后输入行的第一像素(以及前面的行的所有像素)之后，产生Ln(不需要等待，直到将最后输入行完全写入存储器为止)。
3.VFC控制器64使VFC行存储器62前进，并且在将产生Ln所需的所有输出行写入到行存储器之后，将产生L(n+1)所需的新(下一个)输入行写入(存储)到任何可用的行存储器中(无需等待，直到VFC滤波器66已经从行存储器中读取了产生Ln所需的所有数据为止)；以及
4.当读和写时钟不相同时，VFC控制器64提供像素重写保护(根据需要临时暂停写入或读取以防止数据丢失)。
另外，应该意识到，对于视频行压缩，所述写时钟速率必须等于或大于所述读时钟速率。
FIFO缓存器68接收来自VFC滤波器66的输出数据流，并且将该数据转发到显示处理器46内的下游处理器或将其直接转发到显示处理器28。在任何情况下，当下游设备太忙或临时暂停接收输出视频流(例如，在垂直消隐间隔期间)，FIFO缓存器68允许VFC 60如上所讨论地继续处理视频数据。
因此，本发明通过更连续地读和写行存储器，增加了视频行存储器的使用，这在分辨率压缩或扩展期间平均和减小了带宽需求。
尽管已经参考优选实施例描述了本发明，但是明显地，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以在这些实施例中进行各种改变。

Claims (15)

1.一种管理垂直格式转换器(“VFC”)行存储器(62)的方法，所述方法包括步骤：
将多个第一输入视频行写入VFC行存储器(62)；
将附加视频行写入VFC行存储器(62)；以及
并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素；
其中，在完成写入附加视频行的步骤之前，启动读取各个像素的步骤。
2.根据权利要求1所述的方法，其特征在于还包括步骤：
在读取各个像素的步骤的同时，接收多个新输入视频行的指示，以将其写入VFC行存储器(62)；以及
将新输入视频行中的至少一个写入到VFC行存储器(62)；
其中，在完成读取各个像素的步骤之前，启动写入新输入视频行中的至少一个的步骤。
3.根据权利要求2所述的方法，其特征在于在垂直消隐间隔期间，完成所有步骤。
4.根据权利要求2所述的方法，其特征在于所述附加视频行包括第一像素和第三像素，在将附加视频行的第一像素写入VFC行存储器(62)之后，启动读取各个像素的步骤；以及在将附加视频行的第三像素写入VFC行存储器(62)之前，启动读取各个像素的步骤。
5.根据权利要求4所述的方法，其特征在于将写入多个第一输入视频行的步骤限制为写入少于四个输入视频行。
6.一种管理垂直格式转换器(“VFC”)行存储器(62)的设备(10，60)，所述设备包括：
装置(64，62)，用于将多个第一输入视频行写入VFC行存储器(62)；以及将附加视频行写入VFC行存储器(62)；以及
装置(64，66)，用于并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素；
其中，用于读取各个像素的装置(64，66)与用于写入附加视频行的装置(64，62)相连，并且将用于读取各个像素的装置(64，66)和用于写入附加视频行的装置(64，62)中的至少一个配置为在完成写入附加视频行之前，启动各个像素的读取。
7.根据权利要求6所述的设备(10，60)，其特征在于还包括：
装置(64)，在读取各个像素的步骤的同时，接收多个新输入视频行的指示，以将其写入VFC行存储器(62)；以及
其中，用于接收所述指示的装置(64)与用于读取各个像素的装置(64，66)和用于写入附加视频行的装置(64，62)中的至少一个相连，并且所述写入装置(64，62)包括：在完成各个像素的读取之前，将新输入视频行中的至少一个写入到VFC行存储器(62)的装置。
8.根据权利要求7所述的设备(10，60)，其特征在于还包括：
装置(68)，用于便于在垂直消隐间隔期间的操作。
9.一种数字视频接收系统(10)，包括：
天线(20)；
与天线(20)相连的输入处理器(22)；
与该输入处理器(22)相连的解调器(24)；以及
与该解调器(24)相连的视频处理器(32)，所述视频处理器(32)包括垂直格式转换器(“VFC”)行存储器(62)，并且配置为：
将多个第一输入视频行写入VFC行存储器(62)；
将附加视频行写入VFC行存储器(62)；以及
在完成写入附加视频行之前，开始并行地从VFC行存储器(62)中读取第一输入视频行和附加输入视频行的各个像素。
10.根据权利要求9所述的数字视频接收系统(10)，其特征在于：所述视频处理器(32)还配置为：
在读取各个像素的步骤的同时，产生多个新输入视频行的指示，以将其写入VFC行存储器(62)；以及
在完成读取各个像素之前，开始将新输入视频行中的至少一个写入到VFC行存储器(62)。
11.根据权利要求10所述的数字视频接收系统(10)，其特征在于：所述视频处理器(32)还包括与VFC行存储器(62)相连的VFC滤波器(66)，并且还包括与该VFC滤波器(66)相连的先入先出缓存器(68)。
12.根据权利要求10所述的数字视频接收系统(10)，其特征在于所述视频处理器(32)还配置为：
在将附加视频行的第一像素写入VFC行存储器(62)之后，启动各个像素的读取；以及
在将附加视频行的第三像素写入VFC行存储器(62)之前，启动各个像素的读取。
13.根据权利要求12所述的数字视频接收系统(10)，其特征在于：所述视频处理器(32)包括MPEG解码器(38)。
14.根据权利要求13所述的数字视频接收系统(10)，其特征在于还包括：
与视频处理器(32)相连的至少一个显示驱动器(28)；以及
与该显示驱动器(28)相连的显示器(30)。
15.根据权利要求14所述的数字视频接收系统(10)，其特征在于：所述显示器(30)包括高清晰电视(“HDTV”)等离子体显示单元。
CNB038108313A 2002-05-17 2003-05-12 Vfc存储器管理的方法和设备及使用其的系统 Expired - Fee Related CN1312923C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38141402P 2002-05-17 2002-05-17
US60/381,414 2002-05-17

Publications (2)

Publication Number Publication Date
CN1653812A true CN1653812A (zh) 2005-08-10
CN1312923C CN1312923C (zh) 2007-04-25

Family

ID=29584312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038108313A Expired - Fee Related CN1312923C (zh) 2002-05-17 2003-05-12 Vfc存储器管理的方法和设备及使用其的系统

Country Status (8)

Country Link
US (1) US7375764B2 (zh)
EP (1) EP1506672A4 (zh)
JP (2) JP2005526469A (zh)
KR (1) KR101007245B1 (zh)
CN (1) CN1312923C (zh)
AU (1) AU2003233539A1 (zh)
MX (1) MXPA04011473A (zh)
WO (1) WO2003100551A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
TWI244342B (en) * 2004-10-12 2005-11-21 Beyond Innovation Tech Co Ltd Method and apparatus for image timing convert

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947826A (en) * 1973-12-03 1976-03-30 Hughes Aircraft Company Scan convertor
JPH04227168A (ja) * 1990-12-29 1992-08-17 Sony Corp 撮像装置
EP0751682B1 (en) * 1995-06-30 2003-08-13 Mitsubishi Denki Kabushiki Kaisha Flicker reduction apparatus
JPH09130755A (ja) * 1995-10-26 1997-05-16 Toshiba Corp レターボックス変換装置
WO1997004593A1 (en) * 1995-07-19 1997-02-06 Kabushiki Kaisha Toshiba Letter box converter
EP0797353B1 (en) * 1996-03-20 2001-11-07 STMicroelectronics S.r.l. Memory requirement reduction in a SQTV processor by ADCPM compression
JP3227407B2 (ja) * 1996-07-02 2001-11-12 松下電器産業株式会社 走査線変換回路および補間係数生成回路
US6380979B1 (en) * 1996-07-02 2002-04-30 Matsushita Electric Industrial Co., Ltd. Scanning line converting circuit and interpolation coefficient generating circuit
US6900845B1 (en) * 1996-12-18 2005-05-31 Thomson Licensing S.A. Memory architecture for a multiple format video signal processor
KR100252994B1 (ko) * 1998-02-03 2000-04-15 구자홍 영상포맷 변환장치
JP3365333B2 (ja) * 1999-03-03 2003-01-08 日本電気株式会社 解像度変換装置
KR100311478B1 (ko) * 1999-10-01 2001-10-18 구자홍 디지털 티브이의 포맷 변환장치
KR100311480B1 (ko) * 1999-10-12 2001-10-18 구자홍 영상 포맷 변환 장치
WO2001028242A1 (en) * 1999-10-12 2001-04-19 Thomson Licensing S.A. Method and system for eliminating edge effects at the beginning of lines in video signals
KR100359816B1 (ko) * 2000-01-12 2002-11-07 엘지전자 주식회사 포맷 변환 장치
KR100386579B1 (ko) * 2000-07-18 2003-06-02 엘지전자 주식회사 멀티 소스용 포맷 변환 장치
WO2002030115A1 (en) * 2000-10-03 2002-04-11 Thomson Licensing S.A. Method and system for buffering pixel data
JP4103321B2 (ja) * 2000-10-24 2008-06-18 三菱電機株式会社 画像表示装置および画像表示方法
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
US6836294B2 (en) * 2001-03-29 2004-12-28 Matsushita Electric Industrial Co., Ltd. Method of decreasing delay through frame based format converters
US7271817B2 (en) * 2001-05-11 2007-09-18 Thomson Licensing Aspect ratio conversion for imagers having random row access

Also Published As

Publication number Publication date
CN1312923C (zh) 2007-04-25
US7375764B2 (en) 2008-05-20
KR101007245B1 (ko) 2011-01-28
MXPA04011473A (es) 2005-02-14
EP1506672A4 (en) 2010-10-06
EP1506672A2 (en) 2005-02-16
JP2010213362A (ja) 2010-09-24
WO2003100551A2 (en) 2003-12-04
KR20050004153A (ko) 2005-01-12
JP2005526469A (ja) 2005-09-02
AU2003233539A8 (en) 2003-12-12
WO2003100551A3 (en) 2004-02-19
AU2003233539A1 (en) 2003-12-12
US20050225673A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US6415437B1 (en) Method and apparatus for combining video sequences with an interactive program guide
CN1146230C (zh) 解码器装置和利用它的接收机
KR100354937B1 (ko) 비디오신호송수신장치및방법
US7091968B1 (en) Method and apparatus for encoding a user interface
US7634788B2 (en) Service provider side interactive program guide encoder
KR20050084314A (ko) 모자이크 프로그램 가이드 생성 방법, 장치 및 수신기
CN1245830C (zh) 用于同时记录和显示两个不同的视频节目的方法和装置
EP1384382A2 (en) System and data format for providing seamless stream switching in a digital video decoder
CN1418430A (zh) 用于同时记录和显示两个不同的视频节目的方法和装置
CN1705355A (zh) 电视广播接收装置，节目信息处理方法和程序
EP1574051A1 (en) Television display unit
JP2005347871A5 (zh)
KR100312428B1 (ko) 대화형 방송 단말 시스템
CN1312923C (zh) Vfc存储器管理的方法和设备及使用其的系统
KR100768682B1 (ko) 픽셀 데이터 버퍼링을 위한 방법 및 시스템
JPH1118063A (ja) デジタル放送受信装置
JP2004193673A (ja) 受信装置及び方法、再生装置及び方法、並びに記録再生装置及び方法
US7554612B2 (en) Method and system for buffering pixel data
JP2016096524A (ja) 電子機器及び信号処理方法
JP2001268529A (ja) ディジタル画像信号の多重化方法
JP2004215287A (ja) 表示制御装置および方法
JP2004215289A (ja) 表示制御装置および方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20170512

CF01 Termination of patent right due to non-payment of annual fee