CN1627445A - 延迟电路、强电介质存储装置及电子设备 - Google Patents

Abstract

本发明提供一种生成使输入信号延迟而成的输出信号的延迟电路，该延迟电路具备：具有一端及另一端的强电介质电容器：根据输入信号使一端的电位发生变化，从而使强电介质电容器的极性颠倒的装置：根据因强电介质电容器的极性颠倒而引起的另一端的电位变化，延迟输入信号，从而生成输出信号的生成装置。由此，可以使延迟时间的偏差很小。

Description

延迟电路、强电介质存储装置及电子设备

技术领域

本发明涉及有强电介质电容器的延迟电路。

背景技术

作为以往的延迟电路，有如特开平9-259590号公报(专利文献1)所公开的电路。在上述专利文献1中公开的以往的延迟电路，通过在信号的传播路径上将强电介质电容器作为电容而进行连接，使该信号延迟。

【专利文献1】特开平9-259590号公报

然而，以往的延迟电路，产生了由于制造工艺的偏差导致延迟时间的偏差很大的问题。例如，附加有电容的路径的电位，通过超过该路径所连接的下一段电路的晶体管的阈值电压为止的时间来确定延迟时间，然而，晶体管的阈值电压，由于制造工艺的偏差而变化很大，从而就产生了延迟时间的偏差。

而且，如果将以往的延迟电路用于强电介质存储装置等，就会产生由于延迟时间的偏差而使动作时间发生偏离，从而产生误操作的问题。

发明内容

本发明的目的是，提供一种能够解决上述课题的延迟电路、强电介质存储装置以及电子设备。本目的通过本发明的技术方案和具体实施例来实现。

为了达到上述目的，根据本发明的方式1，提供一种延迟电路，是生成使输入信号延迟而成的输出信号的延迟电路，其特征在于，具备：具有一端及另一端的强电介质电容器；根据上述输入信号的电位，通过在上述一端与上述另一端之间产生电位差，使上述强电介质电容器的极性颠倒的装置；根据因上述强电介质电容器的极性颠倒而引起的上述另一端的电位变化，延迟上述输入信号，从而生成上述输出信号的生成装置。

在该构成中，输入信号根据强电介质电容器两端的电位差超过该强电介质电容器极性颠倒的电位差为止的时间而延迟。即，如果在强电介质电容器的一端与另一端之间施加使该强电介质电容器产生极性颠倒的电位差，通过该极性颠倒就会产生电荷。然后，通过从输入信号的电位变化延迟规定的时间而产生该电荷，在强电介质电容器的另一端，例如产生超过下一段逻辑电路的阈值电压的电压。由此，就能够使输入信号按规定的时间延迟。

在这里，输入信号的延迟时间，由构成强电介质电容器的强电介质材料的极性颠倒特性而定。因此，根据该构成，即使在由于制造工艺的偏差而使阈值电压发生变化的情况下，也可以几乎不受该偏差的影响而设定延迟时间，所以能够提供延迟时间稳定的延迟电路。

另外，根据该构成，由于根据强电介质电容器的极性颠倒而设定延迟时间，所以即使是该强电介质电容器的面积很小，也能够设定长的延迟时间。因此，能够提供面积很小的延迟电路。另外，根据该构成，还能够提供电流消耗少的延迟电路。

另外，优选：该延迟电路，还具备可以与上述强电介质电容器的上述另一端电连接地构成的电容装置。根据该构成，由于在强电介质电容器之外，还可以通过电容装置控制延迟时间，所以能够更加精确地控制延迟时间。

另外，优选：该延迟电路，还具备根据上述输入信号的电位，对是否将上述电容装置电连接到上述强电介质电容器的上述另一端而进行切换的切换装置。根据该构成，可以使附加在强电介质电容器的另一端的电容可变。因此，当使强电介质电容器的极性颠倒时，即，开始读取写入强电介质电容器的数据时，可以高效地清除强电介质电容器内积蓄的电荷。另外，当使强电介质电容器的极性颠倒时，即，向强电介质电容器再次写入数据时，能够缩短颠倒极性的时间。

另外，优选：该延迟电路，还具备在上述切换装置不向上述强电介质电容器的另一端电连接上述电容装置时，对上述电容装置进行放电的装置。根据该构成，电容装置在该电容装置从强电介质电容器的另一端电切断期间进行放电，所以在延迟电路进行规定的延迟动作之后，能够使进行再延迟动作的初始化动作(复位动作)高速地进行。

另外，优选：该延迟电路，还具备：生成规定电压的电压源；设置在上述强电介质电容器的上述一端与上述电压源之间的电阻装置。在这种情况下，优选：该延迟电路，还具备将上述强电介质电容器的上述一端切换为通过上述电阻装置与上述电压源进行电连接、或者接地的装置。而且，优选上述电阻装置可调整电阻值地构成。

根据该构成，对应于电阻装置的电阻值，强电介质电容器的极性颠倒的时机是变化的。因此，通过控制电阻装置的电阻值，就能够控制输入信号的延迟时间。另外，作为调整电阻值的方法，例如，是使用激光微调、采用强电介质电容器的程序电路、闪存等非易失性存储器等方法。另外，该延迟电路，也可以取代该电阻装置，而采用由MOS晶体管而构成的恒流电路。

另外，优选：该延迟电路还具备：生成使上述输入信号延迟而成的延迟信号的装置；根据上述延迟信号的电位，控制上述强电介质电容器的上述另一端的电位，从而使上述强电介质电容器的极性再次颠倒的装置。

根据该构成，不需要使强电介质电容器的极性再次进行颠倒、即为了把从强电介质电容器读出的数据再次写入的复杂电路。因此，能够使延迟电路的结构简单化。

根据本发明的方式2，提供一种以配备有上述延迟电路为特征的半导体装置。在这里，所谓的半导体装置，一般是指配备有本发明的延迟电路、由半导体构成的装置，对其结构没有特别的限制，例如，包括配备有上述延迟电路的强电介质存储装置、DRAM、闪存等存储装置等需要信号延迟的所有装置。

根据本发明的实施方式3，提供一种以配备有上述半导体装置为特征的电子设备。在这里，所谓电子设备，一般是指配备有本发明的半导体装置、具有一定功能的设备，对其构成没有特别的限制，例如，包括配备有上述半导体装置的普通电脑装置、手机、PHS、PDA、电子笔记本、IC卡等需要RAM或ROM的所有装置。

附图说明

图1是表示本发明的一个实施方式的强电介质存储装置100的功能模块图。

图2是表示延迟电路150的一个例子的电路图。

图3是表示延迟电路150的动作的时间图。

图中：100-强电介质存储装置，110-电容阵列，120-读出放大电路，130-写入电路，140-闩锁电路，150-延迟电路，160-强电介质电容器，200-第一电位控制部，204-电阻器，300-第二电位控制部，400-第二电位控制部，420-延迟部，500-切换部，506-传输门，IN-输入信号，OUT-输出信号，Vc-耐电压，VCC-驱动电压，Vt-阈值电压。

具体实施方式

下面，参照图纸，通过发明的实施方式对本发明进行说明，不过，本发明的保护范围不限定于以下的实施方式，而且，在实施方式中所说明的特征组合不一定都是在发明的解决手段中所必须的。

图1是表示本发明的一个实施方式的强电介质存储装置100的功能模块图。强电介质存储装置100具有：电容阵列110、读出放大电路120、写入电路130、闩锁电路140、延迟电路150。电容阵列110，具有阵列状配置的多个强电介质电容器。

读出放大电路120，根据互相是互补关系的第1位线BL及/或第2的位线/BL的电位，判断写入强电介质电容器的数据。读出放大电路120，优选为电流反射镜型或电流检测型的读出放大电路。写入电路130，根据从互相处于互补关系的第1数据线DATA及第2数据线/DATA得到的数据，向强电介质电容器写入规定的数据。闩锁电路140，将读出放大电路120的输出数据闩锁，并向第1数据线DATA及第2数据线/DATA输出。

延迟电路150，作为输入而接收输入信号，并生成将该输入信号按规定时间延迟而成的输出信号，供给读出放大电路120、写入电路130、及闩锁电路140。具体来说，延迟电路150，将该输出信号作为控制读出放大电路120的驱动的可读出放大信号供给读出放大电路120。

读出放大电路120，根据该可读出放大信号的逻辑值的变化，开始及/或结束向强电介质电容器写入数据的判断。由此，因为通过采用强电介质电容器的延迟电路控制读出放大电路的动作时间，所以能够设定对应于强电介质电容器的特性的读出放大电路的动作时间。因此，能够在降低读出放大电路的功耗的同时，也能够减低电源噪声。

另外，延迟电路150，将该输出信号作为控制写入电路130的动作时间的允许写入信号供给写入电路130。写入电路130，根据允许写入信号的逻辑值的变化，向强电介质电容器开始写入数据。

另外，延迟电路150，将该输出信号作为控制闩锁电路140的动作时间的数据闩锁信号供给闩锁电路140。闩锁电路140，根据数据闩锁信号逻辑值的变化，将读出放大电路120输出的输出数据闩锁。

在本实施方式中，读出放大电路120、写入电路130以及闩锁电路140，根据从延迟电路150输出的输出信号，控制该电路的动作，不过，在其他形态中，也可以：读出放大电路120、写入电路130以及闩锁电路140，除了延迟电路150的输出信号以外，还作为输入而分别接收控制读出放大电路120、写入电路130以及闩锁电路140的动作的控制信号，并根据该控制信号，对是否分别进行向强电介质电容器写入数据的判断、向强电介质电容器的数据的写入、以及读出放大电路120输出的输出数据的闩锁进行控制。

图2是表示延迟电路150的一个例子的电路图。延迟电路150，具有：强电介质电容器160、控制强电介质电容器160的一端(e点)的电位的第一电位控制部200、控制强电介质电容器160的另一端(d点)的电位的第二电位控制部300及第3电位控制部400、对通过第二电位控制部300或第3电位控制部400中的哪一个来控制强电介质电容器160的另一端的电位进行切换的切换部500、作为生成输出信号的装置的一个例子的NAND电路170。

第一电位控制部200，根据输入信号IN的电位，控制强电介质电容器160的一端的电位。在本实施方式中，输入信号IN是在其电位比规定电位高时显示H值，在比该规定电位低时显示L值的数字信号。在下面的例子中，所谓L值表示信号电位为0V、所谓H值表示信号电位为VCC，即，表示延迟电路150的驱动电压。

第一电位控制部200，具有反相器202、作为电阻装置的一个例子的电阻204、p型MOS晶体管206、n型MOS晶体管208而构成。反相器202，接收输入信号IN，使该输入信号IN的逻辑值反转，并供给p型MOS晶体管206及n型MOS晶体管208的栅极。电阻204，设置在生成规定电压的电压源与p型MOS晶体管206之间。即，电阻204，将该规定电压降低并供给p型MOS晶体管206的源极或漏极。

p型MOS晶体管206，将漏极或源极与n型MOS晶体管208的源极或漏极电连接。并且，n型MOS晶体管208的漏极或源极接地。而且，p型MOS晶体管206及n型MOS晶体管208，根据向这些门供给的信号的逻辑值(电位)，控制强电介质电容器160的一端的电位。

第二电位控制部300及第3电位控制部400，根据输入信号IN的电位，控制强电介质电容器160的另一端的电位。然后，第一电位控制部200、与第二电位控制部300及第3电位控制部400，根据输入信号IN的电位，控制强电介质电容器160的一端及另一端的电位，从而控制强电介质电容器160的极性状态。由此，能够提高强电介质电容器的可靠性。

具体来说，第二电位控制部300，为了使强电介质电容器160的极性颠倒，根据输入信号IN的电位，控制强电介质电容器160的另一端的电位。另外，第3电位控制部300，为了使强电介质电容器160的极性再次颠倒，即，为了使强电介质电容器160的极性状态返回到第二电位控制部300颠倒前的状态，控制强电介质电容器160的另一端的电位。下面针对第二电位控制部300及第3电位控制部400的构成进行说明。

第二电位控制部300，具有n型MOS晶体管302及304而构成。n型MOS晶体管302，是将栅极作为一端，并且，将源极及漏极作为另一端的电容装置的一个例子。即，以将源极及漏极短路的状态接地，通过切换部500，将栅极与强电介质电容器160的另一端可电连接地构成。而且，n型MOS晶体管302，根据栅极的电位来积蓄电荷。取代n型MOS晶体管302而使用PMOS，也可将源极及漏极连接到电源。在这种情况下，由于从强电介质160取出的电荷，d点及f点的电位开始从f点的0V(接地电位)上升，直到成为VCC-Vthp为止，一直在PMOS上形成沟道，因此与使用NMOS的情况相比，能够更适于作为常强电介质使用。因此，在使用PMOS的延迟电路中，就产生了延迟时间不易受到Tr的工艺偏差的影响的新优点。

n型MOS晶体管304，将源极或漏极的一方与n型MOS晶体管302的栅极进行电连接，另一方接地。另外，n型MOS晶体管304的栅极，与切换部500进行电连接，并根据输入信号IN的电位，进行导通或非导通的切换。即，n型MOS晶体管304，根据输入信号IN的电位，进行将作为电容装置的一个例子的n型MOS晶体管302的栅极接地与否的切换。

第3电位控制部400，通过生成延迟输入信号IN而成的延迟信号，控制强电介质电容器160的另一端的电位。在这里，延迟信号包括：将输入信号IN整体延迟而成的信号、将输入信号IN的至少1个边缘延迟而成的信号、以及将这些信号的波形整形而成的信号。

第3电位控制部400，具有反相器402、404及406、NAND电路408、延迟部420而构成。反相器402，生成将输入信号IN的逻辑值反转而成的反转输入信号，并供给NAND电路408及延迟部420。延迟部420，使反转输入信号以规定的时间延迟。延迟部420，例如是在反转输入信号传输的信号路径上具有将缓冲器等延迟元件纵向连接的延迟电路、或与该信号路径连接的电容装置的延迟电路等。另外，延迟部420，也可以是本实施方式的延迟电路150。

反相器404，生成将通过延迟部420延迟的反转输入信号再次反相的信号。NAND电路408，生成取得了该信号与反转输入信号的否定逻辑积的信号，并供给反相器406。反相器406，将把该逻辑信号的逻辑值反转而成的信号作为延迟信号供给切换部500。即，在本实施方式中，第3电位控制部400，将取得了反转输入信号与延迟而成的输入信号的逻辑积的信号作为延迟信号供给切换部500。

切换部500，根据输入信号IN的电位，来切换是由第二电位控制部300还是由第3电位控制部400来对强电介质电容器160的另一端的电位进行控制。在本实施方式中，切换部500，根据输入信号IN的电位，通过对将强电介质电容器160的另一端连接到作为电容装置的一个例子的n型MOS晶体管302的栅极、还是连接到第3电位控制部400的输出进行切换，来控制该另一端的电位。

切换部500，具有反相器502及504、传输门506、n型MOS晶体管508而构成。反相器502，生成将输入信号IN的逻辑值反转的反转输入信号，并供给构成传输门506的n型MOS晶体管的栅极、反相器504、以及n型MOS晶体管304的栅极。

传输门506，具有源极及漏极互相电连接的n型MOS晶体管及p型MOS晶体管而构成。传输门506的源极或漏极中的一方，与第3电位控制部400的输出电连接，另一方与强电介质电容器160的另一端电连接。另外，向该n型MOS晶体管的栅极，供给反相器502生成的反转输入信号，向该p型MOS晶体管的栅极供给输入信号IN。即，传输门506，根据输入信号IN的电位，对是否将第3电位控制部400电连接到强电介质电容器160的另一端进行切换。在本实施方式中，传输门506，在输入信号IN的逻辑值为H值时，切断第3电位控制部400与强电介质电容器160的另一端的电连接，为L值时，将第3电位控制部400与强电介质电容器160的另一端进行电连接。

反相器504，将反转输入信号的逻辑值再次反转并供给n型MOS晶体管508的栅极。n型MOS晶体管508，将源极或漏极中的一方电连接到强电介质电容器160的另一端，而将另一方电连接到n型MOS晶体管302的栅极及n型MOS晶体管304的源极或漏极中的一方。

当输入信号IN的逻辑值作为H值时，向n型MOS晶体管508的栅极供给的信号的逻辑值成为H值，向n型MOS晶体管304的栅极供给的反转输入信号的逻辑值成为L值。因此，n型MOS晶体管508成为导通，n型MOS晶体管304成为非导通。另外，由于输入信号IN的逻辑值作为H值时，传输门506也成为非导通，所以强电介质电容器160的另一端与n型MOS晶体管302的栅极电连接。

另一方面，当输入信号IN的逻辑值作为L值时，向n型MOS晶体管508的栅极供给的信号的逻辑值成为L值，向n型MOS晶体管304的栅极供给的反转输入信号的逻辑值成为H值。因此，n型MOS晶体管508成为非导通，n型MOS晶体管304成为导通，所以第二电位控制部300，在从强电介质电容器160的另一端进行电断开的同时，n型MOS晶体管302的栅极接地，即，进行放电。

即，在本实施方式的延迟电路150中，在输入信号IN的逻辑值为H值时与为L值时，使附加在强电介质电容器160的另一端的电容发生变化。

图3是表示延迟电路150的动作的时间图。参照图2及图3，作为输入信号IN，对输入具有规定时间宽度的脉冲时的延迟电路150的动作进行说明。另外，在初始状态中，强电介质电容器160的一端的电位比另一端高，通过使强电介质电容器160极化，而使之处于向强电介质电容器160写入数据的状态。

另外，在初始状态中，由于输入信号IN的逻辑值是L值，第一电位控制部200的输出成为0V，所以强电介质电容器160的一端，即，e点电位也成为0V。另外，传输门506导通，n型MOS晶体管508成为非导通，所以强电介质电容器160的另一端、即d点的电位，成为与第3电位控制部400的输出、即c点的电位相同的电位0V。由于NAND电路170，输出对输入信号IN的逻辑值和d点的逻辑值(电位)的与非逻辑值，所以作为反相器172的输出的输出信号OUT，在初期状态中是L值。另外，由于在初期状态中，输入信号IN的逻辑值是L值，所以n型MOS晶体管304导通，n型MOS晶体管302的栅极放电。

然后，如果输入信号IN的逻辑值从L值向H值变化，则在切换部500中，传输门506及n型MOS晶体管304成为非导通，另外，n型MOS晶体管508导通。因此，d点与n型MOS晶体管302的栅极电连接。即，由于d点成为漂浮状态，所以d点的电位保持0V不动。另一方面，输入信号IN的逻辑值如果从L值向H值变化，则在第一电位控制部200中，p型MOS晶体管206导通，而n型MOS晶体管208成为非导通，因此对应于电阻204的电阻值，e点的电位逐渐上升。在本实施方式中，电阻204，由于其电阻值是可调的，所以通过调整电阻值能够控制e点电位的上升速度。

e点的电位开始上升之后，经过对应于电阻204的电阻值的规定时间后，e点的电位就超过强电介质电容器160的耐电压Vc。e点的电位超过耐电压Vc后，强电介质电容器160的极性就进行颠倒，通过由此产生的电荷，而使d点的电位上升。在本实施方式中，由于d点与作为电容装置的n型MOS晶体管302的栅极电连接，所以d点的电位，对应于n型MOS晶体管302的电容而逐渐上升。

当d点的电位超过构成NAND电路170的n型MOS晶体管及/或p型MOS晶体管的阈值电压Vt后，NAND电路170的输出就从H值变化为L值。即，d点的电位超过该阈值电压Vt后，输出信号OUT的逻辑值，就从L值变化为H值。由此，构成输出信号OUT的脉冲的上升边缘，比构成输入信号IN的脉冲的上升边缘还要延迟规定时间。而且，当输入信号IN的逻辑值从H值变化为L值后，NAND电路170的输出就成为H值，所以输出信号OUT的逻辑值成为L值。

然后，当输入信号IN的逻辑值从H值变化为L值后，在第一电位控制部200中，p型MOS晶体管206就成为非导通，另外，由于n型MOS晶体管208导通，因此e点的电位就成为0V。另外，当输入信号IN的逻辑值从H值变化为L值后，在切换部500中，传输门506就导通，n型MOS晶体管508就成为非导通，所以d点的电位也成为与c点的电位大体相等的电位，即成为0V。另外，n型MOS晶体管508变成非导通，而n型MOS晶体管304导通，所以n型MOS晶体管302内积蓄的电荷放电。

另一方面，在传输门506导通后，传播b点的反转输入信号的逻辑值成为H值，并且，传播a点的信号相对于输入信号IN(及反转输入信号)进行延迟，所以a点的逻辑值，在输入信号IN的逻辑值从H值变为L值后，也在规定时间保持H值不变。因此，c点的电位，在传播b点的反转输入信号的逻辑值成为H值的同时上升之后，在规定时间成为VCC，并在传播a点信号的逻辑值成为L值的同时下降为0V。

因此，当输入信号IN的逻辑值变为L值后，在该规定时间，在e点与d点之间，即，在强电介质电容器160的两端产生VCC的电位差。即，强电介质电容器160的极性再次颠倒，所以强电介质电容器160的极性，恢复到与初始状态相同的状态。即，可以向强电介质电容器160再次写入数据。

通过上述发明的实施方式所说明的实施例和应用例，能够按照用途进行适当的组合、或者加以变更或改良而使用，本发明不限定于上述实施方式所述的内容。上述组合或者变更、或者进行了改良的实施方式均可包含在本发明的技术范围中，这一点由本发明的技术方案可以明确得知。

Claims (10)

1.一种延迟电路，是生成使输入信号延迟而成的输出信号的延迟电路，其特征在于，具备：

具有一端及另一端的强电介质电容器；

根据上述输入信号的电位，通过在上述一端与上述另一端之间产生电位差，使上述强电介质电容器的极性颠倒的装置；

根据因上述强电介质电容器的极性颠倒而引起的上述另一端的电位变化，延迟上述输入信号，从而生成上述输出信号的生成装置。

2.如权利要求1所述的延迟电路，其特征在于，还具备可与上述强电介质电容器的上述另一端电连接地构成的电容装置。

3.如权利要求2所述的延迟电路，其特征在于，还具备根据上述输入信号的电位，对是否将上述电容装置电连接到上述强电介质电容器的上述另一端而进行切换的切换装置。

4.如权利要求3所述的延迟电路，其特征在于，还具备在上述切换装置不向上述强电介质电容器的另一端电连接上述电容装置时，对上述电容装置进行放电的装置。

5.如权利要求1所述的延迟电路，其特征在于，还具备：

生成规定电压的电压源；

设置在上述强电介质电容器的上述一端与上述电压源之间的电阻装置。

6.如权利要求5所述的延迟电路，其特征在于，上述电阻装置可调整电阻值地构成。

7.如权利要求5或6所述的延迟电路，其特征在于，还具备将上述强电介质电容器的上述一端切换为通过上述电阻装置与上述电压源进行电连接、或者接地的装置。

8.如权利要求1至7中任一项所述的延迟电路，其特征在于，还具备：

生成使上述输入信号延迟而成的延迟信号的装置；

根据上述延迟信号的电位，控制上述强电介质电容器的上述另一端的电位，从而使上述强电介质电容器的极性再次颠倒的装置。

9.一种半导体装置，其特征在于，具有：权利要求1至8中任一项所述的延迟电路。

10.一种电子设备，其特征在于，具有：权利要求9所述的半导体装置。

Images