CN1624904A

CN1624904A - 一种非挥发性记忆体及其运作方法

Info

Publication number: CN1624904A
Application number: CN 200310116924
Authority: CN
Inventors: 黄水钦; 陈建宏
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2003-12-01
Filing date: 2003-12-01
Publication date: 2005-06-08
Anticipated expiration: 2023-12-01
Also published as: CN1305130C

Abstract

一种用于集成电路装置高效率正回授式充电泵电路，其包含一电压输入端；电压输出端；充电泵；倍压器，该倍压器由多个充电级所组成，其中每一充电级包含：一晶体管，其具有一闸极以及分别连接至该充电级的输入端与输出端的第一电流节点与第二电流节点，以及一电容，具有第一端与第二端；以及开关装置，以驱动该晶体管导通/关闭。本发明直接利用充电泵所提供的电压信号来做为倍压器中NMOS晶体管的驱动信号，而使充电泵电路的电路设计更为简化，进而降低成本。

Description

一种非挥发性记忆体及其运作方法

技术领域

本发明提供一种非挥发性记忆体以及其写入(program)与擦除(erase)的方法，尤指一种电可擦除且可程序只读记忆体(electrically erasableprogrammable read-only memory，EEPROM)以及其写入与擦除的方法。

背景技术

电可擦除且可程序只读记忆体为非挥发性记忆体的一种，其结构与一般的可擦除且可程序只读存储器(EPROM)类似，也是具有一用来储存电荷(charge)的浮置闸极(floating gate)与一用来控制资料存取的控制闸极(control gate)。在数目庞大的记忆胞(memory cell)中，每一个记忆胞均包含浮置闸极用来储存代表信息的电荷。当记忆胞的浮置闸极被充电后，记忆胞的临界电压(threshold voltage，Vth)将会改变，以致于被充电的记忆胞在执行读取过程中被寻址时将不会导通，而此不导通的记忆胞将会被感测电路视为二进制数系统中的0或1的状态；而未被充电的记忆胞则相对会被视为1或0的状态。与可擦除且可程序只读存储器相较，电可擦除且可程序只读记忆体在进行资料清除与重新输入时，可以一个位一个位(bit by bit)的做，即具有业界所称可位寻址化(byte addressable)的优点，而不像可擦除且可程序只读存储器必须整个一起进行。

若与在市场上快速成长的闪存(flash memory)相较，电可擦除且可程序只读记忆体仍然具有可以让资料局部修改的优点。因为闪存在进行记忆清除时，也是无法进行“一个位一个位”的工作，而是以“一块一块”(block byblock)的方式来进行。由于电可擦除且可程序只读记忆体所具有的可位寻址写入/擦除(byte program/erase)的特性，使它非常适合被应用于内建(embedded)的功能，如手机中的电话簿。此外，电可擦除且可程序只读记忆体产品一般而言高信赖度表现(high reliability performance)良好，更加强其在必需经历重复写入、读取与清除的应用领域的适用性。

请参考图1，图1为一已知的电可擦除且可程序只读存储元件10的剖面图。如图1所示，已知电可擦除且可程序只读存储元件10设置于一半导体芯片11之上，且半导体芯片11包含有一P型硅基底12。电可擦除且可程序只读存储元件10包含有一记忆胞(memory cell)14，记忆胞14中又包含有一源极区域16、一汲极区域18设置于P型硅基底12的表面，以及一位于源极区域16与汲极区域18之间的信道区域22，且源极区域16与汲极区域18均为N型重掺杂区域(N-typeheavy doped regions)。记忆胞14另包含有一隧穿氧化层(tunnel oxidelayer)24设置于P型硅基底12的一上表面25，且隧穿氧化层24覆盖住信道区域22，一浮置闸极26设置于隧穿氧化层24的表面，一介电层28覆盖住浮置闸极26，以及一控制闸极32设置于介电层28以及隧穿氧化层24的表面。

电可擦除且可程序只读存储元件10中另包含有一N型选择晶体管(selectgate transistor)34，N型选择晶体管34包含有一源极区域36、一汲极区域以及一闸极38，由于N型选择晶体管34的汲极区域与记忆胞14的源极区域16相重叠，故在此不做特别的标示，此外，N型选择晶体管34的一源极区域36被电连接至位线(bit line，BL)。

当记忆胞14被选取(select)进行一写入操作(programming)时，一正高压电位(high positive potential，例如+12V)将会被施加于控制闸极32之上，并且N型选择晶体管34将会被开启(turned on)以将一施加于位线上的写入电位(program potential，例如-2.5V)传导至记忆胞14的源极区域16，同时电连接P型硅基底12的端子42为接地(ground)。此时，由于写入电位以及P型硅基底12的电位均明显低于施加于控制闸极32之上的正电位，高电位差(highpotential difference)于是存在，并产生一横跨隧穿氧化层24的电场(electric field)。因此，自源极区域16流向汲极区域18的电子，将会因为此电场的存在而获得动能(kinetic energy)，进而由福乐诺汉穿隧机制(Fowler-Nordheim tunneling mechanism，FN tunneling mechanism)改变加速方向穿越隧穿氧化层24，射入(inject into)浮置闸极26并陷于(trapped in)浮置闸极26之中，完成写入的操作，N型记忆胞14的临界电压并因而被提高。

当记忆胞14被选取进行一擦除操作(erasing)时，一负高压的电位(例如-12V)将会被施加于控制闸极32之上，并且N型选择晶体管34将会被开启以将一施加于位线上的擦除电位(erase potential，例如+2.5V)传导至记忆胞14的源极区域16，同时，电连接至P型硅基底12的端子42为接地。由于擦除电位以及P型硅基底12的电位均明显高于施加于控制闸极32之上的电位，不仅记忆胞14的信道区域22不会被导通，高电位差于是存在，并产生一横跨隧穿氧化层24的电场(与写入时的电场方向相反)。此时，储存于浮置闸极26的电子朝信道区22的位置聚集，由于福乐诺汉穿隧机制，使浮置闸极26内的电子被吸出至信道区22，以完成擦除的操作。

在已知技术中，不论是进行写入操作或是擦除操作时，均是利用福乐诺汉穿隧机制(Fowler-Nordheim mechanism)来对浮置闸极充电或放电。这样的方式，其实有其先天上的限制，即电子的福乐诺汉穿隧行为，在较低电位差所形成的电场的下，完全不可能发生。也就是说，必定要在存在一高电位差的前提的下，才会发生这样的行为，因此，写入以及擦除的速度都很慢。同时，已知技术中电子经由如图1所示的一隧穿窗(tunnel window)44来进出浮置闸极26，由于隧穿窗44内的隧穿氧化层24特别薄，有利于电子的隧穿以改善记忆体组件的表现，但是，却又遭遇到制造上的问题。

如图1所示，已知技术的记忆胞14中，在制作隧穿窗44的前，会在靠近源极区域16以及汲极区域18的部分信道区域22内，分别制作一埋藏植入区域(buried implant region)46，且埋藏植入区域46为N型轻掺杂区域(N-typelightly doped regions)。制作埋藏植入区域46的目的在于提高隧穿速率，进而改善写入的速度，以及改善热电子的射入(hot electron injection)。由于隧穿窗44的位置必需位于埋藏植入区域46之内，因此，当进行对准时，十分的不容易。基于这样的考虑，隧穿窗44的大小不太可能缩小，以避免对不准(misalignment)的问题，但也因而造成记忆胞14缩小(shrinkage)时的阻碍。虽然在一些先前技术中，也曾经教导如何制作非常小尺寸的隧穿窗，但是这些方法的步骤都很繁琐，不但增加了制造的复杂度，也提高了产品的成本。

因此，如何发展出一种新的电可擦除且可程序只读记忆体结构，其可以在较低的操作电压之下执行写入与擦除以加快操作速度，同时又不需要隧穿窗的结构使记忆胞的尺寸可以缩小，且完全不增加制造的复杂度以及产品的成本，便成为一十分重要的课题。

发明内容

因此本发明的主要目的在于提供一种电可擦除且可程序只读忆体结构以及其写入与擦除的方法，以解决上述问题。

本发明提供一种写入以及擦除电可擦除且可程序只读存储元件的方法，该方法包含有一经由写入位线的价带至价带隧穿引发热电子写入以及一经由擦除位线的福乐诺汉穿隧擦除。该电可擦除且可程序只读存储元件包含有：一P型晶体管，一N型晶体管，以及一双闸极P型晶体管。该P型晶体管的源极电连接至该写入位线，该N型晶体管的源极电连接至该擦除位线，且该双闸极P型晶体管的汲极电连接至该P型晶体管的汲极以及该N型晶体管的汲极。

本发明的电可擦除且可程序只读存储元件采用一P型的电可擦除且可程序只读记忆胞来取代N型的电可擦除且可程序只读记忆胞，再利用电连接至写入位线的P型选择晶体管来进行价带至价带隧穿引发热电子写入，并利用电连接至擦除位线的N型选择晶体管来进行福乐诺汉穿隧擦除。因为价带至价带隧穿引发热电子现象可以产生可观的电流，故价带至价带隧穿引发的热电子射入明显较福乐诺汉穿隧所产生的热电子射入快速，将可以大幅改善写入的速度。另外，由于写入的效率明显提高，本发明的电可擦除且可程序只读存储元件结构中，已知技术所采用的隧穿窗可以被一般的隧穿氧化层所取代，完全避免了已知技术中因对不准而衍生的制造复杂化以及成本提高的问题，同时组件尺寸缩小时不会遭遇到困难。此外，操作电压也可明显降低，对目前工业界普遍以轻薄短小为制作原则的趋势而言，适用范围又更加扩大。

附图说明

图1为一已知电可擦除且可程序只读存储元件的剖面图。

图2为本发明的一电可擦除且可程序只读存储元件的布局示意图。

图3为图2的电可擦除且可程序只读存储元件的剖面示意图。

图4为图2的电可擦除且可程序只读存储元件沿4-4′切线的剖面示意图。

图5为本发明的电可擦除且可程序只读存储元件的电路图。

图6为本发明的电可擦除且可程序只读存储元件的操作电压范例表。

图号说明

10、100电可擦除且可程序只读存储元件

11、101半导体芯片 12、102P型硅基底

103 N型井 104P型井

14、106记忆胞 16、36、114、138源极区域

18、116、134汲极区域 22、118信道区域

24、122隧穿氧化层 26、124浮置闸极

28、126介电层 32、128控制闸极

34、108 N型选择晶体管 38闸极

42端子 44隧穿窗

46埋藏植入区域 112P型选择晶体管

125多晶硅层 129多晶硅层

136、142选择闸极 143多晶硅层

144浅沟隔离 146多晶硅层

具体实施方式

请参考图2至图4，图2为本发明的电可擦除且可程序只读存储元件100的布局示意图，图3为图2的电可擦除且可程序只读存储元件100的剖面示意图，图4为图2的电可擦除且可程序只读存储元件100沿4-4′线的剖面示意图。如图2与图3所示，本发明的电可擦除且可程序只读存储元件100设置于一半导体芯片101之上，半导体芯片101包含有一P型硅基底102，一N型并(deep N-well，DNW)103设置于P型硅基底102的内，以及一P型井(P-well，PW)104设置于N型井103的内。电可擦除且可程序只读存储元件100包含有一P型记忆胞106、一N型选择晶体管108以及一P型选择晶体管112。

记忆胞106中又包含有一源极区域114、一汲极区域116设置于N型井103的表面，以及一位于源极区域114与汲极区域116之间的信道区域118，源极区域114与汲极区域116均为P型重掺杂区域(P-type heavy doped regions)，且源极区域114电连接至一源极线(source line，SL)。记忆胞106另包含有一隧穿氧化层(tunnel oxide layer)122设置于N型井103的一上表面123，且隧穿氧化层122覆盖住信道区域118，一浮置闸极124设置于隧穿氧化层122的表面，一介电层126覆盖住浮置闸极124，以及一控制闸极128设置于介电层126以及隧穿氧化层122的表面。

N型选择晶体管108包含有一源极区域132、一汲极区域134以及一选择闸极(select gate，SG)136，且N型选择晶体管108的源极区域132被电连接至一擦除位线(erase bit line，Ebl)。P型选择晶体管112包含有一源极区域138、一汲极区域以及一选择闸极142，由于P型选择晶体管112的汲极区域与记忆胞106的汲极区域116相重叠，故在此不做特别的标示，且P型选择晶体管112的源极区域138被电连接至一写入位线(program bit line，Pbl)。由于选择闸极136、142与记忆胞106内的浮置闸极124经由蚀刻同一多晶硅层所形成，所以在图3中选择闸极136、142上方分别显示有一多晶硅层143。

如图4所示，当沿切线4-4′来看时，可以很清楚看到N型井103设置于P型硅基底102的内，以及P型井104设置于N型井103的内。隧穿氧化层122设置于P型硅基底102之上，用来作为浮置闸极124的一多晶硅层125设置于隧穿氧化层122之上，介电层126覆盖住用来作为浮置闸极124的多晶硅层125，以及一用来作为控制闸极128的另一多晶硅层129设置于介电层126以及隧穿氧化层122之上。另外，P型井104以及N型井103被浅沟隔离(shallow trenchisolation)144所隔绝。

当对照图2、图3与图4来看时，可以于图2中看到成对且平行设置的多晶硅层146，设置于P型并104之内用来作为N型选择晶体管108的源极区域132的重掺杂区域，设置于N型井103之内用来作为P型选择晶体管112的源极区域138的重掺杂区域，以及用来隔绝P型井104以及N型井103的浅沟隔离144。值得注意的是，为了图标绘制上的方便起见，浅沟隔离144在图3中并未显示出来。

请参考图5，图5为本发明电可擦除且可程序只读存储元件100的电路图。如图5所示，本发明的电可擦除且可程序只读存储元件100包含有P型选择晶体管112、N型选择晶体管108以及P型记忆胞106。P型选择晶体管112的源极区域138电连接至写入位线，N型选择晶体管108的源极区域132电连接至擦除位线，P型记忆胞106的汲极区域116电连接至P型选择晶体管112的汲极区域(与记忆胞106的汲极区域116相重叠)以及N型选择晶体管108的汲极区域134。P型选择晶体管112以及N型选择晶体管108经由选择闸极136、142(请参阅图3)而电连接，P型记忆胞106经由图2所示的特殊布局而同时电连接至P型选择晶体管112以及N型选择晶体管108。

请参考图6，图6为本发明的电可擦除且可程序只读存储元件100的操作电压范例表。如图3图6所示，本发明的电可擦除且可程序只读存储元件100于进行写入时，先将一第一正电位(例如+8V)施加于控制闸极128之上，以使第一正电位电容性偶合(capacitively coupled)至浮置闸极124，并产生一横越隧穿氧化层122的电场。再将一第一负电位(例如-8V)施加于P型选择晶体管112的选择闸极142之上，以将P型选择晶体管112开启，所以，当一负的写入电位(例如-6V)被施加于写入位线之上时，写入电位将会经由被开启的P型选择晶体管112传导至P型记忆胞106的汲极区域116。如此一来，由于控制闸极128与汲极区域116之间存在高的正电位差，造成了所谓的价带至价带隧穿(band-to-band tunneling，BTBT)的现象，于P型记忆胞106的汲极区域116的连接面(junction)产生电子-电洞对，电子-电洞对中的电子将会被空乏区(depletion region)中的电场所加速并获得足够的能量成为所谓的热电子(hot electrons)，进而射入浮置闸极124的内，完成所谓价带至价带隧穿引发热电子(band-to-band tunneling induced hot-electrons，BTBTIHE)写入的动作。

当本发明的电可擦除且可程序只读存储元件100进行擦除时，先将一第二负电位(例如-8V)施加于控制闸极128之上，再将一第二正电位(例如+10V)施加于N型选择晶体管108的选择闸极136之上，以开启N型选择晶体管108，当一正的擦除电位(例如+8V)被施加于擦除位线之上时，擦除电位会经由被开启的N型选择晶体管108传导至P型记忆胞106的汲极区域116。此时，由于控制闸极128与汲极区域116之间存在高的负电位差，以及控制闸极128与N型井103之间存在的高的负电位差(N型井103经由端子接地)，将使原本储存于浮置闸极124内的电子受到横跨隧穿氧化层122的电场的影响，藉由福乐诺汉穿隧机制，横越隧穿氧化层122，完成所谓的福乐诺汉穿隧擦除的动作。

另外，当本发明的电可擦除且可程序只读存储元件100进行读取(read)时，先将将一第三正电位(例如+3.3V)施加于电连接至P型记忆胞106的源极区域114的源极线之上，再将一低于第三正电位的电位(例如+1V)施加于写入位线之上。此时，由于源极线与写入位线间存在一电位差，将使储存于浮置闸极124内的电子流出，并于源极线的端子量得电流；反之，若浮置闸极124之中并未储存电子，则于源极线的端子量不到定值以上的电流。

由于本发明的电可擦除且可程序只读存储元件采用一P型的电可擦除且可程序只读记忆胞来取代先前技术中的N型的电可擦除且可程序只读记忆胞，再利用电连接至写入位线的P型选择晶体管来进行价带至价带隧穿引发热电子写入，并利用电连接至擦除位线的N型选择晶体管来进行福乐诺汉穿隧擦除。因为价带至价带隧穿引发热电子的现象可以产生可观的电流，故价带至价带隧穿引发的热电子射入，明显较福乐诺汉穿隧所产生的热电子射入快速，写入速度以及写入效率因此大幅改善，并因而可以免除已知结构中的隧穿窗。应用本发明的结构于一实际生产线时，只要能保持高的闸极耦合比例(gatecoupling ratio)以及良好的隧穿氧化层品质，就可以制作出快速写入、低操作电压，信赖度良好以及小尺寸的可位寻址化的电可擦除且可程序只读记忆产品。

相较于已知电可擦除且可程序只读存储元件的结构与操作方法，本发明的电可擦除且可程序只读存储元件采用一P型的电可擦除且可程序只读记忆胞来取代N型的电可擦除且可程序只读记忆胞，再利用电连接至写入位线的P型选择晶体管来进行价带至价带隧穿引发热电子写入，并利用电连接至擦除位线的N型选择晶体管来进行福乐诺汉穿隧擦除。因为价带至价带隧穿引发热电子现象可以产生可观的电流，故价带至价带隧穿引发的热电子射入明显较福乐诺汉穿隧所产生的热电子射入快速，将可以大幅改善写入的速度。另外，由于写入的效率明显提高，本发明的电可擦除且可程序只读存储元件结构中，已知技术所采用的隧穿窗可以被一般的隧穿氧化层所取代，完全避免了已知技术中因对不准而衍生的制造复杂化以及成本提高的问题，同时组件尺寸缩小时不会遭遇到困难。此外，操作电压亦可明显降低，对目前工业界普遍以轻薄短小为制作原则的趋势而言，适用范围又更加扩大。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims

1.一种写入以及擦除一电可擦除且可程序只读记忆组件的方法，包含有一经由写入位线的价带至价带隧穿引发热电子写入以及一经由一擦除位线的福乐诺汉穿隧擦除。

2.如权利要求1所述的方法，其中该电可擦除且可程序只读存储元件包含：

一P型晶体管，该P型晶体管的一源极电连接至该写入位线；

一N型晶体管，该N型晶体管的一源极电连接至该擦除位线；以及

一双闸极P型晶体管，该双闸极P型晶体管的一汲极电连接至该P型晶体管的一汲极以及该N型晶体管的一汲极。

3.如权利要求2所述的方法，其中该P型晶体管以及该N型晶体管均为选择晶体管。

4.如权利要求2所述的方法，其中该双闸极P型晶体管为一电可擦除且可程序只读记忆胞。

5.如权利要求2所述的方法，其中该价带至价带隧穿引发热电子写入包含有下列步骤：

将一第一正电位施加于该双闸极P型晶体管的控制闸之上；

将一第一负电位施加于该P型晶体管的闸极之上以开启该P型晶体管；以及

将一第二负电位施加于该写入位线之上以将该第二负电位传导至该双闸极P型晶体管的该汲极。

6.如权利要求5所述的方法，其中该热电子经由价带至价带隧穿引发电子-电洞对而产生于该双闸极P型晶体管的该汲极的一接面(junction)。

7.如权利要求2所述的方法，其中该福乐诺汉穿隧擦除包含有下列步骤：

将一第三负电位施加于该双闸极P型晶体管的一控制闸之上；

将一第二正电位施加于该N型晶体管的闸极之上以开启该N型晶体管；以及

将一第三正电位施加于该擦除位线之上以将该第三正电位传导至该双闸极P型晶体管的该汲极。

8.如权利要求7所述的方法，其中该双闸极P型晶体管的该控制闸极以及该汲极的一电位差导致该福乐诺汉穿隧擦除。

9.如权利要求2所述的方法，另包含有一读取方法，且该读取方法包含有下列步骤：

将一第四正电位施加于该双闸极P型晶体管的一源极线之上；以及

将一低于该第四正电位的电位施加于该写入位线之上。

10.一种利用价带至价带隧穿引发热电子写入以及福乐诺汉穿隧擦除的电可擦除且可程序只读记忆组件包含有：

一P型晶体管，该P型晶体管的一源极电连接至一写入位线；

一N型晶体管，该N型晶体管的一源极电连接至一擦除位线；以及

11.如权利要求10所述的EEPROM组件，其中该P型晶体管以及该N型晶体管均为选择晶体管。

12.如权利要求10所述的EEPROM组件，其中该双闸极P型晶体管为一电可擦除且可程序只读记忆胞。

13.如权利要求12所述的EEPROM组件，其中该双闸极P型晶体管另包含有一电连接至一源极线的源极，以及一位于该源极以及该汲极间的信道。

14.如权利要求13所述的EEPROM组件，其中该双闸极P型电晶另包含有一隧穿氧化层设置于该信道的一上表面，一浮置闸极于该隧穿氧化层的一上表面，一隔离层设于该浮置闸极层的一表面，以及一控制闸极设于该隔离层的一上表面。

15.如权利要求14所述的EEPROM组件，其中该价带至价带隧穿引发热电子写入包含有下列步骤：

将一第一正电位施加于该双闸极P型晶体管的该控制闸之上；

将一第一负电位施加于该P型晶体管的一闸极之上以开启该P型晶体管；以及

将一负写入电位施加于该写入位线之上以将该负写入电位传导至该双闸极P型晶体管的该汲极。

16.如权利要求15所述的EEPROM组件，其中经由该开启的P型晶体管传导至该双闸极P型晶体管的该汲极的负写入电位于双闸极P型晶体管的该汲极的一接面产生该价带至价带隧穿引发热电子。

17.如权利要求14所述的EEPROM组件，其中该福乐诺汉穿隧擦除包含有下列步骤：

将一第二负电位施加于该双闸极P型晶体管的该控制闸之上；

将一正擦除电位施加于该擦除位线之上以将该正擦除电位传导至该双闸极P型晶体管的该汲极。

18.如权利要求17所述的EEPROM组件，其中该双闸极P型晶体管的该控制闸极以及该汲极的一电位差导致该福乐诺汉穿隧擦除。

19.如权利要求13所述的EEPROM组件另包含有一读取方法，且该读取方法包含有下列步骤：

将一第三正电位施加于该双闸极P型晶体管的该源极线之上；以及将一低于该第三正电位的电位施加于该写入位线之上。