CN1623115A - 液晶显示器及其驱动方法以及帧存储器 - Google Patents

液晶显示器及其驱动方法以及帧存储器 Download PDF

Info

Publication number
CN1623115A
CN1623115A CNA028285670A CN02828567A CN1623115A CN 1623115 A CN1623115 A CN 1623115A CN A028285670 A CNA028285670 A CN A028285670A CN 02828567 A CN02828567 A CN 02828567A CN 1623115 A CN1623115 A CN 1623115A
Authority
CN
China
Prior art keywords
data
pins
row
frame memory
grey scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028285670A
Other languages
English (en)
Other versions
CN100354706C (zh
Inventor
李白云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1623115A publication Critical patent/CN1623115A/zh
Application granted granted Critical
Publication of CN100354706C publication Critical patent/CN100354706C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

根据本发明的一种液晶显示器包括一通过突发模式与输出并存储数据的帧存储器相连接的灰度信号调节器。通过所述突发模式，该灰度信号调节器从数据灰度信号源接收当前帧的灰度信号，并将其存储在所述帧存储器，并读取存储在所述帧存储器中的前一帧的灰度信号，以生成并输出根据当前帧的灰度信号和前一帧的灰度信号的经修正的灰度信号。所述帧存储器的数据管脚和指令管脚共享与所述灰度信号调节器连接的总线。

Description

液晶显示器及其驱动方法以及帧存储器
技术领域
本发明涉及一种用于液晶显示的液晶显示器、及其驱动方法以及帧存储器。
背景技术
近年，由于个人计算机和电视机的变轻和变薄而要求重量轻并且薄的显示器。根据这样的要求，已经开发出诸如液晶显示器(LCD)之类的平板显示器(FPD)，以取代阴极射线管(CRT)。
LCD包括两个平板和安置于其间的具有介电各向异性的液晶层，通过把电场施加于液晶层并调整该电场的强度以控制穿过这些板的光量。这样的LCD是FPD的代表，在LCD中，主要应用的是使用薄膜晶体管(TFT)作为转换元件的TFT LCD。
另外，由于TFT LCD不仅用作计算机的显示器而且用作电视机的显示器，增加了实现运动图像的要求。人们把以等于或大于每秒24帧的高速度显示的连续图像认为是运动图像。这是由于残留影像效应，即人的眼睛会把所认知出的图像记忆0.04秒。
诸如CRT之类的脉冲发光类型的显示器，在前一帧与后一帧之间有一空白间隔，该空白间隔通过残留影像效应补偿。因此，由于空白间隔，前帧与后帧之间亮度上的更大差距不能阻止自然的运动图像的实现。然而，常规TFT LCD有一缺点，即由于慢的响应时间，不容易实现运动图像。为了改进这个响应时间的问题，常规技术使用光补偿带(OCB)模式的TFT LCD或使用铁电液晶(FLC)材料。
然而，OCB模式LCD或FLCD的板结构与普通TFT LCD不同。申请人通过增加能够在不改变TFT LCD的板结构的情况下生成修正的数据电压的灰度信号调节器，解决上述问题，参见公开号为2000-0077568，题为“液晶显示器及其驱动方法”(于2001年2月3日申请并于2001年8月20日公开)的韩国专利申请。
灰度信号调节器的帧存储器用于存储并输出灰度信号，该帧存储器可以被嵌入灰度信号调节器，然而，出于价格因素考虑，最好是将其作为外部存储器实施，如图3所示。
在这种情况下，该灰度信号调节器需要用来与该外部帧存储器连接的管脚。然而，该灰度信号调节器的管芯的规格与其管脚总数的平方成比例增长，其结果是增加了生产成本。
发明内容
为了解决该问题，本发明的目的是减少灰度信号调节器与帧存储器连接的部分。
通过该帧存储器的一些管脚共享与该灰度信号调节器连接的总线，实现本发明的目的。
根据本发明的所述第一个特性，液晶显示器包括：液晶显示板、栅极(gate)驱动器、数据驱动器和灰度信号调节器。该液晶显示板包括：多条栅极线，用于传输扫描信号；多条数据线，用于传输数据电压，与所述栅极线绝缘并交叉；以及多个像素，在由所述栅极线和所述数据线定义的区域上构成，其中每个像素均具有连接至所述栅极线和所述数据线并以矩阵形式安置的转换元件。
所述灰度信号调节器从数据灰度信号源接收灰度信号，生成并输出根据当前帧的灰度信号和前一帧的灰度信号的经修正的灰度信号，栅极驱动器顺序向所述栅极线供应扫描信号，所述数据驱动器把从所述数据灰度信号源输出的经修正的灰度信号转变为相应的数据电压并将其供应至所述数据线。
此处，灰度信号调节器包括帧存储器，用于在突发(burst)模式下存储来自数据灰度信号源的当前帧的灰度信号，以及在突发模式下输出前一帧的灰度信号，突发模式是指通过一次指令处理特定量的数据。
另外，最好是灰度信号调节器包括：控制器，控制帧存储器的灰度信号的读取和写入；灰度信号转换器，生成并输出取决于当前帧的灰度信号和前一帧的灰度信号的经修正的灰度信号。并且该灰度信号调节器可以包括高速缓冲存储器，临时存储按次序输入的当前帧的灰度信号，并将其发送至帧存储器。
在这种情况下，最好是该帧存储器在灰度信号调节器的外部构成，以与该灰度信号调节器连接。
为了与该灰度信号调节器接口，帧存储器包括：多个数据管脚、多个指令管脚、数据屏蔽管脚和芯片选择管脚。指令管脚与数据管脚共享总线，接收所需的指令以操作该帧存储器，通过该每一条指令输入/输出数据。
该数据屏蔽管脚用于在无数据输入/输出时屏蔽数据管脚，该芯片选择管脚用于选择总线作为数据管脚或指令管脚。
在这种情况下，最好是当数据屏蔽管脚和芯片选择管脚处于有效(active)状态时，总线用于指令管脚；当数据屏蔽管脚和芯片选择管脚处于无效(inactive)状态时，总线用于数据管脚。
此处，当从帧存储器突发读取数据时，总线用于指令管脚，以使对帧存储器的存储体预充电并且分配存储数据的行和将被读取的第一数据的列的地址；所述总线用于数据管脚，以使从所分配的列突发读取所分配的行的数据。
另外，当从帧存储器突发写入数据时，总线用于指令管脚，以使对帧存储器的存储体预充电并且分配写数据的行和将被写入的第一数据的列的地址；所述总线用于数据管脚，以使从所分配的列突发写入所分配的行的数据。
根据本发明的第二个特性，根据本发明的第一个特性，提供驱动该液晶显示器的方法。通过改变数据屏蔽管脚和芯片选择管脚的状态，使用总线作为数据管脚或指令管脚，完成前一帧的灰度信号的突发读取，或者当前帧的灰度信号的突发写入。
此处，所述突发读取包括：通过选择总线作为指令管脚来向帧存储器的存储体(bank)预充电；分配用于存储将被读取的灰度信号的行；在所分配的行中分配将被读取的第一列的地址；以及将总线改变为数据管脚，以通过突发模式按照分配的列一列一列地读取存储在所分配的列中的灰度信号。
另外，所述突发写入包括：通过选择总线作为指令管脚来向帧存储器的存储体预充电；分配用于存储将被读取的灰度信号的行；在所分配的行中分配将被读取的第一列的地址；以及将总线改变为数据管脚，以通过突发模式按照分配的行一行一行地将灰度信号写入所分配的行。
在这种情况下，当向所述的存储体预充电时，可以仅仅向该帧存储器的存储体中具有所分配的行的存储体预充电，或者同时向该帧存储器的所有存储体预充电。或者，当分配第一行的地址时，可以提供自动预充电指令，以使下一存储体能够在帧存储器中通过其自身预充电。
另外，在突发写入之前，可以在将灰度信号临时存储在外部高速缓冲存储器之后，将其写入帧存储器。
附图说明
图1示出了根据本发明的实施例的液晶显示器；
图2的框图示出了根据本发明的实施例的灰度信号调节器；
图3的框图示出了作为外部存储器的帧存储器的实现；
图4的框图示出了根据本发明的实施例的作为外部存储器的帧存储器的实现；
图5A的序列图示出了帧存储器的加电；图5B的序列图示出了帧存储器的突发读取；和图5C的序列图示出了帧存储器的突发写入。
具体实施方式
本发明的实施例将参照附图详细描述，以使本领域技术人员能够易于实施。然而，本发明并不限于本实施例所作的描述，本发明可以以多种不同形式实施。
首先，参照图1至图3，根据本发明的实施例，描述一种LCD和一种灰度信号调节器。
图1示出了根据本发明的实施例的液晶显示器；图2的框图示出了根据本发明的实施例的灰度信号调节器；图3的框图示出了作为外部存储器的帧存储器的实现。
如图1所示，根据本发明的实施例，LCD包括液晶板100、栅极驱动器200、数据驱动器300和数据灰度信号调节器400。
在液晶板100上设置有多条用于传输栅极导通电压的栅极线120和多条用于传输数据电压的数据线130。两条相邻的栅极线120和两条相邻的数据线130规定了一像素区域，在每个像素区域中形成一TFT 110。连接至栅极线120的栅极和连接至数据线130的源极和漏极，构成了TFT 110的三个端，像素电容C1和存储电容Cst连接至TFT 110的漏极。
栅极驱动器200按次序向栅极线120施加栅极导通电压，以导通该TFT 110。
在灰度信号调节器400从数据灰度信号源(例如，图形控制器)(未示出)接收数据灰度信号Gn之后，它基于当前帧的数据灰度信号生成经修正的数据信号Gn’以及前一帧的数据灰度信号。此处，灰度信号调节器400可以或者作为独立单元存在，或者被包括于图形卡或LCD模块中。
数据驱动器300把从灰度信号调节器400所接收的经修正的数据灰度信号Gn’改变为将被施加于相应的数据线130的相应的灰度电压(数据电压)。
然后，参照图2，将详细描述灰度信号调节器400。
如图2所示，灰度信号调节器400包括合成器410、帧存储器420、控制器430以及灰度信号转换器440和分离器450。
合成器410从数据灰度信号源(未示出)接收灰度信号Gn，以转变数据流的频率，使得该灰度信号调节器400能够处理该灰度信号Gn。例如，假设从数据灰度信号源与65MHz的频率同步接收18位数据且该数据灰度信号调节器400的组件的最大处理频率是50MHz，则合成器410通过组合两个18位灰度信号来合成36位灰度信号Gm，并将其发送至帧存储器420。
帧存储器420读取存储在特定地址的前一灰度信号Gm-1，并将其输出至灰度信号转换器440，同时将合成器410所发送的灰度信号Gm存储至该特定地址。灰度信号转换器440接收合成器410所输出的当前帧的灰度信号Gm以及帧存储器420所输出的前一帧的灰度信号Gm-1，然后，基于其生成经修正的灰度信号Gm’。
分离器450分割从灰度信号转换器440所输出的36位的经修正的数据灰度信号Gm’，以输出18位的经修正灰度信号Gn’。
根据本发明的实施例，由于与数据灰度信号同步的时钟频率不同于帧存储器的接入频率(accessing frequency)，因此需要合成器410和分离器450合成及分割数据灰度信号。然而，当与数据灰度信号同步的时钟频率和帧存储器的接入频率相同时，不需要它们。
此处，如图3所示，最好是帧存储器420以分离的外部存储器实现。具有帧存储器性能的外部存储器的例子是突发型存储器，如SDRAM及DDRSDRAM。虽然本发明的实施例使用具有512K×32×4存储体结构的64MbSDRAM作为帧存储器，但对于本领域技术人员很明显，可以使用其它的突发型存储器。
根据本发明的实施例，为了与灰度信号调节器400连接，作为具有512K×32×4存储体结构的64Mb SDRAM的帧存储器420需要总共52个管脚。该52个管脚包括：4个第一组管脚、16个第二组管脚和1个第三组管脚。4个第一组管脚包括：时钟(CLS)、时钟使能(CKE)、芯片选择(CS)和数据屏蔽(DQM)。16个第二组管脚包括：1个行接入选通(RAS)、1个列接入选通(CAS)、1个写使能(WE)、2个存储体地址(BA0和BA1)和11个地址(ADDR0至ADDR10)。1个第三组管脚包括32个数据管脚(DQ0至DQ31)。
构成为芯片的灰度信号调节器400的管芯的尺寸与总管脚数的平方成比例增长，其结果是增加了生产成本。因此，如果灰度信号调节器400的管脚数目减少，将可能减小其管芯的尺寸，由此而减少了生产成本。这对于独立的数据灰度信号调节器400以及对于包含于图形卡或LCD模块的数据灰度信号调节器都是正确的。
参照图4和图5A至图5C，将详细描述根据本发明实施例的帧存储器及其驱动方法。
图4的框图示出了根据本发明的实施例的作为外部存储器的帧存储器的实现。
如图4所示，在使用具有512K×32×4存储体结构的64Mb SDRAM作为帧存储器420的情况下，由于与图3不同，此处16个第二组管脚和第三组管脚中的16个管脚的总线是共享的，所以该灰度信号调节器400的管脚数减少至16。
由于突发型帧存储器420具有突发模式，因而它能够在没有其它单独的指令的情况下读写数据至多达一页(page)。如下文所述，这种突发型帧存储器420可以通过调整针对第二组管脚和第三组管脚的控制序列来共享该第二组管脚和第三组管脚。
参照图5A至图5C，将详细描述根据本发明的实施例的帧存储器420的驱动方法。
图5A说明了帧存储器的加电(power up)序列，图5B说明了帧存储器的突发读取序列，图5C说明了帧存储器的突发写入序列。
首先，参照图5A描述帧存储器420的加电步骤。
为了执行帧存储器420的常规操作如读或写，首先需要加电步骤。该加电步骤仅仅通过一命令执行，因此不需要数据输入和输出，因此，通过使DQM有效来屏蔽数据管脚。换句话说，数据输入和输出被保持在高阻抗(HI-Z)状态的开路状态。这个加电步骤包括无操作(NOP)、预充电(PRE)、自动刷新(AR)和模式寄存器设置(MRS)。
在NOP步骤，使CKE有效并且使CS、RAS、CAS和WE管脚无效以保持200μs稳定时钟的输入状态。在PRE步骤，使CS、RAS和WE管脚有效(active)，CAS管脚无效(inactive)并且ADDR10设置为1，以此来对帧存储器420的所有存储体预充电。在AR步骤，使CS、RAS和CAS有效并且WE无效，来刷新预充电的存储体。该AR步骤被重复至少两次。在MRS步骤，使CS、RAS、CAS和WE有效并且使BA0、BA1、ADDR0至ADDR10为MRS值，从而设置CAS等待时间LT(2或3)、突发长度(1、2、4、8或满页)以及突发类型。
在加电步骤之后，可能突发读取或突发写入该帧存储器420。现在描述在加电步骤的MRS步骤将突发的长度设置为满页的情况。
参照图5B，描述突发读取该帧存储器420的方法。
首先，将被读取的存储体寻址至BA0和BA1，然后，使CS、RAS和WE无效并且ADDR10被设置为0以对人工寻址的存储体预充电(PRE0)。在预充电之后，将被读取的存储数据的行寻址至ADDR0至ADDR10。然后，使CS和RAS有效并且CAS和WE无效以使先前寻址的行有效(RA0)。由于PRE0和RA0步骤还没有读取有效的数据，因此DQM处于有效。
然后，将被读取的第一数据的列寻址至ADDR0至ADDR7，然后，使CS和CAS有效且RAS和WE无效且ADDR10设置为1以指示CAS(RD0)。当指示CAS时，使DQM有效以将CAS指令顺利插入帧存储器420，并使DQM无效以读取数据(RD0)。
此处，当CAS等待时间LT设为2时，在2个时钟之后从CAS指令读取数据，并且在2个时钟之后DQM指令操作。即，由于根据CAS指令DQM在2个时钟处于无效状态，因而数据没有读取，但数据能够在之后读取。因此，当设置ADDR0至ADDR7时，通过将该地址分配至将被读取的第一数据的行的地址-1，数据能够被正常读取。如图5B所示，当首先读取Q1时，该地址被分配至Q0。然而，当CAS等待时间LT设为3时，不会出现上述问题，将被读取的第一数据的行被寻址至ADDR0至ADDR7。
如上所述，分配256个小区(cell)数据的行地址首先根据DQM进入无效的变化被一个接一个地突发读取。在这种情况下，如图4所示，由于数据管脚和第二组管脚共享该总线，因而RAS、CAS、WE、BA、ADDR0和ADDR10可以当读取数据时改变它们的状态，然而，当不共享该总线的CS保持无效时，该指令不被插入帧存储器420。
由于在XGA显示的情况下，一条线有1024个像素，一个存储体的一列仅有256个小区，不足以存储这些像素。这样，在读取一个存储体的一列之后，必须连续读取下一存储体。
如在PRE0步骤中，将被读取的下一存储体寻址至BA0和BA1，并在前一存储体或其后的最后有效数据的下一时钟期间被预充电(PRE1)。同时，如上文所提到的，在读取状态，由于DQM指令在2个时钟之后操作，在最后有效数据的1个时钟之前使DQM有效，以屏蔽最后有效数据的下一时钟的数据。由于在预充电之后进行CAS指令RA1和突发读取RD1的操作与RA0和RD0的相应操作相同，因此其描述被省略。
用于显示的数据按次序输入，相比之下，在一个存储体的数据被读取之后，下一存储体的数据被读取。这导致时间差。为了补偿这样的时间差，高速缓冲存储器(未示出)可以被安置在灰度信号调节器400之内。通过临时存储将被发送至灰度信号调节器400的当前帧的灰度信号，并将其发送至帧存储器420，能够补偿这样的时间差。
当读取一线的所有数据并改变存储体时，在最后存储体的最后有效数据的1个时钟之前，使DQM有效以从有效数据的下一时钟起屏蔽数据管脚，然后，读取下一线的数据。由于读取下一线的数据的过程与上文描述的相同，因而省略该描述。
然后，参照图5C，描述突发写入帧存储器420的方法。
除了没有CAS等待时间LT之外，突发写入的过程与突发读取的过程相同。
具体地说，如在突发读取的PRE0步骤中，对将被写的存储体预充电(PRE0)，然后，使将被写的行有效(RA0)。由于DQM指令工作在没有等待时间LT的写入状态的时钟周期，因而DQM保持有效直至CAS发出指令，从下一时钟将DQM设置为无效(WR0)。由于从CAS指令的下一时钟数据被输入，因而将被写的数据行寻址至ADDR0至ADDR7，并且被分配的地址在存储数据的地址的前1(或超过1)地址。通过这种方式，256个小区的数据从CAS指令的下一时钟被一个接一个地写入。
由于在突发写入中，256个小区也仅仅在一个存储体的一行中，因此数据必须被连续地写入下一存储体。由于不像突发读取，当向下一存储体写入数据时，没有等待时间LT，从最后的有效数据的下一时钟起，使DQM有效。由于本领域技术人员参照附图和前面的描述可以轻易地实现接下来的操作(PRE1、RA1和WR1)，因此将省略这些描述。
当写入一线的所有数据并改变存储体时，从最后存储体的最后有效数据的下一时钟起，使DQM有效以从有效数据的下一时钟起屏蔽数据，然后，写入下一线的数据。由于这个过程与上文描述的相同，因而省略该描述。
如上所述，根据本发明的第一实施例，数据能够被突发读取、突发写入、在突发读取后突发写入、或在突发写入后突发读取。
下面，将描述本发明的第二实施例的帧存储器的驱动方法。
根据本发明的第一实施例，无论何时读取或写入，在帧存储器的驱动方法中，一个存储体被预充电，而在第二实施例中，当在一条线读取或写入数据时，所有的存储体被预充电。
具体地说，在一条线中的数据被读取或写入之前，在第一存储体的预充电步骤PRE0中，使CS、RAS和WE有效和CAS无效和ADDR10设置为1，来对所有的存储体预充电。随后，当读取或写入下一存储体时，忽略预充电步骤PRE1，CAS仅仅将被直接指令(RA1)。由于另外的过程与第一实施例相似，因此其描述将被省略。
下面，将描述本发明的第三实施例的帧存储器的驱动方法。
虽然根据本发明的第一个和第二实施例，在帧存储器的驱动方法中，预充电被人工指令，然而在第三实施例中，预充电在帧存储器中将自动完成。
具体地说，如果当指令CAS时ADDR10被设置为1(RA0和RA1)，则在完成突发读取或突发写入一个存储体之后，当突发读取或突发写入下一存储体时，在没有单独的预充电指令PRE1的情况下，预充电在帧存储器中将自动完成。另外的过程与第一个和第二实施例相似，因此其描述将被省略。
尽管已经详细地描述了本发明，但本领域技术人员应该认识到：在不背离所附权力要求所定义的本发明的构思与范围的情况下，可以对本发明进行多方面的修改、替代以及变动。
如上所述，根据本发明，灰度信号调节器能够减少与帧存储器连接的部分，以减小灰度信号调节器的尺寸。

Claims (19)

1.一种液晶显示器，包括：
液晶显示板，包括多条用于传输扫描信号的栅极线；多条与所述栅极线绝缘并交叉的用于传输数据电压的数据线；以及多个在由所述栅极线和所述数据线定义的区域上构成的像素，其中每个像素均具有连接至所述栅极线和所述数据线并以矩阵形式安置的转换元件；
栅极驱动器，用于顺序向所述栅极线供应所述扫描信号；
灰度信号调节器，用于从数据灰度信号源接收灰度信号，生成并输出考虑了当前帧的灰度信号和前一帧的灰度信号的经修正的灰度信号；以及
数据驱动器，把从所述数据灰度信号源输出的经修正的灰度信号转变为相应的数据电压，并将其提供至所述数据线，
其中，所述灰度信号调节器包括帧存储器，用于在突发模式下存储来自所述数据灰度信号源的当前帧的灰度信号，以及在所述突发模式下输出其前一帧的灰度信号，突发模式是通过一次指令处理特定量的数据。
2.根据权利要求1中所述的液晶显示器，其中，所述灰度信号调节器还包括控制器，用于控制所述帧存储器的灰度信号的读取和写入；以及灰度信号转换器，用于生成并输出取决于当前帧的灰度信号和前一帧的灰度信号的经修正的灰度信号。
3.根据权利要求2中所述的液晶显示器，所述灰度信号调节器还包括高速缓冲存储器，用于临时存储发送至所述帧存储器的当前帧的灰度信号，并将其发送至所述帧存储器。
4.根据权利要求2或权利要求3中所述的液晶显示器，其中，所述帧存储器在所述灰度信号调节器的外部构成，与该灰度信号调节器连接。
5.根据权利要求4中所述的液晶显示器，其中，所述帧存储器包括：
多个数据管脚，一对一地与多条总线连接，这些总线与所述灰度信号调节器连接并输入/输出数据；
多个指令管脚，与所述数据管脚共享所述总线，并接收所需的指令以操作所述帧存储器；
数据屏蔽管脚，用于在无数据输入/输出时屏蔽所述数据管脚；以及
芯片选择管脚，用于选择作为所述数据管脚或所述指令管脚的所述总线。
6.根据权利要求5中所述的液晶显示器，其中，当所述数据屏蔽管脚和所述芯片选择管脚处于所述有效状态时，所述总线用于所述指令管脚，和当所述数据屏蔽管脚和所述芯片选择管脚处于所述无效状态时，所述总线用于所述数据管脚。
7.根据权利要求6中所述的液晶显示器，其中，在所述帧存储器中，所述总线用于所述指令管脚，以使得对所述帧存储器的存储体预充电并且分配存储数据的行和将被读取的第一数据的列的地址，和所述总线用于所述数据管脚，以使得通过所述突发模式从所分配的列读取所分配的行的数据。
8.根据权利要求5中所述的液晶显示器，其中，在所述帧存储器中，所述总线用于所述指令管脚，以使得对所述帧存储器的存储体预充电并且分配写数据的行和将被写入的第一数据的列的地址，和所述总线用于所述数据管脚，以使得通过所述突发模式从所分配的列写入所分配的行的数据。
9.一种帧存储器，用于通过突发模式在一个帧期间存储并输出数据，突发模式是指通过一次指令处理特定量的数据，所述帧存储器包括：
多个数据管脚，一对一地从外部与多条总线连接，并输入/输出数据；
多个指令管脚，与所述数据管脚共享所述总线，并接收所需的指令以操作所述帧存储器；
数据屏蔽管脚，用于在无数据输入/输出时屏蔽所述数据管脚；以及
芯片选择管脚，用于选择作为所述数据管脚或所述指令管脚的所述总线。
10.根据权利要求9中所述的帧存储器，其中，当所述数据屏蔽管脚和所述芯片选择管脚处于所述有效状态时，选择所述总线作为所述指令管脚，和当所述数据屏蔽管脚和所述芯片选择管脚处于所述无效状态时，选择所述总线作为所述数据管脚。
11.根据权利要求9中所述的帧存储器，其中，取决于所述数据屏蔽管脚和所述芯片选择管脚的状态，选择作为所述指令管脚的所述总线，以使得对所述帧存储器的存储体预充电并且分配存储数据的行和将被读取的第一数据的列的地址，和所述总线被改变为所述数据管脚，以使得通过所述突发模式从所分配的列读取所分配的行的数据。
12.根据权利要求9中所述的帧存储器，其中，取决于所述数据屏蔽管脚和所述芯片选择管脚的状态，选择作为所述指令管脚的所述总线，以使得对所述帧存储器的存储体预充电并且分配写数据的行和将被写入的第一数据的列的地址，所述总线被改变为所述数据管脚，以使得通过所述突发模式从所分配的列写入所分配的行的数据。
13.一种驱动液晶显示器的方法，包括多个数据管脚，一对一地从所述外部与多条总线连接，并输入/输出数据，多个指令管脚，与所述数据管脚共享所述总线，并接收所需的指令以操作所述帧存储器，数据屏蔽管脚，用于屏蔽所述数据管脚，芯片选择管脚，用于选择芯片，以及帧存储器，用于通过突发模式在一个帧期间存储并输出灰度信号，所述驱动液晶显示器的方法包括：
通过改变所述数据屏蔽管脚和所述芯片选择管脚的状态，使用所述总线作为所述数据管脚或所述指令管脚，通过所述突发模式突发读取前一帧的灰度信号，以及
通过改变所述数据屏蔽管脚和所述芯片选择管脚的状态，使用所述总线作为所述数据管脚或所述指令管脚，通过所述突发模式突发写入当前帧的灰度信号。
14.根据权利要求13中所述的驱动液晶显示器的方法，其中所述突发读取包括：
通过选择所述总线作为所述指令管脚，对所述帧存储器的存储体预充电；
分配存储将被读取的灰度信号的行；
在所述的所分配的行中分配将被读取的第一列的地址，以及
将所述总线改变为所述数据管脚，以通过所述突发模式从所述的所分配的列一列一列地读取存储在所分配的列中的灰度信号。
15.根据权利要求13中所述的驱动液晶显示器的方法，其中，所述突发写入包括：
通过选择作为所述指令管脚的所述总线，对所述帧存储器的存储体预充电；
分配用于存储将被读取的灰度信号的行；
在所述的所分配的行中分配将被读取的第一列的地址，以及
将所述总线改变为所述数据管脚，以通过所述突发模式从所分配的行一行一行地向所述的所分配的行中写入灰度信号。
16.根据权利要求14或权利要求15中所述的驱动液晶显示器的方法，仅仅向所述帧存储器的存储体中具有所述的所分配的行的存储体预充电。
17.根据权利要求14或权利要求15中所述的驱动液晶显示器的方法，同时向所述帧存储器的所有存储体预充电。
18.根据权利要求14或权利要求15中所述的驱动液晶显示器的方法，其中所述第一行的地址的分配包括提供自动预充电指令，以使下一存储体在所述帧存储器中通过其自身预充电。
19.根据权利要求15中所述的驱动液晶显示器的方法，其中，所述突发写入包括在将所述当前帧的灰度信号临时存储在外部高速缓冲存储器之后，将其写入所述帧存储器。
CNB028285670A 2002-02-08 2002-07-22 液晶显示器及其驱动方法以及帧存储器 Expired - Fee Related CN100354706C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002/7366 2002-02-08
KR1020020007366A KR100878231B1 (ko) 2002-02-08 2002-02-08 액정 표시 장치 및 그 구동 방법과 프레임 메모리

Publications (2)

Publication Number Publication Date
CN1623115A true CN1623115A (zh) 2005-06-01
CN100354706C CN100354706C (zh) 2007-12-12

Family

ID=27656421

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028285670A Expired - Fee Related CN100354706C (zh) 2002-02-08 2002-07-22 液晶显示器及其驱动方法以及帧存储器

Country Status (8)

Country Link
US (1) US7002538B2 (zh)
EP (1) EP1472566A4 (zh)
JP (1) JP2003302953A (zh)
KR (1) KR100878231B1 (zh)
CN (1) CN100354706C (zh)
AU (1) AU2002325559A1 (zh)
TW (1) TW571274B (zh)
WO (1) WO2003067317A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089939B (zh) * 2006-06-12 2011-09-14 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890026B1 (ko) * 2002-11-20 2009-03-25 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
TW200522721A (en) * 2003-08-28 2005-07-01 Samsung Electronics Co Ltd Signal processing device and method, and display device including singal processing device
KR100968568B1 (ko) * 2003-08-28 2010-07-08 삼성전자주식회사 신호 처리 장치 및 방법
KR100968570B1 (ko) * 2003-10-20 2010-07-08 삼성전자주식회사 신호 처리 장치
KR100992133B1 (ko) 2003-11-26 2010-11-04 삼성전자주식회사 신호 처리 장치 및 방법
KR101018754B1 (ko) * 2004-10-04 2011-03-04 삼성전자주식회사 액정 표시 장치 및 영상 신호 보정 방법
TWI317922B (en) 2004-12-13 2009-12-01 Chi Mei Optoelectronics Corp Liquid crystal display and driving method thereof
KR101230302B1 (ko) * 2005-08-12 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 영상 신호 보정 방법
US9262326B2 (en) * 2006-08-14 2016-02-16 Qualcomm Incorporated Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
JP2008304763A (ja) * 2007-06-08 2008-12-18 Hitachi Displays Ltd 表示装置
CN113035149B (zh) 2021-03-23 2022-01-07 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187789A (ja) * 1989-01-13 1990-07-23 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JPH0445483A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 液晶表示装置
JPH0667620A (ja) * 1991-07-27 1994-03-11 Semiconductor Energy Lab Co Ltd 画像表示装置
US5572655A (en) * 1993-01-12 1996-11-05 Lsi Logic Corporation High-performance integrated bit-mapped graphics controller
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
JPH07219494A (ja) * 1994-02-01 1995-08-18 Fujitsu General Ltd ディスプレイ装置の中間調表示回路
EP0673012A3 (en) * 1994-03-11 1996-01-10 Canon Information Syst Res Control for a display with multiple common lines for each pixel.
JP3153078B2 (ja) * 1994-09-09 2001-04-03 日本電気株式会社 データ処理装置
US5590078A (en) * 1994-10-07 1996-12-31 Mukesh Chatter Method of and apparatus for improved dynamic random access memory (DRAM) providing increased data bandwidth and addressing range for current DRAM devices and/or equivalent bandwidth and addressing range for smaller DRAM devices
JPH10510066A (ja) * 1995-09-25 1998-09-29 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表示装置
WO1997039437A1 (en) * 1996-04-12 1997-10-23 Intergraph Corporation High-speed video frame buffer using single port memory chips where pixel intensity values for display regions are stored at consecutive addresses of memory blocks
US6219747B1 (en) * 1999-01-06 2001-04-17 Dvdo Inc Methods and apparatus for variable length SDRAM transfers
KR100670048B1 (ko) 2000-02-03 2007-01-16 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
TWI280547B (en) * 2000-02-03 2007-05-01 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089939B (zh) * 2006-06-12 2011-09-14 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置

Also Published As

Publication number Publication date
US20030151579A1 (en) 2003-08-14
KR100878231B1 (ko) 2009-01-13
EP1472566A4 (en) 2009-04-22
WO2003067317A1 (en) 2003-08-14
TW571274B (en) 2004-01-11
US7002538B2 (en) 2006-02-21
AU2002325559A1 (en) 2003-09-02
CN100354706C (zh) 2007-12-12
JP2003302953A (ja) 2003-10-24
KR20030067868A (ko) 2003-08-19
EP1472566A1 (en) 2004-11-03

Similar Documents

Publication Publication Date Title
US5771031A (en) Flat-panel display device and driving method of the same
US8866799B2 (en) Method of driving display panel and display apparatus for performing the same
CN1623115A (zh) 液晶显示器及其驱动方法以及帧存储器
KR100698984B1 (ko) 표시 패널용 제어 장치 및 그것을 갖는 표시 장치
EP1865489A2 (en) Liquid crystal display device and integrated circuit chip therefor
JP2011070212A (ja) 信号処理装置及び方法とその信号処理装置を含む表示装置
JP3677100B2 (ja) フラットパネル表示装置およびその駆動方法
EP0777233A1 (en) A memory architecture using conserved adressing and systems and methods using the same
JPH10228012A (ja) Ｌｃｄ表示装置
US20070165015A1 (en) Efficient use of synchronous dynamic random access memory
KR20080047995A (ko) 표시 제어용 반도체 집적 회로
KR100992133B1 (ko) 신호 처리 장치 및 방법
WO1997006523A1 (en) Unified system/frame buffer memories and systems and methods using the same
CA2708857C (en) Display device and method for optimizing the memory bandwidth
CN1606061A (zh) 用于驱动移动终端的显示面板的系统和方法
US7643021B2 (en) Driving system and driving method for motion picture display
KR100968568B1 (ko) 신호 처리 장치 및 방법
KR100968570B1 (ko) 신호 처리 장치
KR20120070767A (ko) 액정표시장치 및 그의 구동 방법
KR100973808B1 (ko) 액정 표시 장치
CN116129794A (zh) 一种led驱动芯片带写存储器反压机制的控制电路
KR20100073644A (ko) 액정표시장치의 구동장치 및 그 구동방법
JP2004037495A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JPH039392A (ja) Ｌｅｄ表示装置
JP2005062898A (ja) フラットパネル表示装置およびその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20180722

CF01 Termination of patent right due to non-payment of annual fee