CN1622338A - 薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器 - Google Patents

薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器 Download PDF

Info

Publication number
CN1622338A
CN1622338A CNA2004100962281A CN200410096228A CN1622338A CN 1622338 A CN1622338 A CN 1622338A CN A2004100962281 A CNA2004100962281 A CN A2004100962281A CN 200410096228 A CN200410096228 A CN 200410096228A CN 1622338 A CN1622338 A CN 1622338A
Authority
CN
China
Prior art keywords
film
thin
film transistor
conductive oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100962281A
Other languages
English (en)
Other versions
CN100388507C (zh
Inventor
具在本
李相杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1622338A publication Critical patent/CN1622338A/zh
Application granted granted Critical
Publication of CN100388507C publication Critical patent/CN100388507C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Abstract

本发明公开一种薄膜晶体管，包括：有源层，该有源层形成在绝缘衬底上，并且具有源极/漏极区域和沟道区域；形成在有源层上的栅极绝缘薄膜；和形成在该栅极绝缘薄膜上的栅极电极。该栅极电极可由导电金属薄膜图案和覆盖该导电金属薄膜图案的导电氧化物薄膜制成。源极/漏极区域可具有LDD区域，该LDD区域与所述栅极电极至少部分重叠。

Description

薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器
技术领域
本发明涉及一种薄膜晶体管(TFT)，制造该薄膜晶体管的方法，以及使用该薄膜晶体管的平板显示器。更具体地，本发明涉及一种具有栅极重叠微掺杂漏极(GOLDD，a gate overlapped lightly doped drain)结构的薄膜晶体管(TFT)，制造该薄膜晶体管的方法，以及使用该薄膜晶体管的平板显示器。
背景技术
有源矩阵平板显示器将TFT用作开关元件(switching element)。TFT可以例如用作形成在每个像素中并驱动像素的像素驱动TFT、以及驱动像素驱动TFT并且将信号传送给扫描线(栅极线)和信号线(数据线)的驱动电路TFT。
在各种TFT中，由于技术先进，多晶硅TFT可在类似于制造无定形硅TFT的温度下制得。尤其是利用激光的结晶化技术的先进性可以允许在较低的温度下制造TFT。与TFT中的无定形硅相比，多晶硅可使电子或者空穴具有高活动性。由此可得到改进的具有n和p沟道的补充金属氧化物半导体(CMOS)TFT。因此，多晶硅可用于在大尺寸绝缘衬底上形成像素驱动TFT和驱动电路TFT。
在多晶硅CMOS TFT中，n沟道金属氧化物半导体(NMOS)TFT通常使用磷(P)作为掺杂物。磷(P)的原子量大于棚(B)，B掺杂物通常用于p沟道金属氧化物半导体(PMOS)TFT。这一选择的原因在于，其硅晶格在预定区域更不易受到损坏，并且在随后的激活过程(activatingprocess)中保持未恢复。
这种损坏区域降低了电子的活动性。因此，当电子被从源极区向漏极区加速时，进入栅极绝缘薄膜或者金属氧化物半导体(MOS)界面的电子流减少，这种减少被称作热载流子应力。因此损坏区域对平板显示面板的电路运行产生有害的影响，并且可增加断路电流(off-current)。
为了解决上述问题，诸如偏置(off-set)结构、微掺杂漏极(LDD)结构等的各种结构已推出。在使用偏置结构的情况下，可以设置偏置区域，以在栅极和源极/漏极区域之间的预定区域上形成非理想掺杂区，由偏置区域导致的较大电阻能顾减小施加到结区上的电场，从而减小了断路电流，通过降低施加到位于源极和漏极区域之间的预定区域上的掺杂浓度来形成LDD，从而减小断路电流，并且使接通电流(om-current)最小化。
但是，由于低温多晶硅(LTPS)技术是高度集成的，因此传统偏置结构和LDD结构对短沟道器件的可靠性的提高有限。一种克服该局限性的方式是利用栅极重叠微掺杂漏极(GOLDD)结构来实现薄膜晶体管。
图1A、1B、1C和1D是横截面图，示出了制造带有GOLDD结构的传统薄膜晶体管的过程。
如图1A所示，在绝缘衬底100上形成缓冲层110。然后在该缓冲层110上沉积无定形硅薄膜，并且使该无定形硅薄膜结晶为多晶硅薄膜。此后通过对多晶硅薄膜进行布图来形成有源层120。
在形成有源层120之后，可在形成有有源层120的绝缘衬底100的整个表面的大部分上形成栅极绝缘薄膜130。
在形成栅极绝缘薄膜130之后，可形成光刻胶图案140，以便掺杂具有预定导电类型的低浓度掺杂物(即用于LDD掺杂)。
在形成第一光刻胶图案140之后，利用该第一光刻胶图案140作为掩膜来掺杂低浓度掺杂物，从而在有源层120上形成低浓度源极/漏极区域123S和123D。该低浓度源极/漏极区域123S和123D之间的区域可用作TFT的沟道区域121。
如图1B所示，当在有源层120上通过轻微掺杂形成低浓度源极/漏极区域123S和123D之后，可去除第一光刻胶图案140，在栅极绝缘薄膜130上形成栅极电极材料薄膜150。于是，形成用于形成栅极电极的第二光刻胶图案160。
这里，形成第二光刻胶图案160，使之与低浓度源极/漏极区域123S和123D部分重叠。另外，重叠区域的宽度的最小值限于大约0.5μm或更大，视分步器(stepper)的分辨率而定。
如图1C所示，可通过以第二光刻胶图案160作为掩膜对栅极电极材料薄膜150布图而形成栅极电极155。在这种情况下，由于该第二光刻胶图案，可使栅极电极155形成为与各低浓度源极/漏极区域123S和123D局部重叠。
在形成栅极电极155以与各低浓度源极/漏极区域123S和123D重叠之后，以栅极电极155作为掩膜将高浓度掺杂物掺杂到有源层120上，从而形成高浓度源极/漏极区域125S和125D。
如图1D所示，具有接触孔171、175的层间绝缘薄膜170形成在带有栅极电极155的绝缘衬底100的整个表面上，其中所述接触孔171、175使高浓度源极/漏极区域125S和125D部分暴露出来。然后，形成源极/漏极电极181、185以通过接触孔161、165与高浓度源极/漏极区域125S和125D电连接，从而最终形成带有GOLDD结构的薄膜晶体管。
但是，在带有GOLDD结构的传统薄膜晶体管中，难以减小与栅极电极重叠的低浓度源极/漏极区域。即，由于在制造过程中所用分步器的分辨率，因此难以将LDD宽度范围减小到0.5μm或更小。
而且，在带有GOLDD结构的传统薄膜晶体管中，可利用光阻掩膜掺杂低浓度掺杂物。然后，在形成栅极电极之后，可掺杂高浓度掺杂物。因此，需要另外的掩膜来掺杂所述低浓度掺杂物。出现了另一问题，即栅极电极的对准有缺陷。
发明内容
本发明提供了一种带有GOLDD结构的薄膜晶体管和其制造方法、以及使用该薄膜晶体管的平板显示器。在本发明的一实施例中，栅极电极可由导电金属薄膜图案制成，并且可通过氧化该导电金属薄膜图案来形成导电氧化物薄膜。由此，可容易地调整LDD区域，并且可避免栅极电极的有缺陷对准。
本发明分开提供了包括有源层的薄膜晶体管，该有源层形成在绝缘衬底上，并且具有源极/漏极区域和沟道区域。TFT还包括形成在有源层上的栅极绝缘薄膜和形成在该栅极绝缘薄膜上的栅极电极。该栅极电极可由导电金属薄膜图案和覆盖该导电金属薄膜图案的导电氧化物薄膜制成。在这种TFT中，源极/漏极区域可具有LDD区域，LDD区域可与栅极电极重叠。
本发明还提供了一种制造薄膜晶体管的方法。该制造方法可包括以下步骤：在绝缘衬底上形成有源层，在该有源层上形成栅极绝缘薄膜，在该栅极绝缘薄膜上形成导电金属薄膜图案，在有源层上进行轻微掺杂(利用所述导电金属薄膜图案作为掩膜)，形成包括导电金属薄膜图案和导电氧化物薄膜的栅极电极，该导电氧化物薄膜通过使所述导电金属薄膜图案氧化且覆盖所述导电金属薄膜图案形成；并且形成源极/漏极区域。形成源极/漏极区域的步骤可通过利用所述栅极电极作为掩膜对所述有源层进行高度掺杂来实现。所述源极/漏极区域可具有LDD区域，并且该LDD区域可与所述栅极电极重叠。
本发明也提供了一种使用上述类型的薄膜晶体管的有源矩阵平板显示器或者有源矩阵有机电致发光显示器，在下文中对该薄膜晶体管作更详细的说明。
附图说明
图1A、1B、1C和1D是横截面图，示出了制造带有GOLDD结构的传统薄膜晶体管的过程；
图2A、2B和2C是横截面图，示出了根据本发明一实施例制造带有GOLDD结构的薄膜晶体管的过程。
具体实施方式
现在将参照示出了本发明的优选实施例的附图更详细说明本发明。但本发明可以不同的形式实施，并且不可理解为局限于此处所述的实施例。相反地，这些实施例用来实现对本领域技术人员的充分公开以及向其传达本发明的保护范围。在附图中，层和区域的厚度为清楚起见加以放大。相同的附图标记全文指代相同的元件。
图2A-2C是横截面图，示出了根据本发明一实施例制造带有GOLDD结构的薄膜晶体管的过程。
根据本发明一实施例的带有GOLDD的薄膜晶体管可具有如下的结构，其中栅极电极240可由导电金属薄膜图案241和覆盖该导电金属薄膜图案241的导电氧化物薄膜245形成。栅极电极240可与LDD区域重叠，该LDD区域用作设置在有源层220中的低浓度掺杂区域。
如图2A所示，缓冲层(扩散势垒层)210可通过等离子体加强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、溅射等形成在绝缘衬底200上。这样的缓冲层可提供防止例如金属离子的杂质扩散到或者渗透有源层(无定形硅)的有益效果。
在形成缓冲层210之后，可通过PECVD、LPCVD、溅射方法等在缓冲层210上沉积无定形硅薄膜。然后在真空炉中进行脱氢处理。在通过溅射方法沉积该无定形硅薄膜的情况下，可省略这一脱氢处理。
此后，可进行将高能量施加给无定形硅薄膜的结晶处理以使无定形硅结晶，从而形成多晶硅薄膜。优选地，可将受激准分子激光退火(ELA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、连续横向结晶(SLS)、固相结晶(SPC)等用作结晶工艺。
在形成多晶硅薄膜之后，可通过对多晶硅薄膜进行布图来形成有源层220。
之后，可在有源层220上沉积栅极绝缘薄膜230，并且在栅极绝缘薄膜230上沉积导电金属薄膜。然后通过对该导电金属薄膜进行布图形成导电金属薄膜图案241。
这里，导电金属薄膜图案241可优选地由自身可导电、其氧化物也可导电的材料制成。特别地，该金属薄膜图案241可由Ti、Zn、In或它们的合金制成。然后，导电氧化物薄膜与导电金属薄膜图案一起用作栅极。
在形成导电金属薄膜图案241之后，利用该导电金属薄膜图案241作为掩膜来轻微掺杂具有预定导电类型的掺杂物，即，利用导电金属薄膜图案241作为掩膜来实现微掺杂漏极(LDD)的掺杂，从而形成低浓度的源极/漏极区域223S、223D。这时，该低浓度的源极/漏极区域223S、223D之间的区域用作薄膜晶体管的沟道区域221。
如图2B所示在形成低浓度的源极/漏极区域223S、223D之后，通过热处理过程来氧化该导电金属薄膜图案241。这时，导电金属薄膜图案241的暴露部分被氧化，并且在被氧化的同时形成导电氧化物薄膜245，从而形成带有导电金属薄膜图案241和导电金属氧化物薄膜245的栅极电极240。
由于导电金属薄膜图案241被氧化，出现了两种情况。由于导电金属与氧气反应，金属薄膜图案241可能收缩一点。但导电氧化物薄膜245的厚度增大的量可能大于金属薄膜图案241减小的量。因此，所得到的栅极电极240的宽度大于导电金属薄膜图案241的宽度。因此，栅极电极240可与低浓度的源极/漏极区域223S、223D部分重叠。
形成在导电金属薄膜图案241侧面的导电氧化物薄膜245优选地厚度约为2μm或更小，更优选地约为1μm或更小。导电氧化物薄膜245与导电金属薄膜图案241一起用作随后高浓度掺杂的掩膜。这两层可形成GOLDD结构，从而确定低浓度源极/漏极区域223S、223D。即，它们可控制LDD区域的宽度。
导电氧化薄膜245的厚度可根据导电金属图案241的热处理条件而改变，由此LDD区域(223S、223D)的宽度正比于导电氧化物薄膜245的厚度约为2μm或更小。在一些优选实施例中，LDD区域(223S、223D)的宽度可约为1μm或更小。
在完成栅极电极240之后(包括导电金属薄膜图案241和导电氧化物薄膜245)，可利用栅极电极240作为掩膜在有源层220上形成高掺杂。这一掺杂形成高浓度源极/漏极区域225S和225D。
接着，由于存在栅极电极240，形成在导电氧化物薄膜245下面的低浓度源极/漏极区域223S和223D可避免高度掺杂，其中所述导电氧化物薄膜245形成在导电金属薄膜图案241的侧面处。因此，该低浓度源极/漏极区域223S和223D可保持低浓度掺杂状态，并且用作LDD区域。因此栅极电极240可与轻微掺杂区域223S和223D重叠(即，该栅极电极与LDD区域重叠)，从而形成GOLDD结构。这里，LDD区域可形成在形成于导电金属薄膜图案241侧面处的导电氧化物薄膜245下面。
另外，GOLDD结构的LDD区域的宽度可由形成在导电金属薄膜图案241侧面处的导电氧化物薄膜245的厚度决定，从而使与栅极电极240重叠的LDD区域的宽度可窄于形成在导电金属薄膜图案241侧面处的导电氧化物薄膜245的厚度。
如图2C所示，在形成高浓度源极/漏极区域225S和225D之后，中间绝缘薄膜250可形成在绝缘衬底200的整个表面上，并且可被布图以具有接触孔251和255，高浓度源极/漏极区域225S和225D通过该接触孔251和255局部暴露出来。
在形成接触孔251和255之后，可在绝缘衬底200的整个表面上沉积预定的导电薄膜，并且可对该导电薄膜布图以形成源极/漏极261和265，该源极/漏极261和265可与高浓度源极/漏极区域225S和225D电连接。这样完成了带有GOLDD结构的薄膜晶体管的制造。
这种薄膜晶体管不需要用于低浓度掺杂的另外的掩膜。而且，除了减少掩膜的数量以外，所述的制造技术可以防止栅极电极240的有缺陷的对准。
而且，可利用通过使导电金属薄膜图案241氧化而形成的导电氧化物薄膜245来制成所述GOLDD结构。由此可利用形成在导电金属薄膜图案241侧面处的导电氧化物薄膜245的厚度来调整LDD区域的宽度。因此，可以相对容易地调整LDD区域的宽度。甚至可能使LDD区域的宽度约为2μm或更小，或者更优选地，约为1μm或更小。
另外，可利用带有前述GOLDD结构的薄膜晶体管来实施诸如有源矩阵液晶显示器(LCD)和有源矩阵有机电致发光显示器的有源平板显示器的制造方法。
如上所述，本发明公开了一种带有GOLDD结构的薄膜晶体管，制造该薄膜晶体管的方法，以及使用该薄膜晶体管的显示器。在这些实施例中，栅极电极可由导电金属薄膜图案和导电氧化物薄膜形成。导电氧化物薄膜可通过使该导电金属薄膜图案氧化来形成。这使得可容易地调整LDD区域的宽度。另外，这有助于防止栅极电极的有缺陷的对准。
虽然参照特定实施例描述了本发明，但必须明白，这里的公开是出于利用示例解释本发明的目的，而不是限制本发明的保护范围。本领域的普通技术人员可以在不脱离本发明范围的情况下对所述实施例做出修改。
本申请要求享有于2003年11月25日提交的韩国专利申请2003-84241的优先权，该申请的全部内容在此引入作为参考。

Claims (19)

1、一种薄膜晶体管，包括：
有源层，该有源层形成在绝缘衬底上，并且具有源极/漏极区域和沟道区域；
形成在所述有源层上的栅极绝缘薄膜；和
形成在该栅极绝缘薄膜上的栅极电极，该栅极电极包括导电薄膜图案和覆盖该导电薄膜图案的导电氧化物薄膜，
其中，源极/漏极区域包括微掺杂漏极(LDD)区域，该微掺杂漏极区域与所述栅极电极重叠。
2、如权利要求1所述的薄膜晶体管，其中，所述导电薄膜图案包括Ti、Zn、In及任何一种所述金属的合金中的至少一种。
3、如权利要求1所述的薄膜晶体管，其中，所述导电氧化物薄膜通过氧化所述导电薄膜图案而形成。
4、如权利要求1所述的薄膜晶体管，其中，所述导电氧化物薄膜的厚度约为2μm或更小。
5、如权利要求1所述的薄膜晶体管，其中，所述导电氧化物薄膜的厚度约为1μm或更小。
6、如权利要求1所述的薄膜晶体管，其中，所述微掺杂漏极区域在形成于所述导电薄膜图案一侧处的所述导电氧化物薄膜的一部分下水平延伸。
7、如权利要求1所述的薄膜晶体管，其中，所述微掺杂漏极区域的宽度小于所述导电氧化物薄膜的厚度。
8、如权利要求1所述的薄膜晶体管，其中，所述微掺杂漏极区域的宽度约为2μm或更小。
9、如权利要求1所述的薄膜晶体管，其中，所述微掺杂漏极区域的宽度约为1μm或更小。
10、一种制造薄膜晶体管的方法，包括以下步骤：
在绝缘衬底上形成有源层；
在所述有源层上形成栅极绝缘薄膜；
在所述栅极绝缘薄膜上形成导电薄膜图案；
在有源层上进行轻微掺杂；
使所述导电薄膜图案氧化以形成导电氧化物薄膜；
高度掺杂所述有源层，
其中，所述源极/漏极区域具有微掺杂漏极区域，并且该微掺杂漏极区域与所述栅极电极至少部分重叠。
11、如权利要求10所述的方法，所述导电薄膜图案包括Ti、Zn、In及任何一种所述金属的合金中的至少一种。
12、如权利要求10所述的方法，其中，所述导电氧化物薄膜的厚度约为2μm或更小。
13、如权利要求10所述的方法，其中，所述导电氧化物薄膜的厚度约为1μm或更小。
14、如权利要求10所述的方法，其中，所述微掺杂漏极区域在所述导电氧化物薄膜下水平延伸。
15、如权利要求10所述的方法，其中，所述微掺杂漏极区域的宽度小于所述导电氧化物薄膜的厚度。
16、如权利要求10所述的方法，其中，所述微掺杂漏极区域的宽度约为2μm或更小。
17、如权利要求10所述的方法，其中，所述微掺杂漏极区域的宽度约为1μm或更小。
18、一种有源矩阵平板显示器，包括多个如权利要求1所述的薄膜晶体管，所述薄膜晶体管用于控制像素矩阵的操作。
19、如权利要求18所述的有源矩阵平板显示器，其中，所述平板显示器是液晶显示器或有机电致发光显示器。
CNB2004100962281A 2003-11-25 2004-11-25 薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器 Expired - Fee Related CN100388507C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030084241A KR100686338B1 (ko) 2003-11-25 2003-11-25 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
KR84241/03 2003-11-25
KR84241/2003 2003-11-25

Publications (2)

Publication Number Publication Date
CN1622338A true CN1622338A (zh) 2005-06-01
CN100388507C CN100388507C (zh) 2008-05-14

Family

ID=34588063

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100962281A Expired - Fee Related CN100388507C (zh) 2003-11-25 2004-11-25 薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器

Country Status (4)

Country Link
US (2) US7235850B2 (zh)
JP (1) JP2005159303A (zh)
KR (1) KR100686338B1 (zh)
CN (1) CN100388507C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN108172587A (zh) * 2018-01-02 2018-06-15 上海天马微电子有限公司 显示面板及其制作方法和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153297B1 (ko) * 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
KR20120140474A (ko) 2011-06-21 2012-12-31 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
CN103489827B (zh) * 2013-09-27 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管驱动背板及其制作方法、显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH07120789A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10163499A (ja) * 1996-11-29 1998-06-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
JPH10223907A (ja) * 1997-02-07 1998-08-21 Toshiba Corp 薄膜トランジスタ、液晶表示装置およびそれらの製造方法
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
JP2002040484A (ja) * 2000-07-26 2002-02-06 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6509221B1 (en) * 2001-11-15 2003-01-21 International Business Machines Corporation Method for forming high performance CMOS devices with elevated sidewall spacers
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor
JP2004349604A (ja) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN101997025B (zh) * 2009-08-25 2013-05-08 三星显示有限公司 有机发光二极管显示器及其制造方法
CN108172587A (zh) * 2018-01-02 2018-06-15 上海天马微电子有限公司 显示面板及其制作方法和显示装置

Also Published As

Publication number Publication date
US20050110084A1 (en) 2005-05-26
CN100388507C (zh) 2008-05-14
KR20050050490A (ko) 2005-05-31
KR100686338B1 (ko) 2007-02-22
JP2005159303A (ja) 2005-06-16
US7842563B2 (en) 2010-11-30
US7235850B2 (en) 2007-06-26
US20070224744A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4404881B2 (ja) 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
US8618543B2 (en) Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
CN100594586C (zh) 薄膜半导体装置的制造方法
US7999261B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
US7838885B2 (en) Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor
US8436355B2 (en) Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
US8405072B2 (en) Organic electro-luminescent display and method of fabricating the same
KR101009646B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
CN1841781A (zh) 薄膜晶体管、平板显示装置及其制备方法
US20080284326A1 (en) Organic light emitting diode display device and method of fabricating the same
CN1716532A (zh) 制备显示装置的方法
US7842563B2 (en) Thin film transistor, method of fabricating the same, and flat panel display using thin film transistor
JP4633434B2 (ja) 半導体装置およびその製造方法
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
CN1622339A (zh) 薄膜晶体管及其制造方法、使用该薄膜晶体管的平板显示器
US20060267015A1 (en) Thin film transistor, production method thereof and liquid crystal display device
KR100656491B1 (ko) 유기 전계 발광 표시 장치용 박막 트랜지스터 및 이의 제조방법, 그를 사용하는 유기 전계 발광 표시 장치
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR101009432B1 (ko) 박막트랜지스터 및 그의 제조방법
KR101043785B1 (ko) 박막트랜지스터 및 그의 제조방법
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

CF01 Termination of patent right due to non-payment of annual fee