CN1618126A - 与外部电路使用的无引线接合的电子元件及其制造方法 - Google Patents

与外部电路使用的无引线接合的电子元件及其制造方法 Download PDF

Info

Publication number
CN1618126A
CN1618126A CNA028278437A CN02827843A CN1618126A CN 1618126 A CN1618126 A CN 1618126A CN A028278437 A CNA028278437 A CN A028278437A CN 02827843 A CN02827843 A CN 02827843A CN 1618126 A CN1618126 A CN 1618126A
Authority
CN
China
Prior art keywords
electronic component
lid
wire
electronic device
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028278437A
Other languages
English (en)
Other versions
CN100362652C (zh
Inventor
拉克希米纳拉亚恩·维斯瓦纳坦
皮埃尔－玛丽·J·皮尔
加里·D·丰克
罗伯特·P·戴维森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1618126A publication Critical patent/CN1618126A/zh
Application granted granted Critical
Publication of CN100362652C publication Critical patent/CN100362652C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Waveguides (AREA)

Abstract

一种无引线接合的电子元件，用于与无引线接合的电子元件外部的电路一起使用。所述无引线接合的电子元件包括支撑基底(110，410)，在所述支撑基底上的电子器件(130)，和位于所述电子器件和所述支撑基底之上的盖子(140，440，540)。所述盖子包括互连结构(141，441，541)，该互连结构电连接于所述电子器件，且适于将所述电子器件与所述电路电连接在一起，用于对所述电子器件和电路之间的电信号提供阻抗变换。

Description

与外部电路使用的无引线接合 的电子元件及其制造方法
技术领域
本发明涉及电子学，尤其涉及与外部电路一起使用的无引线接合的电子元件及其制造方法。
背景技术
包含半导体器件和电引线的电子元件，经常使用引线接合将半导体器件和电引线电连接在一起。然而，引线接合的电感通过限制所述半导体器件的工作频率带宽，而限制了这些电子元件的射频或其他高频性能。
为了缓解这一问题，其他电子元件使用无引线接合的互连方案将半导体器件和电引线电连接在一起。然而，由于它们有限的阻抗变换能力，这些其他电子元件仍然在工作频率带宽方面受限。
这些其他电子元件中的某些还使用大型的、占用空间的功率组合汇流装置，以增加所述电子器件提供的功率。这些其他电子元件中的其他的还使用大型的、占用空间的阻抗匹配网络，以增加半导体器件的工作频率带宽。因此，这些其他电子元件的这些改进要求使用大的电子元件。
因此，需要具有改进的工作频率带宽和较小尺寸的电子元件。还需要制造这些电子元件的方法。
附图说明
结合附图阅读下面的详细描述，将会更好地理解本发明，其中：
图1示出了本发明实施例的电子元件的侧视剖面图；
图2示出了在本发明实施例的电子系统中的图1的电子元件侧视图；
图3示出了本发明实施例的图1中的电子元件一部分的顶面轴测图；
图4示出了本发明实施例的不同电子元件的侧视剖面图；
图5示出了本发明实施例的另一电子元件的侧视剖面图；
图6示出了本发明实施例的电子元件制造方法的流程图。
为了图示的简化和清楚，附图示出了结构的一般形式，且省略了公知特征和技术的细节和描述，以避免不必要地模糊本发明。此外，附图中的要素没有必要按比例示出。例如，图中的某些要素的尺寸可能相对其他要素夸大，以帮助理解本发明的实施例。而且，不同的附图中相同的附图标记指示同一要素。
而且，说明书和权利要求书的术语第一、第二等等，如果有的话，是用于在相似的要素之间进行区别，而不必用于按照顺序或编年描述。还可以理解，这样使用的术语在适当的情况下可以互换，而使例如在此描述的本发明实施例能够以不同于所示或所述的其他顺序工作。
而且，说明书和权利要求书中的术语前、后、顶、底、之上、之下等，如果有的话，是用于描述的目的，而不必描述永久的相对位置。可以理解，这样使用的术语在适当的情况下可以互换，而使例如在此描述的本发明实施例能够以不同于所示或所述的其他方位工作。
具体实施方式
图1示出了电子元件100的侧视剖面图。在图1示出的实施例中，电子元件100是无引线接合的电子元件，用于与电子元件100的外部电路一起使用。如图1所示，电子元件100包含支撑基底110。作为示例，支撑基底110可以是法兰(flange)。在一个实施例中，支撑基底110用于散逸来自电子器件的热量。在所述实施例或不同实施例中，支撑基底110用于为薄且易碎的器件基底提供结构支撑，其中电子器件位于所述器件基底上。支撑基底110还可以用于为所述电子器件提供地电位。
在一个实施例中，支撑基底110可以由铜钨构成。铜钨材料可以镀敷镍层，然后镀敷金层，为支撑基底110提供可钎焊表面。作为示例，镍和金构成的层可以分别具有约1至10微米和1至5微米的厚度。
在不同示例中，支撑基底110可以由铜、铝铜、铜钼片或合金或混和物，金属基底复合物，比如碳化铝硅，或带有石墨纤维的铜构成。在这一不同的实施例中，这些不同的材料可以镀敷镍和金(使具有硅和金连接层的所述器件基底例如可以连接于不同的材料)或者这些不同的材料上可以涂敷其他金属层，比如钛、铂和金或钛，镍-钒，和金，它们与包含锡和金，锡和铅，锡和铟，或有机粘合剂，比如，环氧树脂或充银玻璃的钎料兼容。
电子元件100还包含器件基底120。作为示例，器件基底120可以是半导体基底，比如，硅或砷化镓。器件基底120位于支撑基底110上或上方，或由支撑基底110支撑。作为示例，通过安装在支撑基底110上和/或上方，器件基底120可以物理地连接于支撑基底110。
器件基底120的后表面121可以具有背部金属122。作为示例，背部金属122可以具有约十分之一到2微米的厚度。背部金属122可以在器件基底120和支撑基底110之间形成共晶结合。作为示例，所述共晶结合可以通过将背部金属122加热到约280至500℃的温度，同时机械搅拌背部金属122而形成。作为示例，当电子元件100使用硅金芯片安装方案时，背部金属122可以由金构成。对于其他的芯片安装方案，背部金属122可以由钛，镍钒，和金或钛，铂，和金构成。
电子元件100还包含位于支撑基底110上，且由器件基底120支撑和/或在器件基底120上制造的电子器件130。作为示例，电子器件130可以是半导体器件，比如分立器件或集成电路。在一个实施例中，所述分立器件可以是光学器件，电感，电容或电阻。在另一实施例中，所述分立器件可以是在约100瓦或更高的功率下工作和/或在射频或其他约100MHz或更高频率下工作的高性能元件。此外，所述分立器件可以用于约10瓦或更大的低功率应用。作为另一示例，器件基底120可以支撑多个分立器件。在不同实施例中，电子元件100可包含多于一个的器件基底120，每个基底包含至少一个电子器件130。
器件基底120还可包括位于器件基底120顶面的互连结构124。作为示例，互连结构124可由金质倒装片凸起和/或多层互连系统构成。
电子元件100还包含位于电子器件130、器件基底120，和支撑基底110之上的盖子140。作为示例，盖子140可以是用于电子元件110的板盖。器件基底120位于由盖子140和支撑基底110限定的凹槽160中。在不同实施例中，器件基底120可以位于支撑基底110，盖子140的凹槽中，或两者的凹槽中。
盖子140包含电连接于电子器件130的互连结构141。互连结构141适于将电子器件130和电子元件100的外电路(图1中未示出)电连接在一起。互连结构141提供电子器件130和外电路之间电信号的阻抗变换。作为示例，互连结构141可以提供从电子器件130到外电路的电信号的阻抗变换，也可以提供从外电路到电子器件130的电信号的阻抗变换。如下文中详细的描述，互连结构141可以是多功能互连系统。
转到图2，该图示出了电子系统200的侧视图。电子元件100经电路板或其他互连结构220电连接于电路210。电路210位于电子元件100外，且可由一个或多个电子元件211构成。散热器230连接于电子元件100的支撑基底110。支撑基底110可以钎焊、螺栓连接或夹紧在散热器230上或下一级系统。如图2所示，电子元件100是表面安装器件。
再次转到图1，盖子140可包含有机聚合物，比如，用于个人计算机板的FR-4，聚四氟乙烯，聚亚酰胺，比如特富龙材料，或环氧树脂。盖子140还可以包含金属和绝缘电路元件。在另一实施例中，上述组合可以是将应力最小化的柔性电路。在不同实施例中，盖子140可包含玻璃陶瓷，比如与玻璃组合的氧化铝，低温烧结陶瓷(LTCC)，高温烧结陶瓷(HTCC)，或者上述材料与在所述材料内部和表面金属化的银、铜、或金的组合。在另一实施例中，盖子140可以由氮化铝构成。盖子140的具体成份取决于多种因素，包括电子器件100的使用需求和可靠性需求。盖子140的多层结构可以通过本领域已知的技术制造。维修或更换盖子140的行为构成电子器件100的重构，而不是修理。
盖子140还包含位于盖子140顶面143的互连结构142。作为示例，互连结构142可以由金、银或镀敷有镍和金的银构成。在盖子140的底面150处，盖子140可包含厚度约20至50毫米的铂银或精炼银或镍和镍金镀层。导电的有机聚合物或钎料层可以位于盖子140和支撑基底110之间，将盖子140粘接、附贴或其他方式固定在支撑基底110上。作为示例，导电的钎料可由铅锡、铅银或金锡构成。作为示例，所述导电的有机聚合物可以是导电环氧树脂。作为选择，盖子140和支撑基底110可以通过向盖子140的金属部分和互相接触的支撑基底110施加压力、热、超声波或其他形式的能量而直接连接在一起。
如前所述，盖子140的互连结构141可以提供直流、交流或高频等多种功能。因此，互连结构141可包含电阻、电感和电容。所述电感可以是平面的和/或螺旋的。电容可以用于谐振出寄生电感。电阻、电感和电容可以组合在一起而形成集总元件结构和/或电感电容(LC)梯形网络。互连结构141还可以包含分立元件、波导或传输线。互连结构141可以包含多层结构或单层结构。互连结构141的一部分还可位于盖子140的顶面143上。作为示例，互连结构141的单层或多层结构可以通过直接接合铜(DBC)工艺和/或镀敷金属工艺而形成。
在一个实施例中，互连结构141提供了电子器件130的直流偏流。作为示例，互连结构141可包含用于为电子器件130提供直流的直流偏流电路144。如图1所示，直流偏流电路144可以完全分离或独立于互连结构141的提供射频或其他高频功能的其他部分而实现。
在不同实施例或同一实施例中，互连结构141可以提供多种射频或高频功能。例如，互连结构141可以包含提供阻抗匹配的子电路或其他部分145。因此，部分145还称作阻抗匹配网络或阻抗变换电路。部分145可以与电子器件130的输入和/或输出电连接。互连结构141的部分145还可以使电信号或电子器件130和外电路之间信号的谐波终止，以改善电子器件130的线性性能。
电子元件100还设计为在靠近器件基底120和电子器件130的盖子140上提供接地。例如，在前面段落中描述的不同实施例或在同一实施例中，互连结构141可包含为电子器件130提供零电感地电位的子电路或部分146。所述零电感地电位还可以称作基频下的人工全射频或其他高频地电位。互连结构141的部分146能使电子元件100能够谐振出任何距离的任何电连接产生的电感，并且还能有所述地电位的预定带宽。如图1所示，所述零电感地电位可以由电连接于互连结构141的部分146上的电端子提供。所述电端子可以至少部分位于盖子140的顶面143上。作为示例，所述电端子可以是互连结构142的一部分。
在不同的或同一实施例中，互连结构141可包含功率组合汇流装置147。功率组合汇流装置147将多个类似于电子器件130的电子器件的输出功率组合起来。参照图3，该图示出了电子元件130的一部分的顶部轴测图，功率组合汇流装置147示为将来自两个类似于电子器件130的电子器件的功率组合起来，所述两器件位于类似于器件基底120的两器件基底上。本领域的技术人员可以理解，功率组合汇流装置147可用于将两个以上的位于一个或多个器件基底上的电子器件的功率组合起来。
参照图1所示的实施例，互连结构141的形状和/或尺寸是横跨盖子140对称的。这种对称提供了横跨盖子140的热和机械平衡，减轻了翘曲并提高了盖子140的可靠性。因此，互连结构141可包括比如用于形成对称，但并非用于电互连目的的部分148。而且在上述实施例中，用于为电子元件100提供地电位的互连结构141的所述部分位于盖子140的外周边附近。而且，在该实施例中，互连结构141嵌入或位于盖子140内。互连结构141的这种结构能减小电子元件的尺寸。
在一个实施例中，盖子140可以是与支撑基底110自对准的。例如，盖子140的凸起149可以与支撑基底110的凹槽111配合，从而提供这种自对准特性。如图1所示，凸起149和凹槽111都具有互补的三角形截面。在不同的实施例中，凸起149和凹槽111在形状上不互补。在另一实施例中，凸起149和凹槽111可具有其他的形状，例如圆锥形、半球形、棱锥形、梯形、菱形等。
图4示出了电子元件400的侧视剖面图。电子元件400是图1的电子元件100的不同实施例。如图4所示，电子元件400包含支撑基底410，该基底可以类似于图1中的支撑基底110。同样如图4所示，电子元件400包含盖子440，该盖子可以类似于图1中的盖子140，且可以具有多层。如图4所示，盖子440不是对器件基底120或支撑基底410自对准的。器件基底120位于由盖子440和支撑基底410限定的凹槽460内。
图4中的盖子440包含互连结构441，该互连结构可类似于图1中的互连结构141。然而，图4中的互连结构441位于盖子440的底面444处或附近。在不同的实施例中，互连结构441可以位于盖子440的顶面443处。在另一实施例中，互连结构441可以位于表面444处，表面443处，和/或盖子440内。
图4中的电子元件400还包含位于盖子440附近的电引线450。电引线450位于盖子440和支撑基底410之间。互连结构441将电子器件130和电引线450电连接在一起。电引线将互连结构441与电子元件400外部的电路电连接在一起。一或多个绝缘支座470位于电引线450和支撑基底410之间，而使电引线450不与支撑基底410电短路。
作为示例，电引线450可以由厚度约十分之一至1个半毫米的铁镍合金构成。电引线450还可包含在所述铁镍合金上的镍层和金层。在不同的实施例中，电引线450可包含铜合金或铁镍钴合金或铜钼合金。电引线450可以弯曲，而形成表面安装器件或不同类型的有引线器件。印刷电路板，Kapton和柔性(flex)电路材料也可用于电引线450。
图5示出了本发明图1中电子元件100的另一实施例的电子元件500的侧视剖面图。如图5所示，电子元件500包括盖子540。器件基底120位于由盖子540和支撑基底410所限定的凹槽560中。盖子540包括位于盖子540内部并在盖子540至少一个表面处或附近的互连结构541。为简化起见仅示出互连结构541的一部分。盖子540自对准到器件基底120并密封到器件基底120。
作为示例，盖子540可包括位于在器件基底120的顶面122上形成的对准部分525内的凸起549。作为示例，对准部分525可以是用于盖子540与器件基底120自对准的板状金属结构。在不同的实施例中，可以使用球接湿粘技术使盖子540与器件基底120自对准。自对准可以减小使互连结构541和电子器件130电连接在一起的互连焊盘的尺寸。
图6示出了制造电子元件的方法的流程图。作为示例，流程图600的电子元件可以类似于图1、4和5中的电子元件100、400和/或500。
在流程图600的步骤610中，在器件基底上制造电子器件。在步骤620中，器件基底安装在支撑基底上。然后在流程图600的步骤630中，将盖子附贴在电子器件、器件基底和支撑基底上。所述盖子包括互连结构。作为示例，步骤630可包含同时将电子器件和盖子的互连结构电连接在一起。步骤630还可包含使电子元件缺少引线接合，同时将电子器件和互连结构电连接在一起。
所以，提供了一种改进的电子元件，以克服现有技术的缺点。所述电子元件具有改进的工作频率带宽。所述电子元件不再需要引线接合，从而提供更低的成本、更短的制造工艺和更好的电学性能。所述电子元件还可在元件顶部提供完美的射频接地触点。互连结构在盖子内或至少在盖子表面的位置还减小了元件的尺寸。
虽然已经参照具体实施例描述了本发明，但本领域的技术人员可以理解，可以作出各种改变而不脱离本发明的主旨和范围。例如，在此公开的许多细节，比如材料成分、尺寸和几何形状是为了有利于本发明的理解而提供的，并非是为了限制本发明的范围。此外，所述支撑基底可包括改善散热的冷却剂管。而且，所述支撑基底可具有通过螺钉或其他紧固件连接的安装孔或槽。
而且，各种特征可以互相组合。例如，本发明的电子元件可以是无引线的凸起元件，具有与器件基底自对准的盖子和在盖子表面的互连结构。作为另一示例，本发明的电子元件可以具有在盖子和支撑基底之间的引线，且还可具有嵌入盖子内的互连结构，且盖子在此与支撑基底自对准。
因此，本发明实施例的公开内容用来解释说明本发明的范围，而不是限制性的。本发明的范围应当仅限于所附权利要求需要的范围。
已经针对具体的实施例描述了好处、其他优点和问题的解决方案。然而，所述好处、优点、问题的解决方案以及可能导致任何好处、优点或解决方案发生或变得更明显的任何要素并非任一或全部权利要求的关键、必需或主要的特征或要素。如在本文中使用的，术语“包含”、“包括”、“具有”以及其任何变体，用于覆盖非排他性的所含内容，而使包含要素列的工艺、方法、物品或设备不仅仅包括那些要素，而可包括其他没有对这些工艺、方法、物品或设备来说明确列出或固有的要素。
 权利要求书
(按照条约第19条的修改)
1.一种无引线接合的电子元件(100，500)，用于与无引线接合的电子元件外部的电路一起使用，所述无引线接合的电子元件包含：
支撑基底(110，410)；
在所述支撑基底上的电子器件(130)；以及
位于所述电子器件和所述支撑基底之上的盖子(140，440，540)，所述盖子包含：
互连结构(124，141，142，541)，该互连结构电连接于所述电子器件，且适于将所述电子器件与所述电路电连接在一起，所述互连结构还用于对所述电子器件和电路之间的电信号提供阻抗变换。
2.如权利要求1所述的无引线接合的电子元件，其特征在于还包含：
位于所述盖子附近的电引线(144，147)，其中：
所述互连结构(124，141，142，541)将所述电子器件(130)和所述电引线电连接在一起；
所述电引线将所述互连结构和所述电路电连接在一起。
3.如权利要求1所述的无引线接合的电子元件，其特征在于：
由所述互连结构提供的阻抗变换包含：
用于电子器件(130)的零电感地电位(146)。
4.如权利要求3所述的无引线接合的电子元件，其特征在于还包含：
至少部分位于所述盖子之上的电端子(142，450)，其中：
所述电端子电连接于提供零电感地电位(146)的互连结构的一部分。
5.一种无引线接合的电子元件(100，500)，用于与无引线接合的电子元件外部的电路一起使用，所述无引线接合的电子元件包含：
法兰(110)；
由所述法兰支撑的半导体基底(120)；
由所述半导体基底支撑的半导体器件(130)；以及
位于所述半导体器件、所述半导体基底和所述法兰之上的板盖(140，440，540)，所述板盖包含：
多功能互连系统(124，141，142，541)，该系统电连接于所述半导体器件，且被构造成将所述半导体器件和所述电路电连接在一起，所述多功能互连系统用于为所述半导体器件提供直流(144)，且对从所述半导体器件到所述电路和从所述电路到所述半导体器件的电信号提供阻抗变换。
6.如权利要求5所述的无引线接合的电子元件(100，500)，其特征在于：
所述多功能互连系统(141，541)嵌入所述板盖(140，540)内。
7.如权利要求5所述的无引线接合的电子元件，其特征在于：
所述多功能互连系统(142)位于所述板盖(140)的表面(143)。
8.一种用于制造无引线接合的电子元件(100，500)的方法，该电子元件与其外部的电路一起使用，所述方法包含：
在支撑基底(110，410)上安装半导体基底(120)，所述半导体基底支撑电子器件(130)；
在所述电子器件和所述支撑基底上附贴盖子(140，540)，所述盖子包含：
将所述电子器件和所述电路电连接在一起的互连结构(124，141，142，541)，该互连结构用于对所述电子器件和电路之间的电信号提供阻抗变换。
9.如权利要求8所述的方法，其特征在于：
附贴所述盖子(140，540)还包含：
使所述盖子与所述支撑基底(110)自对准(149，111)。
10.如权利要求8所述的方法，其特征在于：
附贴所述盖子(540)还包含：
使所述盖子与所述半导体基底(120)自对准(549，525)。

Claims (10)

1.一种无引线接合的电子元件，用于与无引线接合的电子元件外部的电路一起使用，所述无引线接合的电子元件包含：
支撑基底；
在所述支撑基底上的电子器件；
位于所述电子器件和所述支撑基底之上的盖子，包含：
互连结构，该互连结构电连接于所述电子器件，且适于将所述电子器件与所述电路电连接在一起，用于对所述电子器件和所述电路之间的电信号提供阻抗变换。
2.如权利要求1所述的无引线接合的电子元件，其特征在于还包含：
位于所述盖子附近的电引线，其中：
所述互连结构将所述电子器件和所述电引线电连接在一起；
所述电引线将所述互连结构和所述电路电连接在一起。
3.如权利要求1所述的无引线接合的电子元件，其特征在于：
由所述互连结构提供的阻抗变换包含：
用于电子器件的零电感地电位。
4.如权利要求3所述的无引线接合的电子元件，其特征在于还包含：
至少部分位于所述盖子之上的电端子，其中：
所述电端子电连接于提供零电感地电位的互连结构的一部分。
5.一种无引线接合的电子元件，用于与无引线接合的电子元件外部的电路一起使用，所述无引线接合的电子元件包含：
法兰；
由所述法兰支撑的半导体基底；
由所述半导体基底支撑的半导体器件；
位于所述半导体器件、所述半导体基底和所述法兰之上的板盖，所述板盖包含：
多功能互连系统，该系统电连接于所述半导体器件，且将所述半导体器件和所述电路电连接在一起，用于为所述半导体器件提供直流且对从所述半导体器件到所述电路和从所述电路到所述半导体器件的电信号提供阻抗变换。
6.如权利要求5所述的无引线接合的电子元件，其特征在于：
所述多功能互连系统嵌入所述板盖内。
7.如权利要求5所述的无引线接合的电子元件，其特征在于：
所述多功能互连系统位于所述板盖的表面。
8.一种用于制造无引线接合的电子元件的方法，该电子元件与其外部的电路一起使用，所述方法包含：
在支撑基底上安装半导体基底，所述半导体基底支撑电子器件；
在所述电子器件和所述支撑基底上附贴盖子，所述盖子包含：
将所述电子器件和所述电路电连接在一起，用于对所述电子器件和电路之间的电信号提供阻抗变换。
9.如权利要求8所述的方法，其特征在于：
附贴所述盖子还包含：
使所述盖子与所述支撑基底自对准。
10.如权利要求8所述的方法，其特征在于：
附贴所述盖子还包含：
使所述盖子与所述半导体基底自对准。
CNB028278437A 2002-01-04 2002-12-16 与外部电路使用的无引线接合的电子元件及其制造方法 Expired - Fee Related CN100362652C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/039,800 US6724079B2 (en) 2002-01-04 2002-01-04 Wire bond-less electronic component for use with an external circuit and method of manufacture
US10/039,800 2002-01-04

Publications (2)

Publication Number Publication Date
CN1618126A true CN1618126A (zh) 2005-05-18
CN100362652C CN100362652C (zh) 2008-01-16

Family

ID=21907401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028278437A Expired - Fee Related CN100362652C (zh) 2002-01-04 2002-12-16 与外部电路使用的无引线接合的电子元件及其制造方法

Country Status (9)

Country Link
US (2) US6724079B2 (zh)
EP (1) EP1472726A1 (zh)
JP (1) JP2005515637A (zh)
KR (1) KR20040073543A (zh)
CN (1) CN100362652C (zh)
AU (1) AU2002357222A1 (zh)
MY (1) MY131124A (zh)
TW (1) TWI313498B (zh)
WO (1) WO2003060998A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102345145A (zh) * 2011-09-30 2012-02-08 成都四威高科技产业园有限公司 钼铜合金表面电镀的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE10352079A1 (de) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Elektromotor, sowie Verfahren zur Herstellung eines solchen
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US7755610B2 (en) * 2005-02-01 2010-07-13 Industrial Technology Research Institute Writing device for bistable material with improved flexible material alignment features
US7250675B2 (en) * 2005-05-05 2007-07-31 International Business Machines Corporation Method and apparatus for forming stacked die and substrate structures for increased packing density
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
US7724484B2 (en) * 2006-12-29 2010-05-25 Cobham Defense Electronic Systems Corporation Ultra broadband 10-W CW integrated limiter
JP4558012B2 (ja) * 2007-07-05 2010-10-06 株式会社東芝 半導体パッケージ用放熱プレート及び半導体装置
WO2009065105A2 (en) * 2007-11-16 2009-05-22 Continental Automotive Systems Us, Inc. Thermal packaging of transmission controller using carbon composite printed circuit board material
US7868729B2 (en) * 2009-03-03 2011-01-11 Freescale Semiconductor, Inc. Stacked device assembly with integrated coil and method of forming same
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US9349693B2 (en) 2014-08-05 2016-05-24 Freescale Semiconductor, Inc. Semiconductor device with an isolation structure coupled to a cover of the semiconductor device
US10622736B2 (en) 2018-07-10 2020-04-14 Futurewei Technologies, Inc. Harmonic termination integrated passive device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023624A (en) 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JPH0831966A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体集積回路装置
JP3210835B2 (ja) * 1995-06-07 2001-09-25 京セラ株式会社 半導体素子収納用パッケージ
JP2828055B2 (ja) * 1996-08-19 1998-11-25 日本電気株式会社 フリップチップの製造方法
JP3627399B2 (ja) * 1996-09-30 2005-03-09 立山アルミニウム工業株式会社 出入口サッシの支持装置
EP0953210A1 (en) 1996-12-19 1999-11-03 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Flip-chip type connection with elastic contacts
JP3688856B2 (ja) 1997-07-10 2005-08-31 ローム株式会社 Ｂｇａ型半導体のパッケージ構造
JPH11163218A (ja) * 1997-11-21 1999-06-18 Japan Radio Co Ltd パッケージ構造
US6072211A (en) 1998-08-03 2000-06-06 Motorola, Inc. Semiconductor package
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6072238A (en) 1999-04-07 2000-06-06 Motorola, Inc. Semiconductor component
JP2001053197A (ja) 1999-08-06 2001-02-23 Texas Instr Inc <Ti> 高性能二層ボールグリッドアレイ基板
EP1079433A3 (en) 1999-08-27 2004-03-03 Texas Instruments Incorporated Ball grid array package having two ground levels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102345145A (zh) * 2011-09-30 2012-02-08 成都四威高科技产业园有限公司 钼铜合金表面电镀的方法

Also Published As

Publication number Publication date
KR20040073543A (ko) 2004-08-19
WO2003060998A1 (en) 2003-07-24
EP1472726A1 (en) 2004-11-03
AU2002357222A1 (en) 2003-07-30
MY131124A (en) 2007-07-31
WO2003060998B1 (en) 2003-12-18
JP2005515637A (ja) 2005-05-26
US6844221B2 (en) 2005-01-18
US6724079B2 (en) 2004-04-20
TWI313498B (en) 2009-08-11
US20030128080A1 (en) 2003-07-10
US20040198012A1 (en) 2004-10-07
CN100362652C (zh) 2008-01-16
TW200302610A (en) 2003-08-01

Similar Documents

Publication Publication Date Title
CN1618126A (zh) 与外部电路使用的无引线接合的电子元件及其制造方法
CN1171305C (zh) 控制热界面间隙距离的装置
US20200365476A1 (en) Radio frequency module
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
CN1045865C (zh) 安装基板
CN1197152C (zh) 陶瓷多层基片上的表面电极结构及其制造方法
CN1426104A (zh) 半导体器件及其制造方法
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1411045A (zh) 半导体装置
CN1296642A (zh) 射频电路模块
CN1328709A (zh) 运用共面波导和bga1/0的宽带rf端口结构
CN1392755A (zh) 高频电路基板及其制造方法
GB2346740A (en) Integrated printed wiring board assembly
CN1577839A (zh) 混合集成电路
CN100346476C (zh) 半导体装置及混合集成电路装置
CN1521841A (zh) 半导体器件
CN1929132A (zh) 电子装置
CN1906799A (zh) 耦合器资源模块
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
CN205016516U (zh) 半导体装置和电子设备
CN1835230A (zh) 叠层型半导体装置
CN1417842A (zh) 半导体装置及其制造方法、电路板和电子设备
US20230397382A1 (en) Power module assembly
JP7269400B2 (ja) キャリア基板及びその適用可能なパワーモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20201216

CF01 Termination of patent right due to non-payment of annual fee