CN1606796A - 具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法 - Google Patents

具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法 Download PDF

Info

Publication number
CN1606796A
CN1606796A CNA038017814A CN03801781A CN1606796A CN 1606796 A CN1606796 A CN 1606796A CN A038017814 A CNA038017814 A CN A038017814A CN 03801781 A CN03801781 A CN 03801781A CN 1606796 A CN1606796 A CN 1606796A
Authority
CN
China
Prior art keywords
conducting medium
integrated circuit
substrate
size components
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038017814A
Other languages
English (en)
Inventor
G·W·根格
M·A·哈德利
R·W·艾森哈特
S·斯温特赫斯特
P·S·德尔扎伊奇
F·J·维琴蒂尼
J·M·海明威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alien Technology LLC
Original Assignee
Alien Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alien Technology LLC filed Critical Alien Technology LLC
Publication of CN1606796A publication Critical patent/CN1606796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Abstract

本发明涉及在基板上制造元件的领域。在一个实施例中，本发明是一种装置。该装置包括其中嵌入集成电路的背板，集成电路具有导电垫。该装置还包括装到该集成电路的导电垫上的导电介质。在一个可替换实施例中，本发明是一种方法。该方法包括将导电介质装到其中嵌入集成电路的背板上，使导电介质电气连接到该集成电路上。该方法还包括将大尺寸元件装到导电介质上，使大尺寸元件电气连接到导电介质上。该装置还包括形成在一部分集成电路和一部分基板上的薄膜介电层。

Description

具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法
技术领域
本发明一般地涉及同时具有大形体尺寸元件和小形体尺寸元件的装置，以及制造这种装置的方法。本发明更具体地涉及将VLSI集成电路与宏观尺寸元件结合形成单独的器件。
背景技术
VLSI为形成微观大小和更小的元件提供了很多有效的方法。这种小型化，在运行速度、占用空间尺寸、所需资源数量以及电子器件的制造速度方面，有很多优点。
但是，电子器件的有些元件不适于采用公知的VLSI工艺制造。这些元件相对于通过VLSI形成的器件或器件的元件，必定是非常大的(宏观尺寸大小)。天线就是一种这样的元件，其需要有一个特征长度以在优选的频率上有足够的发射，例如，所讨论的天线长度可能适合的长度是厘米级或米级。利用VLSI形成一个导体用作天线，会浪费时间和材料资源，对于30cm的导体(例如)，可以很容易地通过更低廉的工艺制成。
因此，问题就变成将诸如天线的大尺寸元件与诸如集成电路的小尺寸元件结合的问题。对于传统的无线电装置，这可以包括使用集成电路的封装，印刷电路板上的导体，装在印刷电路板上的接头，以及装在接头上的天线。这种方法对于具有刚性封装和尺寸约束灵活的器件，是足够简单的。但是，其它的应用在尺寸和材料成本方面可能有更苛刻的需求。
特别是，小型无线电广播发射机可以具有柔性材料，以允许弯曲和其它不当行为而不降低功能。同样地，这种小型无线电广播发射机可能需要成千上万的快速大量生产，因此对于每个单元都要求组装容易和材料相对低廉。对于这种无线电发射机，使用印刷电路板的方法是不可行的。而且，避免像热固化这样的费时(和/或费空间)的工艺操作是有好处的。
可以单独制造元件，例如集成电路，接着将它们放置在不同的和可能较大的基板上的所需位置。现有技术一般地分为两种类型：确定性方法和随机方法。确定性方法，例如拾取和放置，使用人或机械手拾取每个元件，并将它放置在不同基板的相应位置上。拾取和放置的方法一般一次放置一个器件，并且一般不可以应用到非常小的或大量的元件，例如那些需要大型阵列的，例如有源矩阵液晶显示器。如果被放置的元件具有恰当的形状，随机放置技术是更有效的并达到高的生产率。美国专利No.5545291和美国专利No.5904545描述了使用随机放置的方法。在这种方法中，通过流体输送将微结构组装到不同基板上。这有时称为流体自组装(FSA)。使用这种技术，每个都含有功能元件的的不同集成电路，可以制造在一个基板上，接着从该基板上分开，并通过流体自组装工艺组装在单独的基板上。这个工艺包括将集成电路与流体结合，在具有接收区(如，孔)的接收基板表面上散布流体和集成电路。集成电路在流体中漂流到表面上，并随机地对齐到接收区，从而变成嵌在基板中。
一旦集成电路安置入接收区中，就可以组装器件的其余部分。通常，这包括用平面化层(planarization layer)涂覆基板，对集成电路提供电绝缘和物理保持力。平面化层通过填充接收区中未被集成电路填充的部分，在基板顶部上形成水平表面。在平面化层沉积后，可以安装其它元件，例如，包括像素电极和轨迹(traces)。
使用FSA，器件的功能元件可以与器件的其余部分分开，单独制造和检验。
发明内容
本发明一般地涉及在基板上制造元件的领域。在一个实施例中，本发明是一种装置。装置包括基板，基板中嵌有集成电路，集成电路具有导电垫。装置还包括装在集成电路导电垫上的导电介质。装置还包括装在导电介质上的大尺寸元件，大尺寸元件电气连接到集成电路。
在一个可替换实施例中，本发明是一种方法。方法包括将导电介质装到基板上，基板中嵌有集成电路，从而导电介质电气连接到集成电路。方法还包括将大尺寸元件装到导电介质上，从而大尺寸元件电气地连接到导电介质上。
在另一个可替换实施例中，本发明是一种装置。装置包括嵌在基板中的集成电路。装置还包括形成在一部分集成电路和一部分基板上的薄膜介电层。装置还包括形成在一部分薄膜介电层上的导电介质，导电介质与集成电路直接电气连接。
在又一个可替换实施例中，本发明是一种方法。该方法包括在一部分集成电路和一部分基板上形成薄膜绝缘，集成电路嵌在基板中。该方法还包括将导电介质装到薄膜绝缘和集成电路上，导电介质电气连接到集成电路上。
在再一个可替换实施例中，本发明是一种装置。装置包括背板，背板包括基板，基板中嵌有集成电路，集成电路具有导电垫，导电介质装到集成电路的导电垫上。
附图说明
本发明以附图中的示例的形式进行说明，但不限于此。
图1表示一个背板实施例的侧视图；
图2表示图1中背板的实施例装到大尺寸元件上的侧视图；
图3A表示图1中装置的实施例沿A-A线以及所指示方向的视图；
图3B表示图2中装置的实施例沿了B-B线以及所指示方向的视图；
图4表示天线的一个实施例；
图5表示带卷轴的一个实施例，带卷轴上具有装在其上面的背板，背板包括Nanoblock IC；
图6表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法的一个实施例；
图7表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法的一个可替换实施例；
图8表示背板的一个可替换实施例的侧视图；
图9表示背板的另一个可替换实施例的侧视图；
图10表示背板的又一个可替换实施例的侧视图；
图11表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法的另一个可替换实施例；
图12A表示基板的另一个实施例的顶视图；
图12B表示基板的另一个实施例的侧视图；
图13表示基板又一个实施例的侧视图；
图14表示基板再一个实施例的侧视图。
具体实施方式
下面描述一种具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法。在下面的描述中，为了进行解释给出了很多细节，以便提供对本发明的彻底理解。但是，本领域的一般技术人员应该清楚，本发明可以在没有这些具有细节的情况下进行实施。在另外的情况下，以框图的形式表示结构和器件，以避免对本发明的模糊。
说明书中引用的“一个实施例”意味着联系实施例描述的特定特征、结构或特性，包括在本发明的至少一个实施例中。在说明书的不同位置出现短语“在一个实施例中”不一定所有都参考相同的实施例，也不一定是单独的，或彼此排斥其它实施例的可替换实施例。
本发明一般地涉及在基板上制造元件的领域。在一个实施例中，本发明是一种装置。装置包括背板，背板包括嵌有集成电路的基板，以及装到IC导电垫上的导电介质。装置还包括装到导电介质上的大尺寸元件，大尺寸元件电气连接到集成电路上。
在一个可替换实施例中，本发明是一种方法。所述方法包括通过将导电介质装到嵌有集成电路的基板上而形成背板，从而导电介质电气地连接到集成电路上。该方法还包括将大尺寸元件装到导电介质上，从而大尺寸元件电气地连接到集成电路上。导电介质可以通过如下的方法形成：丝网印刷、蜡纸印刷、或喷墨打印、层压法、热压法、激光辅助的化学气相沉积、物理气相沉积、遮光掩模、蒸发、挤压涂敷、幕(帘)式淋涂、电镀或者其它的附加技术。导电介质，例如，可以是流体、银墨、导电带(具有导电填料的热塑性或热固性聚合物)、导电膏(焊料膏或在聚合物基质中的导电填料)、焊料、金属膜、悬浮在载体中的金属颗粒、导电聚合物、碳基导体或其它厚膜材料。一个代表性的导电介质产品是Acheson Colloids Electrodag 4795。
在另一个可替换实施例中，本发明是一种装置。装置包括嵌在基板中的集成电路。装置还包括在一部分集成电路和一部分基板上形成的薄膜介电层。装置还包括形成在一部分薄膜介电层上的导电介质，导电介质与集成电路直接电气连接。装置被称为背板。
在又一个可替换实施例中，本发明是一种方法。所述方法包括在一部分集成电路和一部分基板上形成薄膜绝缘，集成电路嵌在基板中。方法还包括将导电介质装到薄膜绝缘上以及集成电路上，导电介质电气连接到集成电路上。
在再一个可替换实施例中，本发明是一种装置。装置包括其中嵌有集成电路的基板，集成电路具有导电垫。装置还包括装到集成电路导电垫上的导电介质。装置被称为背板。
在又一个可替换实施例中，本发明是一种装置。装置包括其中嵌有NanoblockTM IC(Nanoblock是ALIEN技术公司的注册商标)的背板以及电气连接到Nanoblock IC的导体。举例来说，Nanoblock IC可以利用传统的VLSI工艺进行生产，并采用流体自组装(FSA)进行嵌入。基板上装有导电介质，允许Nanoblock IC和导体之间的电气连接。装在导电介质上的是包括天线的基板，允许天线与Nanoblock IC之间的电气连接。
在再一个实施例中，本发明是一种方法。所述方法包括将导电介质装到嵌有Nanoblock IC的基板上，从而使导电介质电气连接到Nanoblock IC上，从而形成背板。方法还包括将大尺寸元件连接到导电介质上，从而大尺寸元件电气连接到或耦合到导电介质上。方法还可以包括制造Nanoblock IC，进行FSA将Nanoblock IC嵌在基板中。方法还可以包括大尺寸元件，大尺寸元件可以是天线，电源，诸如电池或钮扣电池，或印刷在背板或其它基板上的厚膜电池；显示电极或显示器；逻辑器件，或传感器；以及其它的例子。
在一个进一步的可替换实施例中，本发明是一种装置。装置包括其中嵌有Nanoblock IC的基板。基板上装有导电介质，允许Nanoblock IC和导体之间的电气连接。装在导电介质上的是诸如天线的基板，允许天线与Nanoblock IC之间的电气连接。
为了在本说明书中进行讨论，在先前的描述和以后的描述中，必须区分薄膜工艺和厚膜工艺。薄膜是通过使用真空或低压工艺形成的。厚膜是使用非真空工艺形成的，通常是在大气压下或在近大气压下。本领域的一般技术人员应该理解的是，低压真空的环境压力是与大气压相对的，其精确大小可能难以描述。但是，本领域的一般技术人员应该理解到，低压与大气压之间的差异，与大气压相比是比较大的。
图1表示背板的一个实施例的侧视图，其中包括具有嵌入的Nanoblock IC的基板，平面化层，以及接触NanoblackTM IC上的垫的导电介质。基板110中具有孔，用于装入Nanoblock IC，并且，举例来说可以是柔性的塑料基板。Nanoblock IC 120是通过传统VLSI形成的Nanoblock IC。Nanoblock IC 120可以通过例如FSA嵌在基板110的孔中。Nanoblock IC 120可以具有与集成电路一致的多种功能和结构。在一个实施例中，Nanoblock IC 120包括适于从外部天线接收无线电信号并且通过外部天线发送无线电信号的电路。并且，在一个实施例中，Nanoblock IC 120可以通过外部天线从外部源接收功率，并且使用该功率通过外部天线发送无线电信号。
在上述Nanoblock IC 120上形成平面化层130，这可以通过传统的薄膜沉积、制图和腐蚀或者其它类似的方法形成，并且可以由绝缘材料制成，例如二氧化硅。在平面化层130上面形成两个导体140，例如，可以通过丝网印刷导电膏形成，并在平面化层130中占据两个接触孔。优选地，两个导体140装在Nanoblock IC 120的导电垫上，两个导体140优选地不直接地互相连接。在上述导体140上形成绝缘层150，例如可以通过薄膜或厚膜工艺形成，并可以填充在两个导体140之间的空间中。正如可以理解的，导体在某些情况下通过设计可以连接到集成电路的多个垫。这种情况的一个例子是将IC所有的接地垫连接到单个导体，得到公共接地电位。
如同可以理解的，Nanoblock IC 120可以具有足够大的垫，从而允许两个导体与Nanoblock IC之间的直接连接，从而不需要中间导体。还如同可以理解的，这种结构在某些实施例中，需要大尺寸元件与Nanoblock IC之间通过导电介质的直接(垂直)连接，因为某些导电介质具有各向同性的导电性。并且，注意到导电介质可以包括悬浮在载体中的金属颗粒、导电聚合物、膏、银墨、碳基导体、焊料和其它导体。而且，在此应用中讨论的大尺寸元件，例如，可以是天线、电子显示器或显示器电极、传感器、诸如电池或太阳能电池的电源，或者另外的逻辑或存储器件(例如微处理器、存储器和其它逻辑器件，但不限于此)。
图2表示装有大尺寸元件的图1中背板的一个实施例的侧视图。每个导体270直接连接到导体140中的一个，并可能连接到绝缘层150、平面化层130和基板110中的一者或多者。装在每个导体270上的是导体280中的一个，例如，这可以是天线的导电垫或者是天线的导电末端。这样，如上所述，每个导体280可以说是(电气地)连接到Nanoblock IC 120上。基板290是其中嵌有导体280或其上装有导体280的材料，并优选地具有绝缘性质。
间隙260是两个导体270之间的空间，它可以被基板290和/或绝缘体150占据，或者可以留下作为结构的空隙。重要的是应注意到，在大多数应用中，两个导体270中的每一个并不是直接连接到另一个导体270，相似的说明可以用于描述两个导体280。
在一个实施例中，导电介质270是一种导电带(例如Sony公司提供的，比如包括Sony DP1122)。并且，导电带可以是各向同性地或各向异性地导电。这种导电带的使用(粘着)可以通过沿一行背板滚卷所述带，施加足够的压力并可能进行加热，以将所述带粘着到背板上，接着切断所述带使各个背板分开。这可以以不同的方式实现。
可替换地，导电介质270或140可以是导电膏(例如，Ablestick公司提供的，比如包括Ablebond 8175A)，举例来说可以通过丝网印刷工艺置于背板上。这种膏可以在相对于整体制造公差的中等分辨率下，丝网印刷到背板上，从而允许到导体140上的有用连接。并且，导体介质270也可以是悬浮在载体中的金属颗粒、导电聚合物、碳基导体、焊料或其它导电介质，如本领域的一般技术人员所理解的。
图3A表示图1中背板的一个实施例沿线工A-A在图示方向上的视图。图中表示出了基板110、Nanoblock IC 120、平面化层130、导体140和绝缘层150之间的重叠。并且，还表示了平面化层130中的接触孔315，使导体140与Nanoblock IC 120之间的连接变清楚。
图3B表示图2中装置的一个实施例沿线了B-B在图示方向上的视图。图中表示了导电层140、绝缘层150和导体280之间的重叠。为了清楚，基板110也表示出来，基板290没有图示。
图4表示天线的一个实施例。每个臂455连接到天线导体垫280。注意，在一个可替换的天线实施例中，臂455可以简单地形成导体垫280，使臂和垫形成单独一个统一的结构。
图5表示带卷轴的一个实施例，其上装有包括Nanoblock IC的背板。每个背板505(其中标注了一个代表性的背板505)装到一对导电带条515上。带条515形成更大的卷轴的一部分，卷轴还包括通孔525，用于卷绕。在一个实施例中，带条515可以是各向异性的导电膜(ACF)，背板505的导体依附于该ACF上。在一个可替换实施例中，导电介质可以处在背板505上的与依附于带条515的表面相反的表面上。并且，每个实施例中的带卷轴可以在背板列之间具有间隙，允许沿此间隙切开带，以获得单列的背板。
图6表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法的一个实施例。在块610，制造集成电路，例如通过传统的VLSI方法。在块620，将集成电路嵌入基板中。在块630，进行形成平面化层和绝缘层的处理，并且形成厚膜绝缘体(本领域一般技术人员应该理解的是，也可以形成薄膜绝缘层)。在块640，导电介质应用到基板上，例如通过膏的丝网印刷或者其它额外的方法。在块650，将大尺寸元件装到导电介质上。注意，在一个实施例中，图5所示的带卷轴可以用于将大量背板装到大尺寸元件上，这是通过单独装每个背板并接着在安装之后切割带而完成。在一个可替换实施例中，导电介质640被直接用于嵌有IC 620的基板上，省略了绝缘层。
图7表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法的一个可替换实施例，特别参考了利用Nanoblock IC制造RF-ID标签。在块710，Nanoblock IC被制造出来，例如，通过传统的VLSI方法。在块720，Nanoblock IC通过FSA嵌在基板中。在块730，进行形成平面化层和/或绝缘层所需的任何FSA后处理。特别是，形成至少一个薄膜的电介质。如同本领域一般技术人员所理解的，在替换实施例中薄膜电介质可能不是必需的。在块740，第一导电介质应用到基板上，例如，以膏的形式丝网印刷到基板上，从而形成背板。在块750，将导电带粘着到背板上的导电介质上。在块760，将天线装到背板上，从而天线电气连接到相应背板的Nanoblock IC上。
图8表示背板的一个可替换实施例的侧视图。可以理解，图8的实施例与图1所示的实施例相似。但是，图8表示其中(在孔中)嵌有集成电路820的基板810，集成电路820具有垫825。每个垫通过使用附加工艺在其上沉积导电介质840，例如银墨。通常，但不总是，导电介质840的沉积使其直接接触一个且仅接触一个垫825，从而允许每个电路与单独导体的电接触。
并且，应该理解的是，垫825的尺寸可以大于集成电路(例如图1中的Nanoblock IC 120)上相似垫的尺寸，这是由于垫825必须与具有比普通VLSI器件大得多的形体尺寸的材料(导电介质840)直接接触。注意到在一个实施例中，导电介质840可以预计具有约10-15μm的沉积态厚度，最终厚度大约为1μm或更小，垫825可以具有的最小尺寸约为20×20μm或更大。
图9表示背板另一个可替换实施例的侧视图。图9表示与图8相似的实施例，其中进一步包括绝缘体。基板910包括嵌在其中的集成电路。垫925是集成电路的一部分，可以预计具有与垫825相似的尺寸。绝缘体(电介质)930通过使用厚膜工艺沉积在集成电路920上。绝缘体930可以预计具有的厚度数量级约为10(微米)。利用附加工艺沉积的还有导电介质940，它覆盖了绝缘体930和垫925的一部分，从而允许集成电路920与大尺寸元件之间的电接触。导电介质940可以预计具有与导电介质840相似的特性。
图10表示背板又一个实施例的侧视图。在这个实施例中，绝缘体(1030)是薄膜绝缘体，并形成通孔，导电介质(1040)可以通过所述通孔与集成电路(1020)的垫(1025)接触。可以理解，所述通孔在形成图形时需要比图8和9中导体元件的绝缘体中的任何一个更高的精确度。并且，可以理解，基板1010可以具有绝缘体1030，覆盖几乎整个的表面，而不是图9中的有限区域。另外，可以理解，垫1025在集成电路1020上可以小于集成电路920和820的类似垫。
图11表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的另一个可替换实施例的方法。在块1110，将集成电路嵌入支撑基板上。在块1120，薄膜绝缘体应用到基板上。在块1130，绝缘体画上图案，例如通过照相平版印刷薄膜工艺，由此部分绝缘体被去除，暴露出部分基板或集成电路，例如接头或导电垫。进一步的清洁，例如清洗掉光致抗蚀剂，可以作为应用、形成图案或者甚至蚀刻后阶段的一部分而包括。可替换的，可以理解，可以使用感光性的绝缘体或电介质，从而消除对光致抗蚀剂的需求。
在块1140，导电介质应用在基板上，涂覆全部或部分的绝缘体。在块1150，根据需求处理导电介质(例如，热固化)，形成合适的导体。注意在本领域所公知的，对于各种制造工艺，银墨固化对于某些配方设计可以是以90-100℃的温度并具有合理的固化时间。应该理解的是，固化时间可以改变，本领域的一般技术人员可以选用固化工艺，以满足制造工艺和被生产的器件的需要。在块1160，大尺寸元件装在导电介质上，从而达到与集成电路的电气连接。而且注意到，块1160处导电介质的最终处理可以在块1170处安装大尺寸元件之后进行。
先前描述的大部分集中在本发明的使用以及将其中嵌有集成电路的背板安装到单独的大尺寸元件上。应该理解的是，其它的不包括单独大尺寸元件的实施例也是存在的。特别是，大形体尺寸元件可以被包括为背板的一部分，例如，作为天线的嵌入导体，或者如图12a和12b所示形成在背板上。使用印刷或其它另外的处理技术在背板上形成导电介质的天线1240也是一种选择。
另外，其它的大形体尺寸元件，例如电源、传感器或逻辑器件，也可以形成在背板上或装到背板上。在背板上这种大形体尺寸元件和Nanoblock IC的互相连接可以通过使用导电介质1440实现，从而允许大形体尺寸元件1460与小形体尺寸元件1420(例如，Nanoblock IC)之间形成电气连接，如图14所示。并且，可以使用导电介质1340，将嵌在单独一个基板中的两个或多个小形体尺寸元件互相连接，例如两个Nanoblock IC，如图13所示。
图12A表示基板另一个实施例的顶视图。基板1210可以诸如先前讨论的那些基板，包括柔性的或刚性的材料。集成电路(IC)1220嵌在基板1210中的孔中。绝缘体1230是基板1210和IC 1220上面的一层绝缘材料(或电介质层)，并可以具有平面化的性质。接触孔1215是在IC 1220的接触垫上方的绝缘体1230中的孔，使IC 1220与导电介质1240之间物理接触并电气连接。层1250是在部分导电介质1240、绝缘体1220和基板1210以及整个IC 1220上方的另一绝缘体或电介质。注意，各个层的实际结构可以显著改变。例如，导电介质1240可以形成天线的两个臂，从而可以用于无线电频率应用中。但是，电池、传感器、电源、钮扣电源和显示器以及显示器电极，也可以利用导电介质和其它材料制成。
图12B表示基板的另一个实施例的侧视图。如图所示，导电介质1240占据图12A中的接触孔1215，直接与IC 1220接触。并且，可以理解，对于导电介质1240所显示的各段随着其沿绝缘体1230的表面跟随天线路径而对应于天线的不同段。沿着这些线，可以理解的是，绝缘体1230的存在在一些情况下可以不是必需的。
图13表示基板又一个实施例的侧视图。基板1310包括第一集成电路(IC)1320和第二集成电路(IC)1325。绝缘体1330形成在IC 1320、IC 1325和基板1310上。导电介质1340形成在绝缘体1330上，并同时接触IC 1320和IC1325。导电介质1340的一部分形成IC 1320与IC 1325之间的电气连接，从而电气连接IC 1320和IC 1325。在IC 1320和IC 1325上形成绝缘体层1350。
图14表示基板再一个实施例的侧视图。基板1410在其孔中嵌有IC 1420。在基板1410和IC 1420上形成绝缘体1430。导电介质1440形成在绝缘体1430上并连接到IC 1420，一部分导电介质1440连接到传感器1460，从而将IC 1420电气连接到传感器1460。在一部分导电介质1440和绝缘体1430上形成绝缘体1450，其材料可以与绝缘体1430相同或不同。
在前面的详细描述中，参考具体的代表性实施例描述了本发明的方法和装置。但是，应该清楚的是，可以做出各种修改和变化而不背离本发明广泛的精神和范围。特别是，各个框图中的各个块代表方法或装置中的功能块，而不一定表示本发明的精神和范围内固有的物理或逻辑分块或者操作顺序。例如，图1中各个块可以集成在元件中，或者可以细划分到元件中，另外可以形成为与图示中的形状不同的物理形状。同样的，图6的块(例如)代表方法的各个部分，在一些实施例中，可以重排顺序，或者可以并行组织，而不是直线的或阶梯状的形式。因此，本说明书和附图应是示例性的，而不是限制性的。

Claims (98)

1.一种装置，包括：
背板，所述背板包括嵌在其中的集成电路，该集成电路具有导电垫，以及装在该集成电路导电垫上的导电介质；以及
装在导电介质上的大尺寸元件，该大尺寸元件电气连接到所述集成电路上。
2.如权利要求1所述的装置，其中所述大尺寸元件是其中包括天线的基板，该天线通过所述导电介质直接电气地连接到集成电路。
3.如权利要求1所述的装置，其中所述导电介质是膏。
4.如权利要求1所述的装置，其中所述导电介质是导电带。
5.如权利要求2所述的装置，其中所述导电介质是膏，并且所述集成电路是具有适于无线电频率应用的电路的Nanoblock IC。
6.如权利要求5所述的装置，其中所述大尺寸元件是其上有天线的基板，该天线通过所述导电介质直接电气连接到所述集成电路。
7.如权利要求1所述的装置，其中所述集成电路是适于在无线电频率应用中使用的电路。
8.如权利要求7所述的装置，其中所述大尺寸元件是其上有天线的基板，该天线通过所述导电介质直接电气连接到所述集成电路。
9.如权利要求1所述的装置，其中所述集成电路包括适于控制电子显示器的电路。
10.如权利要求9所述的装置，其中所述大尺寸元件是其上包括显示器电极的基板，该显示器电极通过所述导电介质直接电气连接到所述集成电路。
11.如权利要求9所述的装置，其中所述大尺寸元件是其上包括显示器电极的基板，该显示器电极与一个导体连接，该导体连接到所述导电介质，从而将显示器电极电气地连接到所述集成电路。
12.如权利要求11所述的装置，其中所述显示器电极印刷在基板上。
13.如权利要求1所述的装置，其中所述大尺寸元件是其中包括传感器的基板，该传感器通过所述导电介质直接电气连接到所述集成电路。
14.如权利要求1所述的装置，其中所述大尺寸元件是电源，该电源通过所述导电介质直接电气连接到所述集成电路。
15.如权利要求14所述的装置，其中所述电源是包括电池的基板，该电池通过所述导电介质直接电气连接到所述集成电路。
16.如权利要求15所述的装置，其中所述电池是嵌在大尺寸元件基板中的钮扣电池。
17.如权利要求15所述的装置，其中所述电池是印刷在大尺寸元件基板上的厚膜电池。
18.如权利要求1所述的装置，其中所述大尺寸元件是其上具有逻辑器件的基板，该逻辑器件通过所述导电介质直接电气连接到所述集成电路。
19.如权利要求1所述的装置，其中所述导电介质是悬浮在载体中的金属颗粒。
20.如权利要求1所述的装置，其中所述导电介质是导电聚合物。
21.如权利要求1所述的装置，其中所述导电介质是碳基导体。
22.如权利要求1所述的装置，其中所述基板是柔性的材料。
23.一种方法，包括：
将导电介质装到其中嵌有集成电路的基板上，从而使该导电介质电气连接到所述集成电路上；以及
将大尺寸元件装到所述导电介质上，从而使该大尺寸元件电气连接到所述导电介质。
24.如权利要求23所述的方法，还包括：
将所述集成电路嵌在基板中。
25.如权利要求23所述的方法，其中安装导电介质是通过将导电介质印刷在基板上并固化该导电介质来完成的。
26.如权利要求23所述的方法，其中安装导电介质是通过将导电介质以流体形式涂覆在基板上并固化该导电介质来完成的。
27.如权利要求25所述的方法，其中：
印刷包括丝网印刷。
28.如权利要求25所述的方法，其中：
印刷包括蜡纸印刷。
29.如权利要求25所述的方法，其中：
印刷包括利用喷墨打印机的印刷。
30.如权利要求26所述的方法，其中：
涂覆导电介质包括挤压导电介质。
31.如权利要求26所述的方法，其中：
涂覆导电介质包括幕式淋涂。
32.如权利要求23所述的方法，其中安装导电介质是通过将导电介质层压在基板上来完成的。
33.如权利要求23所述的方法，其中安装导电介质是通过将导电介质热压在基板上来完成的
34.如权利要求23所述的方法，其中：
所述集成电路是Nanoblock IC。
35.如权利要求23所述的方法，其中：
所述集成电路适合于无线电频率应用。
36.如权利要求23所述的方法，其中：
所述大尺寸元件是其上具有天线的基板，该天线电气连接到所述导电介质。
37.一种装置，包括：
嵌在基板中的集成电路；
形成在一部分集成电路和一部分基板上的薄膜介电层；
形成在一部分薄膜介电层上的导电介质，该导电介质与所述集成电路直接电气连接。
38.如权利要求37所述的装置，其中所述基板是柔性材料。
39.如权利要求37所述的装置，其中所述导电介质是焊料。
40.如权利要求37所述的装置，还包括：
连接到所述导电介质的大尺寸元件，该大尺寸元件电气连接到所述集成电路。
41.如权利要求40所述的装置，其中所述导电介质是导电膏。
42.如权利要求40所述的装置，其中所述导电介质是银墨。
43.如权利要求40所述的装置，其中所述导电介质是带。
44.如权利要求40所述的装置，其中所述导电介质是悬浮在载体中的金属颗粒。
45.如权利要求40所述的装置，其中所述导电介质是导电聚合物。
46.如权利要求40所述的装置，其中所述导电介质是焊料。
47.如权利要求40所述的装置，其中所述导电介质是碳基导体。
48.如权利要求40所述的装置，其中所述大尺寸元件是天线。
49.如权利要求40所述的装置，其中所述大尺寸元件是电源。
50.如权利要求49所述的装置，其中所述大尺寸元件是电池。
51.如权利要求49所述的装置，其中所述大尺寸元件是印刷在大尺寸元件基板上的厚膜电池。
52.如权利要求49所述的装置，其中所述大尺寸元件是钮扣电池。
53.如权利要求40所述的装置，其中所述大尺寸元件是传感器。
54.如权利要求40所述的装置，其中所述大尺寸元件是逻辑器件。
55.如权利要求40所述的装置，其中所述大尺寸元件是显示器电极。
56.如权利要求37所述的装置，其中所述集成电路是Nanoblock IC。
57.如权利要求37所述的装置，其中所述集成电路是显示器驱动器。
58.如权利要求37所述的装置，其中所述集成电路是无线电频率识别电路。
59.如权利要求37所述的装置，其中所述集成电路是适于在无线电频率应用中使用的电路。
60.如权利要求40所述的装置，其中所述大尺寸元件是其上具有天线的基板，该天线通过所述导电介质直接电气连接到所述集成电路。
61.一种方法，包括：
在一部分集成电路和一部分基板上形成薄膜绝缘体，所述集成电路嵌在所述基板中；以及
将导电介质装到所述薄膜绝缘体和所述集成电路上，该导电介质电气连接到所述集成电路上。
62.如权利要求61所述的方法，还包括：
将大尺寸元件装到导电介质上，使该大尺寸元件电气连接到所述集成电路上。
63.如权利要求61所述的方法，还包括；
将所述集成电路嵌在基板中。
64.如权利要求61所述的方法，还包括：
将带粘到所述基板上的导电介质上；以及
将所述带粘到大尺寸元件上，从而将该大尺寸元件连接到导电介质上，并且由此将该大尺寸元件电气连接到所述集成电路上。
65.如权利要求61所述的方法，其中：
形成薄膜绝缘体包括：
将该薄膜绝缘体沉积到所述集成电路和基板上；
并通过照相平版印刷技术工艺在薄膜绝缘体上形成图案。
66.如权利要求61所述的方法，其中：
安装导电介质包括印刷导电墨。
67.如权利要求61所述的方法，其中：
安装导电介质包括丝网印刷导电膏并固化导电膏。
68.如权利要求65所述的方法，其中：
安装导电介质包括丝网印刷焊料膏并回流焊料。
69.如权利要求61所述的方法，其中：
安装导电介质包括使用导电带。
70.如权利要求69所述的方法，其中：
所述导电带是层压的。
71.如权利要求69所述的方法，其中：
所述导电带是热压的。
72.如权利要求61所述的方法，其中：
安装导电介质包括挤压涂覆。
73.如权利要求61所述的方法，其中：
安装导电介质包括幕式淋涂。
74.如权利要求61所述的方法，其中：
安装导电介质包括使用碳基导体。
75.如权利要求61所述的方法，其中：
安装导电介质包括使用导电聚合物。
76.如权利要求61所述的方法，其中：
安装导电介质包括使用载体，载体包括悬浮在其中的金属颗粒。
77.如权利要求61所述的方法，其中；
安装导电介质包括喷墨打印。
78.如权利要求62所述的方法，其中：
所述大尺寸元件是天线。
79.如权利要求62所述的方法，其中：
所述大尺寸元件是电源。
80.如权利要求62所述的方法，其中：
所述大尺寸元件是显示器电极。
81.如权利要求62所述的方法，其中：
所述大尺寸元件是传感器。
82.如权利要求62所述的方法，其中：
所述大尺寸元件是逻辑器件。
83.如权利要求62所述的方法，其中：
所述集成电路适于无线电频率的应用。
84.如权利要求62所述的方法，其中：
所述集成电路是显示器驱动器。
85.如权利要求62所述的方法，其中：
所述集成电路是Nanoblock IC。
86.如权利要求61所述的方法，还包括：
制造集成电路。
87.一种装置，包括：
集成电路嵌在其中的基板，所述集成电路具有导电垫；以及
将导电介质装到所述集成电路的导电垫上。
88.如权利要求87所述的装置，其中所述基板是柔性材料。
89.如权利要求87所述的装置，还包括：
装到导电介质上的大尺寸元件，该大尺寸元件电气连接到所述集成电路上。
90.如权利要求87所述的装置，其中：
所述基板上具有逻辑器件，该逻辑器件通过所述导电介质直接电气连接到所述集成电路。
91.如权利要求90所述的装置，其中所述导电介质是焊料。
92.如权利要求89所述的装置，其中所述逻辑器件是微处理器。
93.如权利要求89所述的装置，其中所述逻辑器件是存储集成电路。
94.如权利要求89所述的装置，其中：
所述基板上具有电源，所述逻辑器件通过所述导电介质直接电气连接到该电源。
95.如权利要求94所述的装置，其中：
所述电源是厚膜电池。
96.如权利要求94所述的装置，其中：
所述电源是钮扣电池。
97.如权利要求87所述的装置，其中：
所述基板上印刷有天线，该天线通过所述导电介质直接电气连接到所述集成电路。
98.如权利要求87所述的装置，其中：
所述导电介质在基板上形成为天线。
CNA038017814A 2002-01-23 2003-01-23 具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法 Pending CN1606796A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5619202A 2002-01-23 2002-01-23
US10/056,192 2002-01-23

Publications (1)

Publication Number Publication Date
CN1606796A true CN1606796A (zh) 2005-04-13

Family

ID=27609271

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038017814A Pending CN1606796A (zh) 2002-01-23 2003-01-23 具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法

Country Status (7)

Country Link
EP (1) EP1468443A1 (zh)
JP (1) JP2006504251A (zh)
KR (1) KR20040105705A (zh)
CN (1) CN1606796A (zh)
AU (1) AU2003205307B2 (zh)
CA (1) CA2474054A1 (zh)
WO (1) WO2003063211A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104224167A (zh) * 2014-09-21 2014-12-24 北京师范大学 一次性脑状态监测柔性贴片电极

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
JP2008507114A (ja) 2004-04-27 2008-03-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ ソフトリソグラフィ用複合パターニングデバイス
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7576656B2 (en) 2005-09-15 2009-08-18 Alien Technology Corporation Apparatuses and methods for high speed bonding
JP5700750B2 (ja) 2007-01-17 2015-04-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
US8552299B2 (en) 2008-03-05 2013-10-08 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
WO2010005707A1 (en) 2008-06-16 2010-01-14 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
EP2513953B1 (en) 2009-12-16 2017-10-18 The Board of Trustees of the University of Illionis Electrophysiology using conformal electronics
KR101837481B1 (ko) 2010-03-17 2018-03-13 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
CN104472023B (zh) 2011-12-01 2018-03-27 伊利诺伊大学评议会 经设计以经历可编程转变的瞬态器件
KR20150004819A (ko) 2012-03-30 2015-01-13 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 표면에 상응하는 부속체 장착가능한 전자 장치
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US10677647B2 (en) 2015-06-01 2020-06-09 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
EP3304130B1 (en) 2015-06-01 2021-10-06 The Board of Trustees of the University of Illinois Alternative approach to uv sensing
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP4043601B2 (ja) * 1998-06-04 2008-02-06 大日本印刷株式会社 非接触型ｉｃカードとその製造方法、非接触型ｉｃカード用基体
JP2001175837A (ja) * 1999-12-22 2001-06-29 Toppan Printing Co Ltd Ｉｃカード
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104224167A (zh) * 2014-09-21 2014-12-24 北京师范大学 一次性脑状态监测柔性贴片电极

Also Published As

Publication number Publication date
CA2474054A1 (en) 2003-07-31
KR20040105705A (ko) 2004-12-16
AU2003205307B2 (en) 2009-03-26
EP1468443A1 (en) 2004-10-20
WO2003063211A1 (en) 2003-07-31
JP2006504251A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
CN1606796A (zh) 具有小形体尺寸和大形体尺寸元件的装置以及制造这种装置的方法
AU2003205307A1 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
TWI681508B (zh) 有效率地微轉印微型裝置於大尺寸基板上
CN1197439C (zh) 印刷线路板和显示装置
EP1057216B1 (en) Sealing of large area display structures
EP2871558B1 (en) Touch window and touch device including the same
US6936407B2 (en) Thin-film electronic device module
US7342179B2 (en) Electronic device and method for producing the same
CN102244013A (zh) 半导体器件及其制造方法
CN1691342A (zh) 半导体器件
CN107535080B (zh) 电子电路模块
CN1203554C (zh) 具有薄膜电路的模块
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
CN111328192A (zh) 加法制造玻璃基板pcb板及led显示器的方法
CN1717147A (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
CN109585488A (zh) Led显示基板及其制作方法、显示装置
CN1993021A (zh) 用于制造配线基板的方法
US4764413A (en) Metal-based organic film substrate
US20120168790A1 (en) Display device structure and manufacturing method thereof
CN1301544C (zh) 半导体装置的制造方法
EP1367645A3 (en) Semiconductor device and manufacturing method thereof
CN115207019A (zh) 显示面板及其制作方法
CN113838963A (zh) 一种显示面板及其制备方法
CN114171665A (zh) 显示面板及其制备方法
US20060137901A1 (en) Electronic device including a substrate structure and a process for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050413