KR20040105705A - 소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법 - Google Patents

소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법 Download PDF

Info

Publication number
KR20040105705A
KR20040105705A KR10-2004-7011487A KR20047011487A KR20040105705A KR 20040105705 A KR20040105705 A KR 20040105705A KR 20047011487 A KR20047011487 A KR 20047011487A KR 20040105705 A KR20040105705 A KR 20040105705A
Authority
KR
South Korea
Prior art keywords
conductive medium
integrated circuit
substrate
conductive
large component
Prior art date
Application number
KR10-2004-7011487A
Other languages
English (en)
Inventor
젠젤글렌더블유
해들리마크에이
아이슨하트랜돌프더블유
스윈들러허스트수잔
드자익폴에스
비센티니프레더릭제이
헤밍웨이존문
Original Assignee
에이리언 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이리언 테크놀로지 코포레이션 filed Critical 에이리언 테크놀로지 코포레이션
Publication of KR20040105705A publication Critical patent/KR20040105705A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

본 발명은 기판의 요소를 제조하는 분야에 관한 것이다. 일 실시예에서, 본 발명은 장치이다. 상기 장치는, 전도성 패드를 갖는 집적 회로가 내장된 스트랩을 포함한다. 상기 장치는 또한 집적 회로의 전도성 패드에 부착된 전도성 매체를 포함한다. 다른 실시예에서, 본 발명은 방법이다. 상기 방법은, 전도성 매체가 집적 회로에 전기적으로 연결되도록, 집적 회로가 내장된 스트랩에 전도성 매체를 부착하는 방법을 포함한다. 상기 방법은 또한, 또한 대형 부품이 전기 전도성 매체에 연결되도록, 전도성 매체에 대형 부품을 부착하는 방법을 포함한다. 상기 장치는 또한, 집적 회로의 일부와 기판의 일부에 형성된 박막 유전층을 포함할 수 있다.

Description

소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법{APPARATUS INCORPORATING SMALL-FEATURE-SIZE AND LARGE-FEATURE-SIZE COMPONENTS AND METHOD FOR MAKING SAME}
VLSI 는 마이크로 수준의 부품과 더 소형 부품의 생성을 위해 여러 효과적인 방법을 제공한다. 이러한 소형화는, 전자 장치에 대해 작동 속도, 풋프린트의 크기, 필요한 원료의 양, 및 제조 속도에 관한 여러가지 이점을 제공한다.
유감스럽게도, 전자 장치의 일부 부품은 공지된 VLSI 공정을 통한 형성에 적합하지 못하다. 이러한 부품은, VLSI 를 통해 형성된 장치 또는 장치의 부품에 비해 종종 필연적으로 아주 크다 (매크로 수준). 이러한 부품의 하나가 안테나인데, 상기 안테나는 바람직한 주파수의 적절한 전달을 위해 특정 길이를 가질 필요가 있으며, 상기 특정 길이는 예컨데, 센티미터 또는 미터로 적절하게 측정될 수 있다. VLSI 를 사용하는 안테나로서 사용되는 전도체의 형성은, 예컨데 30 ㎝ 의 전도체가 저비용의 공정을 통해 쉽게 형성될 수 있기 때문에 , 시간과 원료를낭비하게 된다.
따라서, 안테나와 같은 대형 부품과 집적 회로와 같은 소형 부품의 결합에 관한 문제가 발생한다. 통상의 라디오에 있어, 이는 집적 회로, 인쇄 회로 보드의 전도체, 인쇄 회로 보드에 부착된 커넥터 및 커넥터에 부착된 안테나를 위한 패키징을 포함할 수 있다. 이 방법은, 강성 패키징 및 융통성 있는 크기 제한을 갖는 장치를 위해서는 충분히 간단하다. 그러나, 다른 용도에서는 크기와 재료비를 위한 필요 조건이 더 요구될 수 있다.
특히, 소형 라디오 송신기는 기능의 저하 없이 굽힘과 다른 격한 동작이 가능한 가요성 재료를 갖는 것이 유용할 수 있다. 유사하게는, 이러한 소형 라디오 송신기는 수백만 또는 수십억의 양으로 빠르게 생산되는 것이 요구될 수 있기 때문에, 조립이 용이하고 유닛 당 비용이 저렴한 재료가 요구된다. 이러한 라디오 송신기를 위해 인쇄 회로 보드 방법을 이용하는 것은 바람직하지 못하다. 더욱이, 열 경화와 같은 시간 (및/또는 공간) 이 많이 소요되는 가공 작업을 회피하는 것이 바람직할 수 있다.
집적 회로와 같은 요소를 개별적으로 생산하는 것이 가능하며, 이 요소는 다른 더 대형 기판 상의 요구되는 곳에 위치된다. 종래 기술은 일반적으로 두 종류 (결정론적 방법 또는 랜덤 방법) 로 구분된다. 픽 앤드 플레이스 (pick and place) 와 같은 결정론적 방법은, 각 요소를 집어 이 요소를 다른 기판의 대응 위치에 위치시키위해 사람 또는 로봇 팔을 이용한다. 픽 앤드 플레이스 방법은 일반적으로 한번에 장치를 위치시키며, 일반적으로 액티브 매트릭스 액정 디스플레이와 같이 큰 어레이 (array) 에 요구되는 것과 같은 아주 작거나 많은 요소에는 적용될 수 없다. 랜덤 배치 기술은 더 효과적이며, 위치될 요소가 바른 형상인 경우 높은 수율을 나타낸다. 미국 특허 제 5,545,291 및 미국 특허 제 5,904,545 는 랜덤 배치를 이용하는 방법을 개시하고 있다. 이 방법에서, 미세 구조는 유체 전달을 통해 다른 기판에 조립된다. 이는 때때로 유체 자기 조립 (FSA) 이라 불린다. 이 기술을 이용하면, 각각 기능 부품을 포함하는 여러 집적 회로가 한 기판에 제조되고, 기판으로 부터 분리되며, 유체 자기 조립 공정을 통해 개별 기판에 조립될 수 있다. 이 공정은 유체와 집적 회로를 결합하고, 수용 영역 (즉, 개구부) 을 갖는 수용 기판의 표면을 통해 유체 및 집적 회로를 분배하는 것을 포함한다. 집적 회로는 표면 위에 유체로 유동하고, 무작위로 수용 영역에 정렬되어, 기판에 내장된다.
일단 집적 회로가 수용기 영역 안으로 증착되면, 나머지 장치가 조립될 수 있다. 전형적으로, 이는 집적 회로를 위해 전기 절연 및 물리적 지지를 제공하기 위해, 기판을 평탄화층으로 코팅하는 것을 포함한다. 평탄화층은, 집적 회로로 채워지지 않은 수용 영역의 일부에 채워져, 기판의 상부에 레벨 (level) 면을 형성한다. 평탄화층이 증착된 후, 예컨데 픽셀 전극과 트레이스 (trace) 를 포함하는 다른 요소가 설치될 수 있다.
본 발명은 일반적으로 대형 부품과 소형 부품을 모두 갖는 장치 및 그 장치를 제조하는 방법에 관한 것이다. 본 발명은 더 특별하게는, 단일 장치를 형성하기 위해 VLSI 집적 회로와 대형 단위 부품의 겹합에 관한 것이다.
도 1 은 스트랩의 실시예의 측면도.
도 2 는 대형 부품에 부착된 도 1 의 스트랩의 실시예의 측면도.
도 3a 은 도 1 의 스트랩을 도시된 방향으로 A-A 선을 따라 자른 단면도.
도 3b 는 도 2 의 스트랩을 도시된 방향으로 B-B 선을 따라 자른 단면도.
도 4 는 안테나의 실시예를 나타낸 도면.
도 5 는 나노블록 ICs 를 포함하는 스트랩이 부착된 테이프 스풀의 실시예를 나타내는 도면.
도 6 은 소형 부품 및 대형 부품을 모두 포함하는 장치를 형성하는 방법의 실시예를 나타내는 도면.
도 7 은 소형 부품 및 대형 부품을 모두 포함하는 장치를 형성하는 방법의 안테나 실시예를 나타내는 도면.
도 8 은 스트랩의 안테나 실시예의 측면도.
도 9 는 스트랩의 다른 안테나 실시예의 측면도.
도 10 은 스트랩의 또 다른 안테나 실시예의 측면도.
도 11 은 소형 부품 및 대형 부품을 모두 포함하는 장치를 형성하는 방법의 다른 안테나 실시예를 나타내는 도면.
도 12a 는 기판의 다른 실시예의 평면도.
도 12b 는 기판의 다른 실시예의 측면도.
도 13 은 기판의 또 다른 실시예의 측면도.
도 14 는 기판의 또 다른 실시예의 측면도.
본 발명은 일반적으로 기판에 요소를 제조하는 분야에 관한 것이다. 일 실시예에서, 본 발명은 장치이다. 장치는 전도성 패드를 갖는 집적 회로가 내장된 기판을 포함한다. 장치는 집적 회로의 전도성 패드에 부착된 전도성 매체를 더 포함한다. 장치는 또한, 전도성 매체에 부착되는 대형 부품을 포함하며, 상기 부품은 집적 회로에 전기적으로 결합된다.
다른 실시예에서, 본 발명은 방법이다. 방법은, 전도성 매체가 집적 회로에 전기적으로 연결되도록, 전도성 매체를 집적 회로가 내장된 기판에 부착하는 것을 포함한다. 방법은 또한, 대형 부품이 전도성 매체에 전기적으로 연결되도록, 대형 부품을 전도성 매체에 부착하는 것을 포함한다.
또 다른 실시예에서 본 발명은 장치이다. 장치는 기판에 내장된 집적 회로를 포함한다. 장치는 또한, 집적 회로의 일부 및 기판의 일부에 형성된 박막 유전층을 포함한다. 장치는 박막 유전층의 일부에 형성된 전도성 매체를 포함하며, 상기 전도성 매체는 집적 회로에 직접 전기 연결된다.
다른 실시예에서 본 발명은 방법이다. 상기 방법은, 기판에 내장되어 있는 집적 회로의 일부와 기판의 일부에 박막 절연체를 형성하는 것을 포함한다. 상기 방법은 또한, 박막 절연체 및 집적 회로에 전도성 매체를 부착하는 것을 포함하며, 상기 전도성 매체는 집적 회로에 전기적으로 연결된다.
다른 실시예에서 본 발명은 장치이다. 상기 장치는 집적 회로가 내장된 기판을 포함하는 스트랩을 포함하며, 상기 집적 회로는 전도성 패드 및 집적 회로의 전도성 패드에 부착된 전도성 매체를 갖는다.
본 발명은 실시예와 한정되지 않는 첨부된 도면으로 설명된다.
소형 부품 및 대형 부품을 내장하는 장치와 이 장치를 제조하는 방법이 설명된다. 이하의 설명에서, 특정한 부호의 세부 사항이 본 발명의 완벽한 이해를 위해 설명된다. 그러나, 이러한 특정한 세부 사항 없이도 본 발명이 실행될 수 있는 것을 당업자라면 명백하게 이해할 것이다. 다른 실시예에서, 구조 및 장치가 본 발명의 불분명성을 회피하기 위해 단계 다이아그램에 도시되어 있다.
명세서에서 참조된 "일 실시예" 또는 "실시예" 는, 실시예와 관련하여 설명된 특별한 특징, 구성 또는 특성이 본 발명의 1 이상의 실시예에 포함되어 있는 것을 의미한다. 명세서에서 여러 곳에서 나타나는 "일 실시예" 는 반드시 모두 동일한 실시예를 뜻하는 것은 아니며, 다른 실시예들을 배제하는 별개의 실시예 또는 다른 실시예도 아니다.
본 발명은 일반적으로 기판에 요소를 제조하는 분야에 관한 것이다. 일 실시예에서, 본 발명은 장치이다. 장치는, 집적 회로가 내장된 기판 및, IC 전도성 패드에 부착된 전도성 매체를 포함하는 스트랩을 포함한다. 장치는 또한, 전도성 매체에 부착되어 있고 집적 회로에 전기적으로 결합되어 있는 대형 부품을 포함한다.
다른 실시예에서, 본 발명은 방법이다. 방법은, 전도성 매체가 집적 회로에 전기적으로 연결되도록, 내장된 집적 회로를 갖는 기판에 전도성 매체를 부착하여 스트랩을 생성시키는 단계를 포함한다. 방법은 또한, 대형 부품이 전기 전도성 매체에 연결되도록, 전도성 매체에 대형 부품을 부착하는 단계를 포함한다.전도성 매체는, 스크린 인쇄법, 스텐실 인쇄법 또는 잉크 젯 인쇄법, 적층, 가열 압착, 레이저를 사용한 화학적 증기 증착, 물리적 증기 증착, 쉐도우 마스킹, 증발, 압출 코팅, 커텐 코팅, 전기 도금 또는 다른 부가적인 기술에 의해 적용될 수 있다. 전도성 매체는 예컨데, 유체, 실버 잉크, 전기 전도성 테이프 (전도성 필러를 갖는 열가소성 또는 열경화성 중합체), 전기 전도성 페이스트 (중합체 기지의 땜납 페이스트 또는 전도성 필러), 땜납, 금속 막, 캐리어에 현탁된 금속 입자, 전도성 중합체, 탄소계 전도체, 또는 다른 후막 재료일 수 있다. 일 예의 전도성 매체 제품의 일예로 아체슨 콜로이드 일렉트로닥 4795 (Acheson Colloids Electrodag 4795) 가 있다.
다른 실시예에서, 본 발명은 장치이다. 상기 장치는 기판에 내장된 집적 회로를 포함한다. 상기 장치는 또한, 집적 회로의 일부와 기판의 일부에 형성된 박막 유전층을 포함한다. 상기 장치는 더욱이, 박막 유전체의 일부에 형성된 전도성 매체를 포함하며, 전도성 매체는 집적 회로에 직접 전기적으로 연결된다. 상기 장치는 스트랩이라 불린다.
또 다른 실시예에서 장치는 방법이다. 상기 방법은, 기판에 내장된 집적 회로의 일부와 기판의 일부에 박막 절연체를 형성하는 것을 포함한다. 상기 방법은 또한, 박막 절연체와 집적 회로에 전도성 매체를 부착하는 것을 포함하며, 전도성 매체는 집적 회로에 전기적으로 연결되어 있다.
다른 실시예에서, 본 발명은 장치이다. 상기 장치는, 전도성 패드를 갖는 집적 회로를 내장하고 있는 기판을 포함한다. 상기 장치는 또한, 집적 회로의 전도성 패드에 부착된 전도성 매체를 포함한다. 상기 장치를 스트랩이라 한다.
또 다른 실시예에서, 본 발명은 장치이다. 상기 장치는 나노블록 IC (NanoblockTMIC) (나노블록은 ALIEN Technology Corporation 의 등록상표이다) 와 나노블록 IC 에 전기적으로 결합된 전도체를 갖는 스트랩을 포함한다. 나노블록 IC 는 예컨데, 통상의 VLSI 공정을 이용하여 제조될 수 있고, 유체 자기 조립 (FSA) 를 이용하여 내장될 수 있다. 기판은, 나노블록 IC 와 전도체 사이의 전기적인 결합을 위한 전도성 매체를 갖는다. 전도성 매체는, 안테나와 나노블록 IC 사이의 전기적 결합을 가능케 하는 안테나를 포함하는 기판에 부착된다.
다른 실시예에서, 본 발명은 방법이다. 방법은, 전도성 매체가 나노블록 IC 에 전기적으로 결합되어 스트랩을 형성하도록, 나노블록 IC 가 내장된 기판에 전도성 매체를 부착하는 것을 포함한다. 방법은 더욱이, 대형 부품이 전도성 매체에 전기적으로 연결 또는 결합되도록 전도성 매체에 대형 부품을 부착하는 것을 포함한다. 방법은 더욱이, 나노블록 IC 를 제조하고, 기판에 나노블록 IC 을 내장하기 위해 에 FSA 를 실시하는 것을 포함할 수 있다. 방법은 또한, 안테나, 배터리 또는 버튼 셀과 같은 전원, 또는 스트랩 또는 다른 기판에 인쇄된 후막셀; 디스플레이 전극 또는 디스플레이; 논리 소자 또는 센서일 수 있는 대형 부품을 포함할 수 있다.
다른 실시예에서, 본 발명은 장치이다. 장치는 나노블록 IC 가 내장되어있는 기판을 포함한다. 나노블록 IC 와 전도성 매체 사이의 전기적 연결이 이루어지도록 전도성 매체가 기판에 부착되어 있다. 안테나와 나노블록 IC 사이의 전기적 결합을 위한 안테나와 같은 기판이 전도성 매체에 부착되어 있다.
전술한 내용과 후술할 내용을 포함한 본 명세서에서 설명의 목적을 위해, 박막 공정과 후막 공정의 구별이 이루어져야 한다. 박막은 진공 또는 저압 공정을 통해 형성된다. 후막은 비진공 (전형적으로 대기압 또는 대기압에 가까운) 공정을 이용하여 형성된다. 당업자는, 대기압에 반대되는 저압 진공을 위한 주위 압력의 정확한 크기를 말하기는 어렵다는 것을 이해할 것이다. 그러나, 당업자는 또한, 저압과 대기압 사이의 차이가 대기압에 비해 상당히 큼을 것을 알 수 있을 것이다.
도 1 은, 내장된 나노블록 IC, 평탄화층, 및 나노블록TMIC 의 패드와 접촉하는 전도성 매체를 갖는 기판을 포함하는 스트랩의 실시예의 측면도이다. 기판 (110) 은 개구부를 구비하여 그 개구부 안에 나노블록 IC 를 수용하며, 예컨데, 가요성 플라스틱 기판으로 될 수 있다. 나노블록 IC (120) 는 통상의 VLSI 를 통해 형성된 나노블록 IC 이다. 나노블록 IC (120) 는 예컨데, FSA 를 통해 기판 (110) 의 개구부에 내장될 수 있다. 나노블록 IC (120) 는 집적 회로에 맞게 다양한 기능 또는 구조일 수 있다. 일 실시예에서, 나노블록 IC (120) 는, 외부 안테나로부터 라디오 신호를 받고 외부 안테나를 통해 라디오 신호를 보내는데 적합한 회로를 포함한다. 더욱이, 일 실시예에서, 나노블록 IC (120) 은 외부 안테나를 통해 외부공급원으로부터 전력을 받아들일 수 있고, 외부 안테나를 통해 라디오 신호를 보내기 위해 이러한 전력을 이용할 수 있다.
나노블록 IC (120) 위에 평탄화층 (130) 이 형성되고, 상기 평탕화층은 통상의 박막 증착, 패턴 및 에칭 또는 유사한 방법을 통해 형성될 수 있고, 예컨데 이산화 실리콘과 같은 절연 재료로 형성될 수 있다. 평탄화층 (130) 위에는 2 개의 전도체 (140) 가 형성되며, 상기 전도체는 예컨데, 스크린 인쇄된 전기 전도성 페이스트로부터 형성될 수 있고, 평탄화층 (130) 에 있는 2 개의 접촉 홀에 배치된다. 바람직하게는, 2 개의 전도체 (140) 는 나노블록 IC (120) 의 전도성 패드에 부착되고, 2 개의 전도체 (140) 는 바람직하게는 서로 직접 연결되지 않는다. 전도체 (140) 위에는 절연체 (150) 가 형성되며, 상기 절연체는 예컨데, 박막 고정 또는 후막 공정을 통해 형성될 수 있고, 2 개의 절연체 (140) 사이의 공간을 채울 수 있다. 이해될 수 있는 바와 같이, 어떤 경우, 전도체는 구성에 따라 집적 회로의 다중 패드에 연결될 수 있다. 이런 경우의 일 예는, 공통의 접지 전위를 얻기 위해, IC 의 모든 접지 패드를 단일 전도체에 연결하는 것이다.
이해될 수 있는 바와 같이, 2 개의 전도체와 나노블록 IC 가 직접 연결되도록, 나노블록 IC (120) 는 충분히 대형 패드로 형성될 수 있으며, 이렇게 되면 중간 전도체가 필요 없게 될 수 있다. 또한, 이해될 수 있는 바와 같이, 일부 실시예에서 이러한 구조는, 일부 전도성 매체가 등방성 전도성을 갖는 경우, 전도성 매체를 통해 임의의 대형 부품과 나노블록 IC 사이의 직접 (수직) 연결을 필요로한다. 더욱이, 전도성 매체는, 캐리어에 현탁된 금속 입자, 전도성 중합체, 페이스트, 실버 잉크, 탄소계 전도체, 땜납 및 다른 전도체를 포함할 수 있다. 또한, 본 명세서에서 설명된 대형 부품은 예컨데, 안테나, 전자 디스플레이 또는 디스플레이 전극, 센서, 배터리 또는 태양 전지와 같은 전원, 또는 다른 논리 또는 메모리 장치 (마이크로프로세서, 메모리 및 다른 논리 소자와 같은 것으로 이에만 한정되지 않음) 일 수 있다.
도 2 는 대형 부품에 부착되어 있는 도 1 의 스트랩의 일 실시예의 측면도이다. 각 전도체 (270) 는 전도체 (140) 중 하나와 직접 연결되고, 또한 절연층 (150), 평탄화층 (130) 및 기판 (110) 중의 하나 이상과 연결될 수도 있다. 각 전도체 (270) 에는 전도체 (280) 가 부착되며, 상기 전도체 (280) 는 예컨데, 안테나의 전도성 패드 또는 안테나의 전도성 단부일 수 있다. 따라서, 도시된 바와 같이, 각각의 전도체 (280) 는 나노블록 IC (120) 에 연결된다고 (전기적으로) 말할 수 있다. 기판 (290) 은, 전도체 (280) 가 매립되거나, 또는 전도체 (280) 가 부착되는 재료로 되어 있고, 바람직하게는 절연체이다.
스페이스 (260) 는 2 개의 전도체 (270) 사이의 공간으로, 기판 (290) 및/또는 절연체 (150) 로 채워질 수 있고, 또는 구조상 빈 공간으로 남겨질 수 있다. 대부분의 경우에서, 2 개의 전도체 (270) 의 각각은 다른 전도체 (270) 에 직접 연결되지 않으며, 이는 2 개의 전도체 (280) 에 대해서도 마찬가지이다.
일 실시예에서, 전도성 매체 (270) 는 전기 전도성 테이프 (소니 코퍼레이션에서 만든 것으로 예컨데, Sony DP1122 가 있음) 이다. 더욱이, 전도성 테이프는 등방성 또는 이방성의 전도성을 가질 수 있다. 이러한 전도성 테이프는 다음과 같이 부착될 수 있는데, 즉 스트랩의 열을 따라 테이프를 굴리고, 충분한 압력과 열을 가하며, 스트랩에 테이프를 부착시키고, 그 후 테이프를 절단하여 개별 스트랩으로 분리하면 된다. 이는 다양한 방식으로 이루어질 수 있다.
선택적으로, 전도성 매체 (270 또는 140) 는, 예컨데 스크린 인쇄법을 통해 스트랩에 가해지는 전도성 페이스트 (아블레스틱사 (Ablestick) 가 만든 것으로, 예컨데 Ablebond 8175A 가 있음) 일 수 있다. 이러한 페이스트는 전체 제조 공차에 대해 적절한 해상도로 스트랩에 스크린될 수 있어, 전도체 (140) 에 유용하게 연결될 수 있다. 더욱이, 전도성 매체 (270) 는 또한, 당업자가 이해하는 바와 같이, 캐리어에 현탁된 금속 입자, 전도성 중합체, 탄소계 전도체, 땜납, 또는 다른 전도성 매체일 수 있다.
도 3a 는 도 1 의 스트랩을 지시된 방향으로 A-A 선을 따라 자른 단면도이다. 기판 (110), 나노블록 IC (120), 평탄화층 (130), 전도체 (140) 및 절연체 (150) 사이의 여러 오버랩을 도시하고 있다. 더욱이, 평탄화층 (130) 의 접촉 홀 (315) 이 도시되어 있어, 전도체 (140) 와 나노블록 IC (120) 사이의 연결을 명확하게 나타내고 있다.
도 3b 는 도 2 의 스트랩을 도시된 방향으로 B-B 선을 따라 자른 단면도이다. 전도층 (140), 절연층 (150) 및 전도체 (280) 사이의 오버랩이 도시되어 있다. 명확성을 위해, 기판 (110) 이 또한 도시되어 있고, 기판 (290) 은 도시되어 있지 않다.
도 4 는 안테나의 실시예를 도시하고 있다. 각 암 (455) 은 안테나 전도체 패드 (280) 에 연결되어 있다. 다른 실시예에서, 단순히 암 (455) 이 전도체 패드 (280) 를 형성할 수 있는데, 어떠한 경우 암 및 패드로 이루어진 단일 구조가 얻어진다.
도 5 는 나노블록 ICs 를 포함하는 스트랩이 부착된 테이프 스풀의 실시예를 도시하고 있다. 각 스트랩 (505) (그 중의 한 스트랩 (505) 이 표시되어 있다) 은 한 쌍의 전기 전도성 테이프 스트립 (515) 에 부착되어 있다. 테이프 스트립 (515) 은, 스풀링을 위해 관통홀 (525) 을 또한 포함하는 더 대형 스풀의 일부를 형성한다. 일 실시예에서, 테이프 스트립 (515) 은, 스트랩 (505) 의 전도체가 부착된 이방성 전도성 막 (ACF) 일 수 있다. 다른 실시예에서, 전도성 매체는 테이프 스트립 (515) 에 의해 부착된 면의 반대쪽 스트랩 (505) 의 면에 있을 수 있다. 더욱이, 두 실시예의 테이프 스풀에서, 스트랩의 칼럼 (column) 사이에 갭이 주어질 수 있는데, 이 갭을 통해 테이프를 잘라서 단일 칼럼의 스트랩을 얻을 수 있다.
도 6 은 소형 부품 및 대형 부품을 모두 포함하는 장치를 형성하는 방법의 실시예를 나타내고 있다. 단계 (610) 에서는, 통상의 VLSI 와 같은 방법을 통해 집적 회로가 제조된다. 단계 (620) 에서는, 집적 회로가 기판에 내장된다. 단계 (630) 에서는, 평탕화층 및 절연층을 형성하는 공정이 실시되며, 후막 절연체가 형성된다 (당업자는 박막 절연체 또한 형성될 수 있는 것을 알 수 있다). 단계 (640) 에서는, 페이스트의 스크린 인쇄법 또는 다른 부가적인 공정을 통해 전도성 매체가 기판에 적용된다. 단계 (650) 에서는, 대형 부품은 전도성 매체에부착된다. 일 실시예에서, 각 스트랩을 개별적으로 부착한 다음 테이프를 절단 함으로써 대형 부품에 다량의 스트랩을 부착하기 위해 도 5 의 테이프 스풀을 사용할 수 있다. 다른 실시예에서, 전도성 매체 (640) 는 절연층을 생략하고, 직접 ICs (620) 이 내장된 기판에 적용된다.
도 7 은, 특히 나노블록 ICs 를 사용하는 RF-ID 태그의 제조에 관련하는, 소형 부품 및 대형 부품 모두를 포함하는 장치를 형성하는 방법의 다른 실시예를 도시하고 있다. 단계 (710) 에서는, 통상의 VLSI 와 같은 방법을 통해 나노블록 ICs 가 제조된다. 단계 (720) 에서는, 나노블록 ICs 가 FSA 를 통해 기판에 내장된다. 단계 (730) 에서는, 평탄화층 및/또는 절연층을 형성하기 위해 요구되는 포스트-FSA 공정이 실시된다. 특히, 1 이상의 박막 유전체가 형성된다. 당업자가 알 수 있는 바와 같이, 박막 유전체는 다른 실시예에서는 필요 없을 수도 있다. 단계 (740) 에서는, 제 1 전도성 매체가 예컨데 기판에 스크린된 페이스트를 형태로 적용되어, 스트랩을 생성한다. 단계 (750) 에서는, 전기 전도성 테이프는 스트랩의 전도성 매체에 부착된다. 단계 (760) 에서는, 안테나는, 대응 스트랩의 나노블록 ICs 에 전기적으로 결합되도록 스트랩에 부착된다.
도 8 은 스트랩의 다른 실시예를 나타내는 측면도이다. 알 수 있는 바와 같이, 도 8 의 실시예는 도 1 의 실시예와 유사하다. 그러나, 도 8 은, 패드 (825) 를 갖는 집적 회로 (820) 를 (개구부에) 내장하는 기판 (810) 을 도시하고 있다. 부가적인 공정을 통해 예컨데, 실버 잉크와 같은 전도성 매체 (840) 를 각 패드는 증착한다. 항상은 아니지만 일반적으로, 전도성 매체 (840) 는 단지1 개의 패드 (825) 에 직접 접촉하도록 증착되어, 회로의 각 전기적 접촉을 위한 개별 전도체가 된다.
더욱이, 패드 (825) 는 보통의 VLSI 장치 용 보다 더 대형 크기의 재료 (전도성 매체 (840)) 와 직접 대면해야하기 때문에, 패드 (825) 의 크기는, 도 1 의 나노블록 IC (120) 와 같은 집적 회로의 유사한 패드의 크기 보다 더 클 수 있는 것을 알 수 있다. 일 실시예에서, 전도성 매체 (840) 는, 약 10 - 15 ㎛s 의 증착 두께와 1 ㎛ 이하의 최종 두께를 가질 수 있고, 패드 (825) 는 약 20 ×20 ㎛s 이상의 최소 크기를 가질 수 있다.
도 9 는 스트립의 다른 실시예를 도시하고 있는 측면도이다. 도 9 는 절연체를 또한 내장하는 도 8 과 유사한 실시예를 도시하고 있다. 기판 (910) 은 그에 내장된 지적 회로 (920) 를 포함한다. 패드 (925) 는 집적 회로 (920) 의 일부이며, 패드 (825) 와 비슷한 크기를 가질 수 있다. 절연체 (유전체) (930) 는 후막 공정을 통해 집적 회로 (920) 에 증착된다. 절연체 (930) 는 10 (마이크론) 정도의 두께를 가질 수 있다. 또한, 부가적인 공정으로 절연체 (930) 와 패드 (925) 의 일부를 모두 덮는 전도성 매체 (940) 가 증착되어, 집적 회로 (920) 와 대형 부품 사이의 전기적 접촉을 가능하게 한다. 전도성 매체 (940) 는 전도성 매체 (840) 와 유사한 특성을 가질 수 있다.
도 10 은 스트랩의 다른 실시예의 측면도이다. 이 실시예에서, 절연체 (1030) 는, 전도성 매체 (1040) 가 집적 회로 (1020) 의 패드 (1025) 와 접촉할 수 있는 바이어로 패턴화된 박막 절연체이다. 알 수 있는 바와 같이, 바이어는,도 8 및 9 의 전도성 부품의 임의의 절연체 보다 더 정교한 패터닝을 요구한다. 더욱이, 알 수 있는 바와 같이, 기판 (1010) 은, 도 9 의 한정된 영역이 아닌 거의 전체 면을 덮는 절연체 (1030) 를 가질 수 있다. 더욱이, 집적 회로 (1020) 의 패드 (1025) 는 집적 회로 (920 및 820) 의 유사한 패드 보다 더 작을 수 있다.
도 11 은 소형 부품 및 대형 부품을 모두 포함하는 장치를 형성하는 방법의 다른 실시예를 도시하고 있다. 단계 (1110) 에서는, 집적 회로가 지지 기판에 내장된다. 단계 (1120) 에서는, 박막 절연체가 기판에 적용된다. 단계 (1130) 에서는, 절연체는 사진 석판 박막 공정을 통해 패턴화되어, 절연체의 일부가 제거되어 본드 또는 전도성 패드와 같은 기판 또는 집적 회로의 일부가 노출된다. 예컨데, 포토레지스트를 씻어내는 것과 같은 다른 세정 단계가 적용, 패터닝의 일부로서 포스트 에칭 단계에서 포함될 수 있다. 선택적으로, 이해되는 바와 같이, 감광성 절연체 또는 유전체가 사용될 수 있는데, 이러한 경우 예컨데 포토레지스트가 필요 없게 된다.
단계 (1140) 에서는, 전도성 매체가 기판에 적용되고, 절연체의 전부 또는 일부를 코팅한다. 단계 (1150) 에서는, 적절한 전도체를 형성하기 위해 전도성 매체가 (예컨데, 열 경화 등에 의해) 처리된다. 실버 잉크는 일부 제재에 대해, 다양한 제조 공정을 위해 합당한 경화 시간으로 90 - 100 ℃ 에서 경화될 수 있음이 종래 기술에 공지되어 있다. 경화 시간은 변하며, 당업자는 경화 공정을 주변 제조 공정과 제조될 장치의 요구 사항에 맞출 수 있다. 단계 (1160) 에서는, 대형 부품이 전도성 매체에 부착되어, 집적 회로와 전기적으로 결합한다.또한, 단계 (1160) 에서의 전도성 매체의 최종 공정은, 대형 부품이 단계 (1170) 에 부착된 후, 시행될 수 있다.
대부분에서, 상기 설명은, 집적 회로를 내장하는 스트랩을 개별 대형 부품에 부착하는 것에 관련한 본 발명의 용도에 집중되었다. 개별 대형 부품이 포함되지 않은 다른 실시예가 존재하는 것을 알 수 있다. 특히, 대형 부품은 안테나로서 작동하는 내장된 전도체와 같이 스트랩의 일부로서 포함될 수 있고, 또는 도 12a 및 12b 에 도시된 바와 같이 스트랩에 형성될 수 있다. 전도성 매체의 안테나 (1240) 를 스트랩에 형성하기 위해 인쇄법 또는 다른 부가적인 공정 기술을 이용할 수 있다.
선택적으로, 예컨데, 전원, 센서 또는 논리 소자와 같은 다른 대형 부품은 스트랩에 형성되거나, 스트랩에 부착될 수 있다. 도 14 와 같이, 스트랩에 있는 대형 부품과 나노블록 IC 를 상호연결하는 것은, 전도성 매체 (1440) 를 통해 이루어질 수 있으며, 이러한 상기 전도성 매체는 대형 부품 (1460) 및 소형 부품 (예컨데 나노블록 IC) (1420) 사이의 전기적 결합을 가능하게 된다. 더욱이, 도 13 에 도시된 바와 같이, 전도성 매체 (1340) 는 예컨데, 2 개의 나노블록 ICs 와 같은 단일 기판에 내장된 2 이상의 소형 부품을 상호연결하기 위해 사용될 수 있다.
도 12a 는 기판의 다른 실시예의 평면도이다. 기판 (1210) 은, 가요성 또는 강성 재료를 포함하는 상기된 바와 같은 기판일 수 있다. 집적 회로 (IC) (1220) 는 기판 (1210) 의 개구부에 내장된다. 절연체 (1230) 는 기판 (1210)및 IC (1220) 모두의 상부에 있는 절연 재료층 (또는 유전층) 이며, 평탄화 특성을 가질 수 있다. 접촉 홀 (1215) 은, IC (1220) 와 전도성 매체 (1240) 사이의 물리적 접촉과 전기적 접촉을 가능하게 하는 IC (1220) 의 접촉 패드 위의 절연체 (1230) 의 구멍이다. 층 (1250) 은, 전도성 매체 (1240), 절연체 (1230) 및 기판 (1210) 의 일부 위와 모든 IC (1220) 위의 다른 절연체 또는 유전체이다. 여러 층의 실제 구성은 변화될 수 있다. 예컨데, 전도성 매체 (1240) 는 라디오 주파수 용으로 유용한 안테나의 두 암으로 형성된다. 그러나, 배터리, 센서, 전원 공급장치, 버튼 셀, 그리고 디스플레이 및 디스플레이 전극은, 또한 전도성 매체 또는 다른 재료를 통해 형성될 수 있다.
도 12b 는 기판의 다른 실시예의 측면도이다. 도시된 바와 같이, 전도성 매체 (1240) 는 IC (1220) 와 직접 접촉하기 위해 도 12a 의 접촉 홀 (1215) 에 배치된다. 더욱이, 이해되는 바와 같이, 전도성 매체 (1240) 에 대해 도시된 부분은, 절연체 (1230) 의 면을 따르는 경로를 따른 안테나의 여러 부분에 대응한다. 일부 경우에서는 이러한 선을 따른 절연체 (1230) 가 필요 없음을 알 수 있다.
도 13 은 기판의 다른 실시예의 측면도이다. 기판 (1310) 은 제 1 집적 회로 (IC) (1320) 와 제 2 집적 회로 (IC) (1325) 를 포함한다. 절연체 (1330) 는 IC (1320), IC (1325) 및 기판 (1310) 위에 형성된다. 전도성 매체 (1340) 는 절연체 (1330) 위에 형성되고, IC (1320) 및 IC (1325) 모두와 접촉한다. 전도성 매체 (1340) 의 일부는 IC (1320) 및 IC (1325) 사이의 전기적 연결을 형성하여, IC (1320) 가 IC (1325) 에 전기적으로 결합한다. 두 IC (1320) 및 IC(1325) 위에 절연층 (1350) 이 형성된다.
도 14 는 기판의 다른 실시예의 측면도이다. 기판 (1410) 은 개구부에 IC (1420) 를 내장한다. 기판 (1410) 및 IC (1420) 위에 절연체 (1430) 가 형성된다. 전도성 매체 (1440) 가 절연체 (1430) 위에 형성되고, 또한 IC (1420) 에 연결되고, 일부는 센서 (1460) 에 연결되어, IC (1420) 를 센서 (1460) 에 전기적으로 연결한다. 절연체 (1450) 는 전도성 매체 (1440) 와 절연체 (1430) 의 일부 위에 형성되며, 절연체 (1430) 와 동일한 재료 이거나 아닐 수도 있다.
상기 상세한 설명에서, 본 발명의 방법 및 장치는 특정한 실시예를 참조하여 설명되었다. 그러나, 본 발명의 넓은 원리와 범위를 벗어나지 않는 다양한 변경과 변형이 이루어질 수 있는 것은 명확하다. 특히, 다양한 단계 다이아그램의 개별적인 단계는 방법 또는 장치의 기능적인 블록을 나타내며, 본 발명의 원리와 범위에서, 물리적 또는 논리적 분리 또는 작업 순서를 나타내는 것은 아니다. 예컨데, 도 1 의 여러 블록은 부품에 일체화될 수 있고, 또는 부품으로 세분화될 수 있으며, 선택적으로는 도시된 형상과는 다른 물리적 형태로 형성될 수 있다. 유사하게는, 도 6 의 단계는, 일부 실시예에서, 직선 또는 계단식 보다 평행하게 재정리되거나 구성될 수 있는 방법을 나타내고 있다. 본 명세서와 도면은 한정적인 것이 아닌 예시적인 것이다.

Claims (98)

  1. 전도성 패드를 가진 집적 회로가 내장된 기판, 및 집적 회로의 전도성 패드에 부착된 전도성 매체를 포함하는 스트랩; 및
    전도성 매체에 부착되고, 집적 회로에 전기적으로 결합된 대형 부품을 포함하는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 안테나를 포함하는 기판인 것을 특징으로 하는 장치.
  3. 제 1 항에 있어서, 전도성 매체는 페이스트인 것을 특징으로 하는 장치.
  4. 제 1 항에 있어서, 전도성 매체는 전기 전도성 테이프인 것을 특징으로 하는 장치.
  5. 제 2 항에 있어서, 전도성 매체는 페이스트이며, 집적 회로는 라디오 주파수용으로 적합한 회로를 갖는 나노블록 IC 인 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 안테나를 갖는 기판인 것을 특징으로 하는 장치.
  7. 제 1 항에 있어서, 집적 회로는 라디오 주파수 용으로 적합한 회로인 것을 특징으로 하는 장치.
  8. 제 7 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 안테나를 갖는 기판인 것을 특징으로 하는 장치.
  9. 제 1 항에 있어서, 집적 회로는 전자 디스플레이를 제어하는데 적합한 회로를 포함하는 것을 특징으로 하는 장치.
  10. 제 9 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 디스플레이 전극을 갖는 기판인 것을 특징으로 하는 장치.
  11. 제 9 항에 있어서, 대형 부품은 전도체에 연결된 디스플레이 전극을 포함하는 기판이며, 상기 전도체는 전도성 매체에 연결되어 디스플레이 전극을 집적 회로에 전기적으로 결합하는 것을 특징으로 하는 장치.
  12. 제 11 항에 있어서, 디스플레이 전극은 기판에 인쇄되는 것을 특징으로 하는 장치.
  13. 제 1 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 센서를 포함하는 기판인 것을 특징으로 하는 장치.
  14. 제 1 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 전원인 것을 특징으로 하는 장치.
  15. 제 14 항에 있어서, 전원은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 배터리를 포함하는 기판인 것을 특징으로 하는 장치.
  16. 제 15 항에 있어서, 배터리는 대형 부품 기판에 내장된 버튼 셀인 것을 특징으로 하는 장치.
  17. 제 15 항에 있어서, 배터리는 대형 부품 기판에 인쇄된 후막 셀인 것을 특징으로 하는 장치.
  18. 제 1 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 논리 소자를 갖는 기판인 것을 특징으로 하는 장치.
  19. 제 1 항에 있어서, 전도성 매체는 캐리어에 현탁된 금속 입자인 것을 특징으로 하는 장치.
  20. 제 1 항에 있어서, 전도성 매체는 전도성 중합체인 것을 특징으로 하는 장치.
  21. 제 1 항에 있어서, 전도성 매체는 탄소계 전도체인 것을 특징으로 하는 장치.
  22. 제 1 항에 있어서, 기판은 가요성 재료인 것을 특징으로 하는 장치.
  23. 기판에 내장된 집적 회로에 전도성 매체가 전기적으로 연결되도록, 그 전도성 매체를 상기 기판에 부착하는 단계, 및
    대형 부품이 전도성 매체에 전기적으로 연결되도록, 전도성 매체에 대형 부품을 부착하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 기판에 집적 회로를 내장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  25. 제 23 항에 있어서, 전도성 매체의 부착은 기판에 전도성 매체를 인쇄하고, 그 전도성 매체를 경화시켜서 이루어지는 것을 특징으로 하는 방법.
  26. 제 23 항에 있어서, 전도성 매체의 부착은 유체 형태의 전도성 매체를 기판에 코팅하고, 그 전도성 매체를 경화시켜서 이루어지는 것을 특징으로 하는 방법.
  27. 제 25 항에 있어서, 인쇄법은 스크린 인쇄법을 포함하는 것을 특징으로 하는 방법.
  28. 제 25 항에 있어서, 인쇄법은 스텐실 인쇄법을 포함하는 것을 특징으로 하는 방법.
  29. 제 25 항에 있어서, 인쇄법은 잉크 젯 프린터를 사용하는 인쇄법을 포함하는 것을 특징으로 하는 방법.
  30. 제 26 항에 있어서, 전도성 매체를 코팅하는 방법은 전도성 매체를 압출시키는 것을 포함하는 것을 특징으로 하는 방법.
  31. 제 26 항에 있어서, 전도성 매체를 코팅하는 방법은 커튼 코팅법을 포함하는 것을 특징으로 하는 방법.
  32. 제 23 항에 있어서, 전도성 매체의 부착은 기판에 전도성 매체를 적층하여 이루어지는 것을 특징으로 하는 방법.
  33. 제 23 항에 있어서, 전도성 매체의 부착은 기판에 전도성 매체를 가열 압착하여 이루어지는 것을 특징으로 하는 방법.
  34. 제 23 항에 있어서, 집적 회로는 나노블록 IC 인 것을 특징으로 하는 방법.
  35. 제 23 항에 있어서, 집적 회로는 라디오 주파수 용으로 적합한 것을 특징으로 하는 방법.
  36. 제 23 항에 있어서, 대형 부품은, 전도성 매체에 전기적으로 연결된 안테나를 갖는 기판인 것을 특징으로 하는 방법.
  37. 기판에 내장된 집적 회로;
    집적 회로의 일부와 기판의 일부에 형성된 박막 유전층;
    박막 유전층의 일부에 형성되고, 집적 회로와 전기적으로 직접 연결되는 전도성 매체를 포함하는 것을 특징으로 하는 장치.
  38. 제 37 항에 있어서, 기판은 가요성 재료인 것을 특징으로 하는 장치.
  39. 제 37 항에 있어서, 전도성 매체는 땜납인 것을 특징으로 하는 장치.
  40. 제 37 항에 있어서, 전도성 매체에 연결되고, 집적 회로에 전기적으로 결합되는 대형 부품을 더 포함하는 것을 특징으로 하는 장치.
  41. 제 40 항에 있어서, 전도성 매체는 전도성 페이스트인 것을 특징으로 하는 장치.
  42. 제 40 항에 있어서, 전도성 매체는 실버 잉크인 것을 특징으로 하는 장치.
  43. 제 40 항에 있어서, 전도성 매체는 테이프인 것을 특징으로 하는 장치.
  44. 제 40 항에 있어서, 전도성 매체는 캐리어에 현탁된 금속 입자인 것을 특징으로 하는 장치.
  45. 제 40 항에 있어서, 전도성 매체는 전도성 중합체인 것을 특징으로 하는 장치.
  46. 제 40 항에 있어서, 전도성 매체는 땜납인 것을 특징으로 하는 장치.
  47. 제 40 항에 있어서, 전도성 매체는 탄소계 전도체인 것을 특징으로 하는 장치.
  48. 제 40 항에 있어서, 대형 부품은 안테나인 것을 특징으로 하는 장치.
  49. 제 40 항에 있어서, 대형 부품은 전원인 것을 특징으로 하는 장치.
  50. 제 49 항에 있어서, 대형 부품은 배터리인 것을 특징으로 하는 장치.
  51. 제 49 항에 있어서, 대형 부품은 대형 부품 기판에 인쇄된 후막 셀인 것을 특징으로 하는 장치.
  52. 제 49 항에 있어서, 대형 부품은 버튼 셀인 것을 특징으로 하는 장치.
  53. 제 40 항에 있어서, 대형 부품은 센서인 것을 특징으로 하는 장치.
  54. 제 40 항에 있어서, 대형 부품은 논리 소자인 것을 특징으로 하는 장치.
  55. 제 40 항에 있어서, 대형 부품은 디스플레이 전극인 것을 특징으로 하는 장치.
  56. 제 37 항에 있어서, 집적 회로는 나노블록 IC 인 것을 특징으로 하는 장치.
  57. 제 37 항에 있어서, 집적 회로는 디스플레이 구동기인 것을 특징으로 하는 장치.
  58. 제 37 항에 있어서, 집적 회로는 라디오 주파수 식별 회로인 것을 특징으로 하는 장치.
  59. 제 37 항에 있어서, 집적 회로는 라디오 주파수 용으로 적합한 회로인 것을 특징으로 하는 장치.
  60. 제 40 항에 있어서, 대형 부품은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 안테나를 갖는 기판인 것을 특징으로 하는 장치.
  61. 기판에 내장된 집적 회로의 일부와 기판의 일부에 박막 절연체를 형성하는 단계, 및
    집접 회로에 전기적으로 연결된 전도성 매체를 박막 절연체와 집적 회로에 부착하는 단계를 포함하는 것을 특징으로 하는 방법.
  62. 제 61 항에 있어서, 대형 부품이 집적 회로에 전기적으로 결합되도록 대형부품을 전도성 매체에 부착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  63. 제 61 항에 있어서, 기판에 집적 회로를 내장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  64. 제 61 항에 있어서,
    기판상의 전도성 매체에 테이프를 부착시키는 단계, 및
    대형 부품에 테이프를 부착시켜 전도성 매체에 대형 부품을 부착하고, 또한 집적 회로에 대형 부품을 전기적으로 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  65. 제 61 항에 있어서,
    박막 절연체를 형성하는 단계는, 집적 회로와 기판에 박막 절연체를 증착하고, 사진 석판 공정을 통해 박막 절연체를 패터닝하는 것을 포함하는 것을 특징으로 하는 방법.
  66. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 전도성 잉크를 인쇄하는 것을 포함하는 것을 특징으로 하는 방법.
  67. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는, 전도성 페이스트를 스크린 인쇄하고 그 전도성 페이스트를 경화시키는 것을 포함하는 것을 특징으로 하는 방법.
  68. 제 65 항에 있어서, 전도성 매체를 부착하는 단계는, 땜납 페이스트를 스크린 인쇄하고 땜납을 역류시키는 것을 포함하는 것을 특징으로 하는 방법.
  69. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 전도성 테이프를 붙이는 것을 포함하는 것을 특징으로 하는 방법.
  70. 제 69 항에 있어서, 전도성 테이프는 적층되는 것을 특징으로 하는 방법.
  71. 제 69 항에 있어서, 전도성 테이프는 가열 압착되는 것을 특징으로 하는 방법.
  72. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 압출 코팅법을 포함하는 것을 특징으로 하는 방법.
  73. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 커텐 코팅법을 포함하는 것을 특징으로 하는 방법.
  74. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 탄소계 전도체를 적용하는 것을 포함하는 것을 특징으로 하는 방법.
  75. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 전도성 중합체를 적용하는 것을 포함하는 것을 특징으로 하는 방법.
  76. 제 61 항에 있어서, 전도성 매체를 부착하는 단계는 금속 입자가 현탁된 캐리어를 적용하는 것을 포함하는 것을 특징으로 하는 방법.
  77. 제 61 항에 있어서, 전도성 매체를 부착하는 방법은 잉크 젯 인쇄법을 포함하는 것을 특징으로 하는 방법.
  78. 제 62 항에 있어서, 대형 부품은 안테나인 것을 특징으로 하는 방법.
  79. 제 62 항에 있어서, 대형 부품은 전원인 것을 특징으로 하는 방법.
  80. 제 62 항에 있어서, 대형 부품은 디스플레이 전극인 것을 특징으로 하는 방법.
  81. 제 62 항에 있어서, 대형 부품은 센서인 것을 특징으로 하는 방법.
  82. 제 62 항에 있어서, 대형 부품은 논리 소자인 것을 특징으로 하는 방법.
  83. 제 62 항에 있어서, 집적 회로는 라디오 주파수 용으로 적합한 것을 특징으로 하는 방법.
  84. 제 62 항에 있어서, 집적 회로는 디스플레이 구동기인 것을 특징으로 하는 방법.
  85. 제 62 항에 있어서, 집적 회로는 나노블록 IC 인 것을 특징으로 하는 방법.
  86. 제 61 항에 있어서, 집적 회로를 제조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  87. 전도성 패드를 갖는 집적 회로를 내장하는 기판; 및
    집적 회로의 전도성 패드에 부착된 전도성 매체를 포함하는 것을 특징으로 하는 장치.
  88. 제 87 항에 있어서, 기판은 가요성 재료인 것을 특징으로 하는 장치.
  89. 제 87 항에 있어서, 전도성 매체에 부착되고, 집적 회로에 전기적으로 결합된 대형 부품을 더 포함하는 것을 특징으로 하는 장치.
  90. 제 87 항에 있어서, 기판은, 전도성 매체를 통해 집적 회로에 직접 전기적으로 결합된 논리 소자를 갖는 것을 특징으로 하는 장치.
  91. 제 90 항에 있어서, 전도성 매체는 땜납인 것을 특징으로 하는 장치.
  92. 제 89 항에 있어서, 논리 소자는 마이크로프로세서인 것을 특징으로 하는 장치.
  93. 제 89 항에 있어서, 논리 소자는 메모리 집적 회로인 것을 특징으로 하는 장치.
  94. 제 89 항에 있어서, 기판은, 논리 소자가 전도성 매체를 통해 직접 전기적으로 결합된 전원을 갖는 것을 특징으로 하는 장치.
  95. 제 94 항에 있어서, 전원은 후막 셀인인 것을 특징으로 하는 장치.
  96. 제 94 항에 있어서, 전원은 버튼 셀인 것을 특징으로 하는 장치.
  97. 제 87 항에 있어서, 기판은 전도성 매체를 통해 전원에 직접 전기적으로 결합되어 인쇄된 안테나를 포함하는 것을 특징으로 하는 장치.
  98. 제 87 항에 있어서, 전도성 매체는 기판에 안테나로서 형성되는 것을 특징으로 하는 장치.
KR10-2004-7011487A 2002-01-23 2003-01-23 소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법 KR20040105705A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5619202A 2002-01-23 2002-01-23
US10/056,192 2002-01-23
PCT/US2003/002115 WO2003063211A1 (en) 2002-01-23 2003-01-23 Apparatus incorporating small-feature-size and large-feature-size components and method for making same

Publications (1)

Publication Number Publication Date
KR20040105705A true KR20040105705A (ko) 2004-12-16

Family

ID=27609271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7011487A KR20040105705A (ko) 2002-01-23 2003-01-23 소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법

Country Status (7)

Country Link
EP (1) EP1468443A1 (ko)
JP (1) JP2006504251A (ko)
KR (1) KR20040105705A (ko)
CN (1) CN1606796A (ko)
AU (1) AU2003205307B2 (ko)
CA (1) CA2474054A1 (ko)
WO (1) WO2003063211A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
CN102004393B (zh) 2004-04-27 2013-05-01 伊利诺伊大学评议会 用于软光刻法的复合构图设备
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7576656B2 (en) 2005-09-15 2009-08-18 Alien Technology Corporation Apparatuses and methods for high speed bonding
US7972875B2 (en) 2007-01-17 2011-07-05 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
TWI723953B (zh) 2008-03-05 2021-04-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
WO2010005707A1 (en) 2008-06-16 2010-01-14 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
CN105496423A (zh) 2010-03-17 2016-04-20 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
WO2013089867A2 (en) 2011-12-01 2013-06-20 The Board Of Trustees Of The University Of Illinois Transient devices designed to undergo programmable transformations
WO2013149181A1 (en) 2012-03-30 2013-10-03 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
CN104224167B (zh) * 2014-09-21 2016-06-01 北京师范大学 一次性脑状态监测柔性贴片电极
BR112017025616A2 (pt) 2015-06-01 2018-08-07 Univ Illinois abordagem alternativa à captação de uv
EP3304430A4 (en) 2015-06-01 2019-03-06 The Board of Trustees of the University of Illionis MINIATURIZED ELECTRONIC SYSTEMS HAVING WIRELESS POWER CAPACITIES AND NEAR FIELD COMMUNICATION
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP4043601B2 (ja) * 1998-06-04 2008-02-06 大日本印刷株式会社 非接触型ｉｃカードとその製造方法、非接触型ｉｃカード用基体
JP2001175837A (ja) * 1999-12-22 2001-06-29 Toppan Printing Co Ltd Ｉｃカード
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures

Also Published As

Publication number Publication date
EP1468443A1 (en) 2004-10-20
AU2003205307B2 (en) 2009-03-26
CN1606796A (zh) 2005-04-13
WO2003063211A1 (en) 2003-07-31
CA2474054A1 (en) 2003-07-31
JP2006504251A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
KR20040105705A (ko) 소형 및 대형 부품을 갖는 장치 및 그 장치의 제조 방법
AU2003205307A1 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
JP4494771B2 (ja) スマートラベルおよびスマートラベルウェブ
US7342179B2 (en) Electronic device and method for producing the same
US7214569B2 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US5155301A (en) Electrical connection and method for making the same
US5235741A (en) Electrical connection and method for making the same
US10855010B2 (en) Fixing structure of cable to wiring substrate, and cable, and manufacturing method of cable
KR20170130003A (ko) 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
CN101183652A (zh) 布线基板及其制造方法、和电子设备
US10321582B2 (en) Method of manufacturing wiring board and wiring board
JP2598030B2 (ja) 液晶表示装置
CN111699761A (zh) 柔性印刷电路板
JP2009302707A (ja) 半導体装置及び回路基板
JP3813766B2 (ja) プリント配線基板の接続構造
EP0605689B1 (en) Anisotropic electrical connection
JPH058831B2 (ko)
US7419387B2 (en) Electric connection member utilizing ansiotropically conductive sheets
JP2954559B2 (ja) 配線基板の電極構造
US20190019074A1 (en) Wireless Tags With Printed Stud Bumps, and Methods of Making and Using the Same
CN115127706A (zh) 一种压力传感器、电路板和消费类电子产品
JPH095769A (ja) 電子素子の配線接続構造
KR20050082018A (ko) 스크린 프린팅 기법을 이용한 플립칩 접속방법
JP2000149666A (ja) 異方性導電膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application