CN1605916A - 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法 - Google Patents
具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法 Download PDFInfo
- Publication number
- CN1605916A CN1605916A CN200410070171.8A CN200410070171A CN1605916A CN 1605916 A CN1605916 A CN 1605916A CN 200410070171 A CN200410070171 A CN 200410070171A CN 1605916 A CN1605916 A CN 1605916A
- Authority
- CN
- China
- Prior art keywords
- pattern
- film transistor
- electrode
- thin
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种薄膜晶体管阵列基板、具有该薄膜晶体管阵列基板的液晶显示板以及制造该薄膜晶体管阵列基板和液晶显示板的方法,该方法可以简化该基板的结构及其制造过程并增大视角。根据本发明的用于液晶显示板的薄膜晶体管阵列基板包括:在基板上形成的栅极线;数据线,其与该栅极线交叉从而限定像素区,数据线与栅极线之间设有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其将薄膜晶体管的部分漏极暴露出来;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除钝化膜图案和突起部分以外的部分上形成。
Description
本申请要求享有2003年12月30日和2003年10月10日在韩国申请的韩国专利申请No.P2003-100872和P2003-70702的权益,其在此引用以作参考。
技术领域
本发明涉及一种薄膜晶体管阵列基板、具有该薄膜晶体管阵列基板的液晶显示板以及该薄膜晶体管阵列基板和液晶显示板的制造方法,特别是涉及一种可以简化基板的结构及其制造过程并增大视角的薄膜晶体管阵列基板、具有该薄膜晶体管阵列基板的液晶显示板以及该薄膜晶体管阵列基板和液晶显示板的制造方法。
背景技术
通常,液晶显示器件通过利用电场调节液晶材料的透射比来显示图像。为此,液晶显示设备包括液晶显示板和驱动电路,其中多个液晶单元以矩形图案设置在液晶显示板中,驱动电路用于驱动液晶显示板。
液晶显示板包括彼此相对的薄膜晶体管阵列基板和滤色片阵列基板,用于在这两个基板之间固定保持盒间隙的衬垫料以及填充在该盒间隙中的液晶。
薄膜晶体管阵列基板包括栅极线和数据线;薄膜晶体管,其在栅极线和数据线的各交叉点处形成并作为开关设备;像素电极,其与利用液晶单元元件形成的薄膜晶体管连接;以及覆盖在上述部件上的定向膜。栅极线和数据线通过各焊盘部分从驱动电路接收信号。薄膜晶体管根据施加到栅极线上的扫描信号,向像素电极提供一像素电压信号,该像素电压信号由数据线提供。
滤色片阵列基板包括由液晶单元元件形成的滤色片,用于反射外部光线并将滤色片分隔开的黑色矩阵,向液晶单元施加参考电压的公共电极,以及覆盖在上述部件上的定向膜。
液晶显示板是这样制造的:将独立制造出的薄膜晶体管阵列基板和滤色片阵列基板合并,在这些基板之间注入液晶材料,并将其间具有液晶材料的基板密封起来。
在这种液晶显示器件中,由于薄膜晶体管阵列基板涉及半导体处理并需要多个掩模处理,因此该制造过程非常复杂,从而成为液晶显示板制造成本中的主要上升因素。为了解决这一问题,薄膜晶体管阵列基板已经向减少掩模处理数目的方向发展。这是因为一个掩模处理包括大量的例如薄膜淀积、清洁、光刻、蚀刻、光刻胶去除、检查处理等处理过程。近来,提出了一种四轮掩模处理,其中从作为标准掩模处理已经使用的五轮掩模处理中减少了一个掩模处理。
图1示出了采用四轮掩模处理的薄膜晶体管阵列基板的平面图;图2示出了沿图1中I-I’线提取的薄膜晶体管阵列基板的截面图。
图1和图2所示的薄膜晶体管阵列基板包括位于下基板42上的栅极线2和数据线4,它们彼此交叉且其间具有栅极绝缘膜;在各交叉点处形成的薄膜晶体管6;以及在以交叉方式设置的单元区域内形成的像素电极18。另外,薄膜晶体管阵列基板包括一在像素电极18和前级栅极线2的交叠部分形成的存储电容20,与栅极线2连接的栅极焊盘部分26以及与数据线4连接的数据焊盘部分34。
薄膜晶体管6包括与栅极线2连接的栅极8、与数据线4连接的源极10、与像素电极18连接的漏极12以及半导体图案47的有源层14,该有源层限定源极10与漏极12之间的沟道并覆盖栅极8。有源层14与下部数据焊盘电极36、存储电极22、数据线4、源极10以及漏极12交叠,并包括在源极10和漏极12之间限定的沟道部分。在该有源层14上还形成下部数据焊盘电极36、存储电极22、数据线4、源极10、漏极12以及半导体图案47的用于实现欧姆接触的欧姆接触层48。薄膜晶体管6响应于施加到栅极线2上的栅极信号,并使施加到数据线4上的像素电压信号提供到像素电极18上。
像素电极18通过穿过钝化膜50的第一接触孔16与薄膜晶体管6的漏极12连接。利用所施加的像素电压,像素电极18沿着在上基板(未示处)上形成的公共电极产生电势差。利用该电势差,位于薄膜晶体管基板和上基板之间的液晶材料由于介电各向异性而旋转,并使得从光源(未示处)通过像素电极18而进入的入射光传输到上基板。
存储电容20包括前级栅极线2、与前级栅极线2交叠的存储电极22并具有位于它们之间的栅极绝缘膜44、有源层14和欧姆接触层48以及通过在钝化膜50中形成的第二接触孔24连接的像素电极18,该像素电极18与存储电极22交叠并使钝化膜50位于其间。存储电容20使得施加到像素电极18上的像素电压稳定保持,直到施加下一像素电压为止。
栅极线2通过栅极焊盘部分26与栅极驱动器(未示出)连接。该栅极焊盘部分26包括从栅极线2延伸出来的下部栅极焊盘电极28和通过第三接触孔30而与下部栅极焊盘电极28连接的上部栅极焊盘电极32,该第三接触孔30穿过栅极绝缘膜44和钝化膜50。数据线4通过数据焊盘部分34与数据驱动器(未示处)连接。数据焊盘部分34包括从数据线4延伸出来的数据焊盘电极36和通过第四接触孔38与下部数据焊盘电极36连接的上部数据焊盘电极40,该第四接触孔38穿过钝化膜50。
利用四轮掩模处理形成具有上述结构的薄膜晶体管基板。
图3A-3D示出了顺序制造薄膜晶体管基板方法的截面图。
参照图3A,在下基板42上形成栅极图案。
在该下基板42上,利用沉积方法,例如溅射方法形成栅极金属层。随后,利用第一掩模通过光刻和蚀刻处理在栅极金属层上构图,从而形成包括栅极线2、栅极8和下部栅极焊盘电极28的栅极图案。以单层结构或多层结构的形式使用栅极金属,例如铬(Cr)、钼(Mo)、铝(Al)等形成。
参照图3B,在具有栅极图案的下基板42上顺序形成栅极绝缘膜44、有源层14、欧姆接触层48和源极/漏极图案。
利用淀积技术,例如等离子体增强型化学汽相沉积法(PECVD)和溅射法,在具有栅极图案的下基板42上顺序形成栅极绝缘膜44、非晶硅层、n+非晶硅层和源极/漏极金属层。
利用第二掩模通过光刻处理在源极/漏极金属层上形成光刻胶图案。在这种情况下,使用在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模作为第二掩模,从而可以使沟道部分的光刻胶图案比其他源极/漏极图案具有更小的高度。
随后,利用光刻胶图案通过湿刻处理在源极/漏极金属层上形成图案,从而形成包括数据线4、源极10、漏极12的源极/漏极图案、与源极10一体的漏极12以及存储电容22。
然后,同时利用相同的光刻胶图案通过干刻处理在非晶硅层和n+非晶硅层上构图,从而形成包括欧姆接触层48和有源层14的半导体图案47。
利用灰化处理从沟道部分去除具有相对较低高度的光刻胶图案,然后利用干刻处理蚀刻沟道部分的源极/漏极图案和欧姆接触层48。从而暴露出沟道部分的有源层14,以便将源极10与漏极12分离开来。
然后,利用去膜处理去除源极/漏极图案上的光刻胶图案的剩余部分。
栅极绝缘膜44由无机绝缘材料例如氧化硅(SiOx)或氮化硅(SiNx)形成。用于形成源极/漏极图案的金属包括钼(Mo)、钛(Ti)、钽(Ta)或钼合金。
参照图3C,在具有源极/漏极图案的栅极绝缘膜44上形成钝化膜50,该钝化膜50包括第一到第四接触孔16、24、30和38。
利用淀积技术例如等离子体增强型化学汽相沉积法(PECVD),在具有源极/漏极图案的栅极绝缘膜44的整个上面形成钝化膜50。利用第三掩模通过光刻和蚀刻处理使钝化膜50构图,从而形成第一到第四接触孔16、24、30和38。该第一接触孔16通过穿透钝化膜50并暴露出漏极12而形成,第二接触孔24通过穿透钝化膜50并暴露出存储电极22而形成。第三接触孔30通过穿透钝化膜50和栅极绝缘膜44并暴露出下部栅极焊盘电极28而形成,第四接触孔38通过穿透钝化膜50并暴露出下部数据焊盘电极36而形成。
钝化膜50利用例如栅极绝缘膜44这样的无机绝缘材料或例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等具有较小介电常数的有机绝缘材料形成。
参照图3D,在钝化膜50上形成透明电极图案。
更具体地,利用例如溅射法等淀积技术在钝化膜50上完全淀积透明电极材料。然后,使用第四掩模通过光刻和蚀刻处理使透明电极材料构图,从而形成包括像素电极18、上部栅极焊盘电极32和上部数据焊盘电极40的透明电极图案。像素电极18通过第一接触孔16与漏极12电连接,同时通过第二接触孔24与交叠前级栅极线2的存储电极22电连接。上部栅极焊盘电极32通过第三接触孔30与下部栅极焊盘电极28电连接。上部数据焊盘电极40通过第四接触孔38与下部数据焊盘电极36电连接。在这种连接中,透明电极材料可以由氧化铟锡(ITO)、氧化锡(TO)或氧化铟锌(IZO)形成。
如上所述,现有技术的薄膜晶体管阵列基板及其制造方法采用了四轮掩模处理,从而与五轮掩模处理相比减少了制造处理的数目,从而相应地降低了制造成本。但是,由于四轮掩模处理仍然具有复杂的制造过程,且降低制造成本也很有限,因此希望有一种方法可以进一步简化制造过程并进一步降低制造成本。
同时,垂直电场类型的液晶显示器件中,在上基板上形成的公共电极和在下基板上形成的像素电极彼此相对,该液晶显示器件通过在公共电极和像素电极之间形成的垂直电场,驱动扭曲向列模式(TN)的液晶材料。垂直电场类型的液晶显示器件具有大的孔径比,但仅具有大约90°的较窄视角。因此,需要提供一种可以补偿视角的液晶显示板。
发明内容
因此,本发明的一个目的是提供一种薄膜晶体管阵列基板、具有该薄膜晶体管阵列基板的液晶显示板以及制造该薄膜晶体管阵列基板和液晶显示板的方法,该方法可以简化基板的结构及其制造过程并提高视角。
为了实现本发明的这些和其他目的,根据本发明实施例的液晶显示板包括:在基板上形成的栅极线;数据线,其与栅极线交叉从而限定像素区,数据线与栅极线之间具有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其将薄膜晶体管的部分漏极暴露出来;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除了钝化膜图案和突起部分以外的部分上形成。
突起部分在像素区中沿对角线方向形成。
突起部分包括基本上沿像素区域的第一对角线方向设置的第一突起部分和第二突起部分,以及基本上沿与第一对角线方向交叉的第二方向设置的第三突起部分和第四突起部分。
突起部分由至少一层的绝缘图案形成。
所述一层的绝缘图案包括:第一绝缘图案,它与栅极绝缘图案共面并由与栅极绝缘图案的材料相同的材料制成;第二绝缘图案,它与钝化膜图案共面并由与钝化膜图案的材料相同的材料制成。
在像素区域的基板上形成像素电极,利用钝化膜图案和栅极绝缘膜使该像素区域的基板暴露。
TFT阵列基板还包括:在第一绝缘图案和第二绝缘图案之间形成的半导体图案和金属层。
所述一层的绝缘图案包括在栅极绝缘膜上形成并由与钝化膜图案的材料相同的材料制成的绝缘图案。
在像素区中由钝化膜图案暴露出的像素区的栅极绝缘膜上形成像素电极。
突起部分的高度为0.5um到1.5um。
突起部分的高度为1um到4um。
薄膜晶体管包括:与栅极线连接的栅极;与数据线连接的源极;面对该源极的漏极;以及具有在源极和漏极之间形成的沟道的半导体图案。
在源极/漏极图案的下部根据该源极/漏极图案形成半导体图案。
该TFT阵列基板还包括一存储电容,该存储电容包括与栅极线交叠的存储电极,在该存储电极和栅极线之间具有栅极绝缘图案和半导体图案。
像素电极与由钝化膜图案局部暴露的存储电极和漏极电连接。
该钝化膜图案由任一无机绝缘材料和有机绝缘材料形成。
该钝化膜图案包括:由无机绝缘材料形成的第一钝化膜图案;和位于该第一钝化薄膜图案之上并由有机绝缘材料形成的第二钝化膜图案。
为了实现本发明的这些和其他目的,根据本发明实施例的液晶显示板包括:薄膜晶体管阵列基板和滤色片阵列基板,该薄膜晶体管阵列基板包括在基板上形成的栅极线;数据线,其与该栅极线交叉从而限定像素区,数据线与栅极线之间具有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其将薄膜晶体管的部分漏极暴露出来;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除钝化膜图案和突起部分以外的部分上形成;该滤色片阵列基板面对薄膜晶体管阵列基板并包括一薄膜,该薄膜具有在突起部分之间形成的狭缝。
滤色片阵列基板还包括:在除像素区以外的其他上基板上形成的黑色矩阵;在具有黑色矩阵的上基板上形成的滤色片;以及在具有滤色片的上基板上形成的公共电极。
该公共电极包括具有狭缝的薄膜。
液晶包括具有负介电各向异性的液晶。
为了实现本发明的这些和其他目的,一种薄膜晶体管阵列基板的制造方法包括以下步骤:在基板上形成栅极图案,该栅极图案包括薄膜晶体管的栅极和与该栅极连接的栅极线;在具有栅极图案的基板上形成栅极绝缘膜;形成薄膜晶体管的源极和漏极,与栅极线交叉以限定像素区的数据线,包括数据线的源极/漏极图案,以及在源极和漏极之间限定沟道的半导体图案;至少在像素区形成透明电极图案;在没有形成透明电极图案的区域处形成钝化膜图案;以及形成至少一突起部分,该突起部分将像素区分为多个区,每个区彼此具有不同的液晶排列。
沿像素区域中的对角线方向形成突起部分。
形成至少一突起部分的步骤包括:形成基本上沿像素区域的第一对角线方向设置的第一突起部分和第二突起部分,以及基本上沿与第一对角线方向交叉的第二方向设置的第三突起部分和第四突起部分。
突起部分利用至少一层的绝缘图案形成。
所述一层的绝缘图案包括:第一绝缘图案,它与栅极绝缘图案共面并由与栅极绝缘图案的材料相同的材料形成;以及第二绝缘图案,它与钝化膜图案共面并由与钝化膜图案的材料相同的材料形成。
形成透明电极图案的步骤包括在像素区的基板上形成与漏极连接的像素电极,利用栅极绝缘膜和钝化膜图案使该像素区的基板暴露。
该方法还包括在第一绝缘图案和第二绝缘图案之间形成半导体图案和金属层。
形成突起部分的步骤包括利用与钝化膜图案的材料相同的材料在栅极绝缘膜上形成绝缘图案。
形成透明电极图案的步骤包括在像素区中由钝化膜图案暴露出的栅极绝缘膜上形成与漏极连接的像素电极。
形成源极/漏极图案和半导体图案的步骤包括在栅极绝缘膜上形成半导体图案,以及在具有半导体图案的栅极绝缘膜上形成源极/漏极图案。
形成源极/漏极图案和半导体图案的步骤包括在源极/漏极图案的下部根据该源极/漏极图案同时形成半导体图案和源极/漏极图案。
该方法还包括形成一存储电容,该存储电容包括栅极线和与栅极线交叠的存储电极,在该存储电极和栅极线之间具有栅极绝缘图案和半导体图案。
形成钝化膜图案的步骤包括局部暴露将与像素电极连接的漏极和存储电极。
该钝化膜图案由任一无机绝缘材料和有机绝缘材料形成。
该钝化膜图案包括:由无机绝缘材料形成的第一钝化膜图案;以及位于该第一钝化膜图案之上并由有机绝缘材料形成的第二钝化膜图案。
为了实现本发明的这些和其他目的,一种液晶显示板的制造方法包括以下步骤:准备薄膜晶体管阵列基板,准备滤色片阵列基板,以及将薄膜晶体管阵列基板和滤色片阵列基板结合,该薄膜晶体管阵列基板包括在基板上形成的栅极线;数据线,其与该栅极线交叉从而限定像素区域,数据线与栅极线之间具有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其将薄膜晶体管的部分漏极暴露出来;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除钝化膜图案和突起部分以外的部分上形成;该滤色片阵列基板面对薄膜晶体管阵列基板并包括一薄膜,该薄膜具有在突起部分之间形成的狭缝。
准备滤色片阵列基板的步骤还包括:在除像素区域以外的其他上基板上形成黑色矩阵;在具有黑色矩阵的上基板上形成滤色片;以及在具有滤色片的上基板上形成公共电极。
形成公共电极包括在突起部分之间形成具有狭缝的公共电极。
该薄膜包括具有负介电各向异性的液晶。
附图说明
根据参照附图的本发明实施例的描述,本发明的这些和其他目的将变得明显。
在附图中:
图1示出了现有技术薄膜晶体管阵列基板的一部分的平面图;
图2示出了沿图1中I-I’线提取的薄膜晶体管阵列基板的一截面图;
图3A到3D的截面图依次表示图2所示薄膜晶体管阵列基板的一种制造方法;
图4示出了按照本发明第一实施例的薄膜晶体管阵列基板的平面图;
图5示出了沿图4中II-II’线提取的薄膜晶体管阵列基板的一截面图;
图6A到6D的截面图表示按照本发明一实施例的薄膜晶体管阵列基板的制造方法;
图7示出了按多域排列一种液晶材料的示意图;
图8A到8G的截面图表示按照本发明另一实施例的一种垂直排列模式的液晶显示板的制造方法;
图9示出了按照本发明的一种垂直排列模式的液晶显示板的截面图,它具有一个无机钝化层和一个有机钝化层;
图10示出了按照本发明的垂直排列模式的液晶显示板的另一结构的截面图;
图11A到11G的截面图表示按照本发明又一实施例的一种垂直排列模式的液晶显示板的制造方法;以及
图12示出了按照本发明的垂直排列模式的液晶显示板的又一种结构的截面图。
具体实施方式
以下要具体描述附图中所示的本发明最佳实施例。
以下要参照图4到11具体描述本发明的最佳实施例。
图4示出了按照本发明第一实施例的薄膜晶体管阵列基板的平面图,而图5示出了沿图4中II-II’线提取的薄膜晶体管阵列基板的一截面图。
参见图4和5,薄膜晶体管阵列基板包括形成在下基板88上彼此交叉的栅极线52和数据线58,二者之间有栅极绝缘图形90,形成在各个交叉点上的薄膜晶体管80,由交叉点限定的像素区内的像素电极72。薄膜晶体管阵列基板还包括与像素区和像素电极72构成交叉的至少一突起85,在前级栅极线52和连接到像素电极72的存储电极66之间的一交叠部位上形成的一存储电容78,连接到栅极线52的一栅极焊盘部分(未表示),和连接到数据线58的一数据焊盘部分(未表示)。
薄膜晶体管80包括连接到栅极线52的栅极54,连接到数据线58的源极60,连接到像素电极72的漏极62,以及一半导体图形147,所述半导体图形147包括与栅极54交叠的有源层92,并且在所述栅极54和有源层92之间设有栅极绝缘图形90,以及在源极60和漏极62之间形成一沟道。薄膜晶体管80响应提供给栅极线52的栅极信号使像素电极72充电并且保持提供给数据线58的像素电压信号。
半导体图形147包括在源极60和漏极62之间具有沟道部分的有源层92。有源层92与源极60、漏极62、数据线58和数据焊盘(未表示)交叠。有源层92还与存储电极66交叠,并且与栅极线52形成局部交叠,使栅极绝缘图形90位于二者之间。半导体图形147还包括形成在有源层92上的一欧姆接触层94,用来与源极60、漏极62、存储电极66、数据线58和数据焊盘形成欧姆接触。
像素电极72连接到薄膜晶体管80被钝化膜图形98暴露出来的漏极62和存储电极66,并且形成钝化图形98和突起85之外的一个区域。像素电极72通过充电的像素电压由形成在上基板(未表示)上的一公共电极产生电位差。利用这一电位差使位于薄膜晶体管基板和上基板之间的液晶材料因介电各向异性而发生旋转,并使来自光源(未表示)通过像素电极72入射的光透射到上基板。
突起85包括栅极绝缘图形90和钝化膜图形98。突起85包括沿像素区的对角线方向彼此面对的第一突起和第二突起,以及在与第一和第二突起交叉的方向上彼此面对的第三突起和第四突起。同时,为了提升突起85的高度,还可以在栅极绝缘图形90和钝化膜图形98之间形成半导体图形和源极/漏极图形。突起的总高度范围在0.5μm到1.5μm。突起85用来将像素区分隔成多个多域。
具体地说,沿突起85突起的定向膜的一突起区域扭曲施加在液晶材料上的电场,在像素区内按各个方向驱动液晶材料的分子。换句话说,若是对液晶显示板施加一电压,扭曲电场的能量将液晶指向矢定位在指定方向上形成多区。
存储电容78包括前级栅极线52和存储电极66,存储电极66与前级栅极线52交叠,二者之间是栅极绝缘图形90、有源层92和欧姆接触层94。像素电极72连接到被钝化膜图形98暴露出来的存储电极66。存储电容78用像素电压对像素电极72充电,并且一直维持到充入下一像素电压为止。
栅极线52通过栅极焊盘部分(未表示)连接到一栅极驱动器(未表示)。数据线58通过数据焊盘部分(未表示)连接到一数据驱动器(未表示)。
具有上述结构的薄膜晶体管阵列基板是用一种三轮掩模工艺制造的。按照本发明的实施例用三轮掩模工艺制造薄膜晶体管阵列基板的方法包括形成栅极图形的第一掩模步骤,形成半导体图形和源极/漏极图形的第二掩模步骤,以及形成栅极绝缘图形90、钝化膜图形98、透明电极图形及突起的第三掩模步骤。
图6A到6D的截面图表示按照本发明一实施例的薄膜晶体管阵列基板的制造方法。
用淀积方法例如是溅射方法在下基板88上形成一栅极金属层。接着按照相平板印刷工艺用第一掩模和蚀刻工艺对栅极金属层构图,形成如图6A所示包括栅极线52和栅极54的栅极图形。对单层或双层结构的栅极金属可以采用Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等等。
在具有栅极图形的下基板88上用淀积技术例如是等离子体增强化学汽相淀积(PECVD)和溅射方法依次形成栅极绝缘层、非晶硅层、n+非晶硅层和一源极/漏极金属层。栅极绝缘层用氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料形成。源极/漏极金属层用钼(Mo),钛(Ti),钽(Ta)或钼合金形成。
然后按照相平板印刷工艺用第二掩模在源极/漏极金属层上形成一光刻胶图形。在这种情况下,采用一具有衍射曝光部分的衍射曝光掩模作为第二掩模,其衍射曝光部分对应着薄膜晶体管的沟道部分。由此得到的沟道部分的光刻胶图形的高度比源极/漏极图形部分的光刻胶图形要低。
接着,按湿刻工艺用光刻胶图形对源极/漏极金属层构图,所提供的源极/漏极图形包括数据线58、源极60、与源极60一体的漏极62,以及存储电极66。
接着按干刻工艺用同一光刻胶图形同时对非晶硅层和n+非晶硅层构图,从而形成欧姆接触层94和有源层92。
用灰化工艺从沟道部分上去除高度比较低的光刻胶图形,然后用干刻工艺蚀刻沟道部分的源极/漏极图形和欧姆接触层94。这样就能暴露出沟道部分的有源层92,如图6B所示,隔开源极电极60和漏极电极62。同时,为了提升此后要形成的突起85的高度,还可以在栅极绝缘膜90a上形成半导体图形和源极/漏极图形。
然后用剥离工艺去除留在源极/漏极图形上的剩余光刻胶图形。
在具有源极/漏极图形的栅极绝缘膜90a上用淀积技术完整淀积一钝化薄膜98a,它是由氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料、或是具有小介电常数的有机绝缘材料例如是丙烯酸有机化合物,BCB(苯并环丁烯)或PFCB(全氟环丁烷)形成。并且对钝化膜98a完整涂覆一层光刻胶。接着如图6C所示,按照相平板印刷工艺用第三掩模形成一光刻胶图形71c。
接着按干刻分用光刻胶图形71c作为掩模对钝化膜98a和栅极绝缘膜90a构图,从而在具有透明电极图形的区域以外的所有区域上形成一钝化图形98和栅极绝缘图形90。这样就能形成包括栅极绝缘图形90和钝化膜图形98的突起。突起的总高度范围在0.5μm到1.5μm。
然后按淀积技术例如是溅射方法在具有光刻胶图形71c的基板88上完整淀积一透明电极材料。有关的透明电极材料可以由铟锡氧化物(ITO),氧化锡(TO)或铟锌氧化物(IZO)构成。按剥离工艺用提升方法从上面淀积有透明电极材料的薄膜晶体管阵列基板上去除光刻胶图形71c。此时,如图6D所示,连同被剥离的光刻胶图形71c一起去除淀积在光刻胶图形71c上的透明电极材料,形成包括像素电极72的透明图形。
如上所述是采用三轮掩模工艺在薄膜晶体管阵列基板上形成定向膜99,用一滤色片阵列基板与薄膜晶体管阵列基板组合,然后在薄膜晶体管基板和滤色片之间注入液晶材料100。这样就能如图7所示在一液晶单元内形成液晶分子具有不同排列方向的多区。
如上所述,按照本发明制造薄膜晶体管阵列基板的方法能够用提升方法适应三轮掩模来简化基板的结构及其制造工艺。这样就能降低制造成本并提高产量。
按照本发明的液晶显示板及其制造方法用形成在像素区上的多个突起形成多区,从而改善视角。
图8A到10的截面图用来解释按照本发明另一实施例的垂直排列(VA)模式的一种液晶显示板。
首先,图8A到8G的截面图表示一种VA模式的液晶显示板的制造方法。
如图8A所示,在透明绝缘材料例如是玻璃制成并且包括一薄膜晶体管区和一像素区的第一基板120上形成一栅极104。然后在第一基板120上完整形成一栅极绝缘层122。采用淀积方法例如是溅射方法在第一基板120上完整堆叠一种诸如铝(Al),铝(Al)合金或铜(Cu)的材料形成栅极104,然后用光刻胶和一掩模执行照相平板印刷。用化学汽相淀积(CVD)方法堆叠一种绝缘材料例如是氮化硅(SiNx)或氧化硅(SiO2)形成栅极绝缘层122。
此时的栅极104可以是单层金属或是双层的铝/铬(Al/Cr)。在这种情况下,在执行照相步骤之前依次堆叠铝Al和铬Cr形成栅极。还要注意到,尽管图8A中没有表示,在形成栅极104的同时还形成栅极线(未表示)。
然后,如图8B所示,在栅极绝缘层122上堆叠一种半导体例如Si,随后蚀刻形成半导体层105。然后在半导体层105上形成源极106和漏极107。在形成源极106和漏极107的同时形成数据电极102。用CVD方法堆叠Si形成半导体层105并且进行蚀刻,同时采用淀积方法例如溅射方法按单层或双层堆叠一种金属例如是铝(Al),铝(Al)合金,铜(Cu),钼(Mo)和铬(Cr),然后对金属进行蚀刻而形成源极106和漏极107。在这种情况下,可以依次堆叠一种半导体和源极材料然后用一掩模对其构图而同时形成半导体层105、源极106、漏极107和数据电极102。
接着,如图8C所示,在第一基板120上完整堆叠一种有机材料例如是BCB(苯并环丁烯)或光学丙烯酸而形成一钝化膜124。如图8D所示,在钝化膜124上施加一层光刻胶,用紫外线照射并且显影,同时用掩模遮挡钝化膜124的局部区域,在钝化膜124上形成一光刻胶图形150。此时,在薄膜晶体管区、像素区和数据电极102的上部形成光刻胶图形150。同时可以按具有无机钝化层124b和有机钝化层124a的双层形成钝化膜124,其中的无机钝化层124b包括与栅极绝缘膜相同的无机绝缘材料,而有机钝化层124a包括一种有机绝缘材料。在这种情况下,如图9A所示,按具有第二绝缘图形139b和第一绝缘图形139a的双层形成突起139,其中的第二绝缘图形139b具有与无机钝化层124b相同的材料,而第一绝缘图形139a具有与有机钝化层124a相同的材料。另外,如图9B所示,可以形成三层的突起139,它具有第三绝缘图形139c、第二绝缘图形139b和第一绝缘图形139a,其中的第三绝缘图形139c与栅极绝缘薄膜122具有相同的材料。
尽管在图8D中没有明确表示,钝化层124还可以具有包括一有机层和例如氧化硅(SiOx)和氮化硅(SiNx)等的一无机层的双层结构。
然后,如图8E所示,在这种状态下,用光刻胶图形150遮挡钝化膜124,蚀刻钝化膜124去除钝化膜124的局部区域(即没有被光刻胶图形150遮挡的区域)。去除钝化膜124的局部区域能够对外暴露出像素区的栅极绝缘层122。还对外暴露出薄膜晶体管区的一部分漏极107。接着用淀积技术例如是溅射法堆叠一种透明导电材料例如是铟锡氧化物(ITO)或铟锌氧化物(IZO),在光刻胶图形的上部、对外暴露出的栅极绝缘层122和漏极上形成一像素电极110。
接着,如图8F所示,对顶部具有像素电极110的光刻胶图形150执行提升方法,在薄膜晶体管区和数据电极102的上部形成钝化膜124,并且在像素区上按指定宽度形成一突起139。突起139按VA模式扭曲液晶显示板的电场,使得相对于突起139相邻区域内的电场对称。按照本发明,突起139由有机材料例如是BCB(苯并环丁烯)或光学丙烯酸形成,并且所形成的突起139从像素电极110起的高度最好是1μm到4μm。此时,如果钝化膜124由一无机层和一有机层构成,突起139也应该是无机层和有机层的双层结构。
同时,如图8F所示,在第二基板130上形成一由铬/氧化铬Cr/CrOx形成的黑色矩阵132和R、G、B滤色片层134。接着,在滤色片层134上堆叠一种透明导电材料例如ITO或IZO形成一公共电极138。可以在滤色片层134上形成用来保护和平整滤色片层的一保护层(未表示)或钝化膜(未表示)。
用一种密封剂将如上所述制成的第二基板130与第一基板120粘结,然后在第二基板130和第一基板120之间注入具有负介电各向异性的液晶材料形成一液晶层140。此时,可以在第一基板120或第二基板130上分配液晶材料之后通过第一基板120与第二基板130的接合形成液晶层。
如上所述,按照这种制造液晶显示板的方法,蚀刻钝化膜124以对外暴露漏极,然后对光刻胶图案执行提升法,去除形成在一部分栅极绝缘层122和漏极107上的除像素电极110之外的电极。这样,不需要像素电极的掩模。由于突起139是和钝化膜124同时形成的,突起139也不需要掩模。因此,这种VA模式的液晶显示板的制造方法不用单独的掩模而是采用提升方法就能够形成像素电极和突起,从而简化制造工艺。
如图8G所示,按照本发明的VA模式的液晶显示板,突起139用与钝化层124相同的材料在第一基板120的像素区形成。突起139扭曲在像素电极110和公共电极138之间形成的电场E,使得电场E围绕突起139对称。这样,沿电场E排列的液晶分子沿着突起139也是对称设置的,形成围绕突起139具有彼此不同排列方向的两个区。
图8G仅仅表示了用一个突起139形成两个区,在第一基板120上可以用多个突起139形成三个以上的区。
同时,可以在第一基板120上而不是栅极绝缘层122上形成像素电极110,如图10所示。在这种情况下,用光刻胶图形150蚀刻钝化膜124和栅极绝缘层122,在基板120上形成像素电极110。此时,在一部分漏极107上形成像素电极110以通过薄膜晶体管为像素电极110提供信号。还可以蚀刻栅极绝缘层122和钝化层124形成突起139。在这种情况下,突起139由栅极绝缘层122和钝化层124相同的材料制成。
图11A到12的截面图表示按照本发明又一实施例的一种垂直排列模式的液晶显示板的制造方法。
首先,如图11A所示,在包括薄膜晶体管区和像素区的第一基板220上形成包括由铝(Al)、铝合金、铜(Cu)或铬(Cr)构成的单层或多层的一栅极204。然后在第一基板220的整个表面上依次堆叠形成一栅极绝缘层222,一半导体层205a和一金属层206a。
接着,对金属层206a施加光刻胶250a。然后用衍射掩模采用紫外线对光刻胶250a进行照射并使光刻胶250a显影,去除施加在像素区上的光刻胶,如图11B所示,在薄膜晶体管区形成光刻胶图形250。此时,由于照射在薄膜晶体管区上的光的强度因衍射掩模中形成的狭缝而有所不同,栅极204上的那部分光刻胶被去除,而剩余的光刻胶留在栅极204的两边。这样就形成不同厚度的光刻胶图形250。
如图11C所示,在金属层206a被光刻胶图形250遮挡的情况下,一次蚀刻金属层206a和半导体层205a而形成半导体层205和金属图形206b。同时形成数据线202b,并且半导体层202a留在数据线202b的下面。然后,如果光刻胶图形250被灰化,就会去除栅极204上比较薄的一部分光刻胶,而栅极204两侧上比较厚的光刻胶被部分去除。
接着,如图11D所示,用部分去除的光刻胶图形250蚀刻金属图形206b,然后去除光刻胶图形250以在半导体层205上形成源极206和漏极207。然后,在第一基板220上堆叠BCB(苯并环丁烯)或光学丙烯酸的一种有机材料或无机材料,形成钝化膜224。然后在钝化膜224上堆叠一层光刻胶并且显影形成光刻胶图形252。光刻胶图形252形成在薄膜晶体管区、像素区和数据线202b上。
然后如图11E所示,在钝化膜224被光刻胶图形252遮挡的情况下,蚀刻栅极绝缘层222和钝化膜224以去除一部分栅极绝缘层222和一部分钝化膜224。局部去除一部分栅极绝缘层222和一部分钝化膜224,对外暴露出像素区的第一基板220和薄膜晶体管区的一部分漏极。接着用淀积技术例如是溅射法堆叠一种透明导电材料例如是铟锡氧化物(ITO)或铟锌氧化物(IZO),在光刻胶图形252的表面、第一基板220的像素区和对外暴露的漏极上形成像素电极210。
接着如图11F所示,对光刻胶图形252执行提升方法,在薄膜晶体管区和数据线202b的表面上形成钝化膜224,并且在像素区形成具有指定宽度的突起239。此时,通过蚀刻栅极绝缘层222和钝化膜224,突起239具有双层形状。
同时如图11G所示,在第二基板230上形成黑色矩阵232和R、G、B滤色片层234。接着在滤色片层234上堆叠一种透明导电材料例如是ITO或IZO形成公共电极238。然后用密封剂接合第一基板220和第二基板230,并且在第一基板220和第二基板230之间形成一液晶层,这样就制成了VA模式的液晶显示板。
如上所述,按照本发明的实施例,三轮掩模工艺总共采用三个掩模,即栅极的掩模,半导体层205和源极/漏极电极206和207的掩模,以及有机钝化膜图形224的掩模,可用来制造VA模式的液晶显示板。与现有技术中制造液晶显示面板的方法相比,本发明能够减少到三个掩模。
同时,图11G中按照本实施例制造的VA模式的液晶显示板与图10中所示的VA模式的液晶显示板具有相同的结构。因此,像素区形成在像素区上的至少一个突起239分隔成具有对称电场的多个区,这样能改善视角。按照本实施例的VA模式的液晶显示板还能按图8G所示的结构形成。在所形成的VA模式的液晶显示板的结构中,像素区的像素电极210形成在栅极绝缘层222上。在这种情况下,图8G所示液晶显示板的结构是按图10A到10G中相同的步骤形成的,唯独改用图11D所示的光刻胶图形252蚀刻钝化膜。
图12的截面图表示按照本发明的VA模式的液晶显示板的又一种结构。在图8G和10G所示的VA模式的液晶显示板中,在第一基板上形成钝化层或栅极绝缘层/钝化膜构成的突起是为了扭曲施加在液晶层上的电场。另一方面,在图12所示的VA模式的液晶显示板中,在第一基板220上形成钝化膜224或栅极绝缘层/钝化膜222/224构成的突起239,另外,在第二基板230上去除一部分公共电极238而形成狭缝272a和272b。
类似于突起239,狭缝272a和272b扭曲像素区的电场以改善视角。首先形成公共电极238,再用照相工艺蚀刻一部分公共电极238形成狭缝272a和272b。为此,具有上述结构的VA模式的液晶显示板还需要另一个掩模来制造狭缝,这样会需要五轮工艺或四轮工艺。
突起239及狭缝272a和272b各自将像素区分隔成多个区,然而并不是形成在彼此面对的位置。从图12中可以看出,一个突起239及两个狭缝272a和272b可形成四个区。应该注意到,突起239及狭缝272a和272b的数量不仅限于此,至少一或多个就足以在像素区内构成必要数量的区。
如上所述,按照本发明,薄膜晶体管阵列基板、具有该薄膜晶体管阵列基板的液晶显示板以及它们的制造方法是:在像素区内按提升方法形成多个突起,从而形成多区。这样就能简化基板的结构及其制造工艺,从而降低制造成本并且提高视角。
尽管本发明是按照上述附图中所示的实施例来说明的,本领域的技术人员应该意识到不仅限于这些实施例,而是在本发明的范围之内还能作出各种各样的修改和变更。因此,本发明的范围仅由权利要求书及其等效物来确定。
Claims (40)
1.一种用于液晶显示板的薄膜晶体管阵列基板,包括:
在基板上形成的栅极线;
数据线,其与所述栅极线交叉从而限定像素区,数据线与栅极线之间设有栅极绝缘膜;
薄膜晶体管,其在栅极线和数据线的交叉处形成;
钝化膜图案,其将薄膜晶体管的部分漏极暴露出来;
至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及
与薄膜晶体管连接的像素电极,其在像素区中除钝化膜图案和突起部分以外的部分上形成。
2.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述突起部分沿像素区中的对角线方向形成。
3.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述突起部分包括基本上沿像素区的第一对角线方向设置的第一突起部分和第二突起部分,以及基本上沿与第一对角线方向交叉的第二方向设置的第三突起部分和第四突起部分。
4.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述突起部分利用至少一层的绝缘图案形成。
5.按照权利要求4所述的薄膜晶体管阵列基板,其特征在于,所述一层的绝缘图案包括:
第一绝缘图案,其与栅极绝缘图案共面并由与栅极绝缘图案的材料相同的材料形成;
第二绝缘图案,其与钝化膜图案共面并由与钝化膜图案的材料相同的材料形成。
6.按照权利要求5所述的薄膜晶体管阵列基板,其特征在于,在由钝化膜图案和栅极绝缘膜暴露的像素区的基板上形成像素电极。
7.按照权利要求5所述的薄膜晶体管阵列基板,还包括:在第一绝缘图案和第二绝缘图案之间形成的半导体图案和金属层。
8.按照权利要求4所述的薄膜晶体管阵列基板,其特征在于,所述一层的绝缘图案包括在栅极绝缘膜上形成并由与钝化膜图案的材料相同的材料形成的绝缘图案。
9.按照权利要求8所述的薄膜晶体管阵列基板,其特征在于,在像素区中由钝化膜图案暴露出的栅极绝缘膜上形成像素电极。
10.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述突起部分的高度为0.5um到1.5um。
11.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述突起部分的高度为1um到4um。
12.按照权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述薄膜晶体管包括:
与栅极线连接的栅极;
与数据线连接的源极;
面对所述源极的漏极;以及
具有在源极和漏极之间形成的沟道的半导体图案。
13.按照权利要求12所述的薄膜晶体管阵列基板,其特征在于,在源极/漏极图案的下部根据该源极/漏极图案形成半导体图案。
14.按照权利要求12所述的薄膜晶体管阵列基板,其特征在于,还包括一存储电容,该存储电容包括与栅极线交叠的存储电极,在该存储电极和栅极线之间具有栅极绝缘图案和半导体图案。
15.按照权利要求14所述的薄膜晶体管阵列基板,其特征在于,所述像素电极电连接由钝化膜图案局部暴露的存储电极和漏极。
16.按照权利要求1和权利要求4中任何一条所述的薄膜晶体管阵列基板,其特征在于,所述钝化膜图案由任何无机绝缘材料和有机绝缘材料形成。
17.按照权利要求1和权利要求4中任何一条所述的薄膜晶体管阵列基板,其特征在于,所述钝化膜图案包括:
由无机绝缘材料形成的第一钝化膜图案;和
位于该第一钝化膜图案之上并由有机绝缘材料形成的第二钝化膜图案。
18.一种液晶显示板,包括:
薄膜晶体管阵列基板,该薄膜晶体管阵列基板包括在基板上形成的栅极线;数据线,其与所述栅极线交叉从而限定像素区域,数据线与栅极线之间具有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其暴露薄膜晶体管的部分漏极;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除钝化膜图案和突起部分以外的部分上形成;以及
滤色片阵列基板,该滤色片阵列基板面对薄膜晶体管阵列基板并包括一薄膜,该薄膜具有在突起部分之间形成的狭缝。
19.按照权利要求18所述的液晶显示板,其特征在于,所述滤色片阵列基板还包括:
在除像素区以外的其他上基板上形成d的黑色矩阵;
在具有黑色矩阵的上基板上形成的滤色片;以及
在具有滤色片的上基板上形成的公共电极。
20.按照权利要求19所述的液晶显示板,其特征在于,所述公共电极包括具有狭缝的薄膜。
21.按照权利要求18所述的液晶显示板,其特征在于,所述液晶包括具有负介电各向异性的液晶。
22.一种薄膜晶体管阵列基板的制造方法,包括以下步骤:
在基板上形成栅极图案,该栅极图案包括薄膜晶体管的栅极和与该栅极连接的栅极线;
在具有栅极图案的基板上形成栅极绝缘膜;
形成薄膜晶体管的源极和漏极,与栅极线交叉以限定像素区的数据线,包括数据线的源极/漏极图案,以及在源极和漏极之间限定沟道的半导体图案;
至少在像素区形成透明电极图案;
在没有形成透明电极图案的区域处形成钝化膜图案;以及
形成至少一突起部分,该突起部分将像素区分为多个区,每个区彼此都具有不同的液晶排列。
23.按照权利要求22所述的方法,其特征在于,沿像素区中的对角线方向形成突起部分。
24.按照权利要求23所述的方法,其特征在于,形成至少一突起部分的步骤包括:形成基本上沿像素区的第一对角线方向设置的第一突起部分和第二突起部分,以及基本上沿与第一对角线方向交叉的第二方向设置的第三突起部分和第四突起部分。
25.按照权利要求22所述的方法,其特征在于,所述突起部分由至少一层的绝缘图案形成。
26.按照权利要求25所述的方法,其特征在于,所述一层的绝缘图案包括:
第一绝缘图案,其与栅极绝缘图案共面并由与栅极绝缘图案的材料相同的材料形成;和
第二绝缘图案,其与钝化膜图案共面并由与钝化膜图案的材料相同的材料形成。
27.按照权利要求26所述的方法,其特征在于,形成透明电极图案的步骤包括:在由栅极绝缘膜和钝化膜图案暴露的像素区的基板上形成与漏极连接的像素电极。
28.按照权利要求26所述的方法,还包括在第一绝缘图案和第二绝缘图案之间形成半导体图案和金属层。
29.按照权利要求25所述的方法,其特征在于,形成突起部分的步骤包括:利用与钝化膜图案的材料相同的材料在栅极绝缘膜上形成绝缘图案。
30.按照权利要求29所述的方法,其特征在于,形成透明电极图案的步骤包括:在像素区中由钝化膜图案暴露的栅极绝缘膜上形成与漏极连接的像素电极。
31.按照权利要求22所述的方法,其特征在于,形成源极/漏极图案和半导体图案的步骤包括:在栅极绝缘膜上形成半导体图案,以及在具有半导体图案的栅极绝缘膜上形成源极/漏极图案。
32.按照权利要求22所述的方法,其特征在于,形成源极/漏极图案和半导体图案的步骤包括:在源极/漏极图案的下部根据该源极/漏极图案同时形成半导体图案和源极/漏极图案。
33.按照权利要求22所述的方法,还包括形成一存储电容,该存储电容包括栅极线和与栅极线交叠的存储电极,在该存储电极和栅极线之间设有栅极绝缘图案和半导体图案。
34.按照权利要求33所述的方法,其特征在于,形成钝化膜图案的步骤包括部分暴露与像素电极连接的漏极和存储电极。
35.按照权利要求22和权利要求25中任何一条所述的方法,其特征在于,所述钝化膜图案由任何无机绝缘材料和有机绝缘材料形成。
36.按照权利要求22和权利要求25中任何一条所述的方法,其特征在于,所述钝化膜图案包括:
由无机绝缘材料形成的第一钝化膜图案;以及
位于所述第一钝化膜图案之上并由有机绝缘材料形成的第二钝化膜图案。
37.一种液晶显示板的制造方法,包括以下步骤:
准备薄膜晶体管阵列基板,该薄膜晶体管阵列基板包括在基板上形成的栅极线;数据线,其与该栅极线交叉从而限定像素区,数据线与栅极线之间设有栅极绝缘膜;薄膜晶体管,其在栅极线和数据线的交叉处形成;钝化膜图案,其将薄膜晶体管的漏极一部分暴露出来;至少一突起部分,其将像素区分为多个区,每个区具有彼此不同的液晶排列;以及与薄膜晶体管连接的像素电极,其在像素区中除了钝化膜图案和突起部分以外的部分上形成;
准备滤色片阵列基板,该滤色片阵列基板面对薄膜晶体管阵列基板并包括一薄膜,该薄膜具有在突起部分之间形成的狭缝;以及
将薄膜晶体管阵列基板和滤色片阵列基板粘结。
38.按照权利要求37所述的方法,其特征在于,准备滤色片阵列基板的步骤还包括:
在除了像素区以外的其他上基板上形成黑色矩阵;
在具有黑色矩阵的上基板上形成滤色片;以及
在具有滤色片的上基板上形成公共电极。
39.按照权利要求38所述的方法,其特征在于,形成公共电极包括形成在突起部分之间具有狭缝的公共电极。
40.按照权利要求37所述的方法,其特征在于,所述液晶包括具有负介电各向异性的液晶。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0070702 | 2003-10-10 | ||
KR1020030070702A KR100558711B1 (ko) | 2003-10-10 | 2003-10-10 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR1020030100872A KR101067947B1 (ko) | 2003-12-30 | 2003-12-30 | 수직배향모드 액정표시소자 및 그 제조방법 |
KR10-2003-0100872 | 2003-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1605916A true CN1605916A (zh) | 2005-04-13 |
CN1605916B CN1605916B (zh) | 2010-05-05 |
Family
ID=34425455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410070171.8A Expired - Fee Related CN1605916B (zh) | 2003-10-10 | 2004-08-04 | 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7612838B2 (zh) |
JP (1) | JP2005115348A (zh) |
CN (1) | CN1605916B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100389358C (zh) * | 2006-06-15 | 2008-05-21 | 友达光电股份有限公司 | 用于防止漏光的像素结构 |
CN101576669B (zh) * | 2008-05-07 | 2011-02-16 | 群康科技(深圳)有限公司 | 液晶显示装置 |
CN108563048A (zh) * | 2018-04-04 | 2018-09-21 | 昆山龙腾光电有限公司 | 防窥显示面板 |
CN112313730A (zh) * | 2018-06-20 | 2021-02-02 | 堺显示器制品株式会社 | 显示面板以及显示面板的制造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100663624B1 (ko) * | 2004-04-29 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
KR101219035B1 (ko) * | 2005-05-03 | 2013-01-07 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP4225336B2 (ja) * | 2006-09-25 | 2009-02-18 | セイコーエプソン株式会社 | 液晶装置、液晶装置の製造方法、電子機器及びプロジェクタ |
US20080158217A1 (en) * | 2006-12-28 | 2008-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR20090037725A (ko) * | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 |
TWI373680B (en) * | 2008-10-06 | 2012-10-01 | Au Optronics Corp | Fabricating method of pixel structure |
KR101100959B1 (ko) * | 2010-03-10 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치 |
JP5691678B2 (ja) * | 2011-03-10 | 2015-04-01 | セイコーエプソン株式会社 | 電気光学装置、投射型表示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3005418B2 (ja) | 1994-05-18 | 2000-01-31 | 三洋電機株式会社 | 液晶表示装置 |
KR100220854B1 (ko) * | 1996-03-13 | 1999-09-15 | 구자홍 | 액정 디스플레이 디바이스의 tft 판 및 그 제조방법 |
EP0884626B1 (en) * | 1997-06-12 | 2008-01-02 | Sharp Kabushiki Kaisha | Vertically-aligned (VA) liquid crystal display device |
US5907380A (en) * | 1997-10-30 | 1999-05-25 | International Business Machines Corporation | Liquid crystal cell employing thin wall for pre-tilt control |
KR100309918B1 (ko) | 1998-05-16 | 2001-12-17 | 윤종용 | 광시야각액정표시장치및그제조방법 |
KR100313949B1 (ko) * | 1998-11-11 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 멀티도메인액정표시소자 |
US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
US6657695B1 (en) * | 1999-06-30 | 2003-12-02 | Samsung Electronics Co., Ltd. | Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate |
JP4398015B2 (ja) | 1999-08-09 | 2010-01-13 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
KR100646782B1 (ko) | 1999-11-11 | 2006-11-17 | 삼성전자주식회사 | 개선된 수직 배향형 액정 표시 장치용 기판과 그 제조 방법 |
KR100612994B1 (ko) | 2000-05-12 | 2006-08-14 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 기판 |
KR100720093B1 (ko) | 2000-10-04 | 2007-05-18 | 삼성전자주식회사 | 액정 표시 장치 |
KR100381868B1 (ko) | 2000-11-29 | 2003-05-01 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용하는 기판 |
KR100803177B1 (ko) | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
KR100820647B1 (ko) * | 2001-10-29 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 반투과 액정 표시 장치용 어레이기판 및 이의 제조방법 |
-
2004
- 2004-08-04 CN CN200410070171.8A patent/CN1605916B/zh not_active Expired - Fee Related
- 2004-09-02 JP JP2004255006A patent/JP2005115348A/ja active Pending
- 2004-10-08 US US10/960,545 patent/US7612838B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100389358C (zh) * | 2006-06-15 | 2008-05-21 | 友达光电股份有限公司 | 用于防止漏光的像素结构 |
CN101576669B (zh) * | 2008-05-07 | 2011-02-16 | 群康科技(深圳)有限公司 | 液晶显示装置 |
CN108563048A (zh) * | 2018-04-04 | 2018-09-21 | 昆山龙腾光电有限公司 | 防窥显示面板 |
CN108563048B (zh) * | 2018-04-04 | 2021-09-21 | 昆山龙腾光电股份有限公司 | 防窥显示面板 |
CN112313730A (zh) * | 2018-06-20 | 2021-02-02 | 堺显示器制品株式会社 | 显示面板以及显示面板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050078254A1 (en) | 2005-04-14 |
US7612838B2 (en) | 2009-11-03 |
JP2005115348A (ja) | 2005-04-28 |
CN1605916B (zh) | 2010-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN100350319C (zh) | 液晶显示板及其制造方法 | |
CN1794076A (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
CN1797163A (zh) | 液晶显示器件及其制造方法 | |
CN1702531A (zh) | 液晶显示器件及其制造方法 | |
CN1892385A (zh) | 液晶显示器及其制造方法 | |
CN1244953C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1707338A (zh) | 液晶显示器件及其制造方法 | |
CN1707343A (zh) | 液晶显示装置及其制造方法 | |
CN1797150A (zh) | 液晶显示器件及其制作方法 | |
CN1782838A (zh) | 液晶显示器件及其制造方法 | |
CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1550857A (zh) | 水平电场施加型液晶显示器及其制造方法 | |
CN1702530A (zh) | 液晶显示器件及其制造方法 | |
CN1892382A (zh) | 液晶显示面板及其制造方法 | |
CN1605918A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1677207A (zh) | 液晶显示器及其制造方法 | |
CN1991470A (zh) | 液晶显示装置的阵列基板及其制造方法 | |
CN1797157A (zh) | 液晶显示器件及其制造方法 | |
CN1667477A (zh) | 板内切换模式液晶显示器件及其制造方法 | |
CN1610110A (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
CN1794078A (zh) | 液晶显示器件及其制造方法 | |
CN1797158A (zh) | 液晶显示器件及其制造方法 | |
CN1491442A (zh) | 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 | |
CN1716062A (zh) | 液晶显示器件的阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100505 Termination date: 20180804 |