CN1601701A - 制作亚稳绝缘体上sige衬底材料的方法及衬底材料 - Google Patents

制作亚稳绝缘体上sige衬底材料的方法及衬底材料 Download PDF

Info

Publication number
CN1601701A
CN1601701A CNA2004100683692A CN200410068369A CN1601701A CN 1601701 A CN1601701 A CN 1601701A CN A2004100683692 A CNA2004100683692 A CN A2004100683692A CN 200410068369 A CN200410068369 A CN 200410068369A CN 1601701 A CN1601701 A CN 1601701A
Authority
CN
China
Prior art keywords
layer
sige
metastable
relaxation
contain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100683692A
Other languages
English (en)
Other versions
CN100350561C (zh
Inventor
斯蒂芬·W·拜德尔
陈华杰
基思·E·佛格尔
德温得拉·K·萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1601701A publication Critical patent/CN1601701A/zh
Application granted granted Critical
Publication of CN100350561C publication Critical patent/CN100350561C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

在具有大约500埃或更薄的SOI层的SOI衬底上形成高质量亚稳SiGe合金，与形成在更厚的SOI衬底上且随后在高温下退火和/或氧化的同一SiGe层相比，该SiGe层能保持基本完全应变。从而本发明给出通过在薄的、清洁的和高质量的SOI衬底上生长而“抑制(frustrating)”亚稳的应变SiGe层的方法。

Description

制作亚稳绝缘体上SIGE衬底 材料的方法及衬底材料
技术领域
本发明涉及制作绝缘体上SiGe衬底材料的方法，更特定地，涉及制作这样一种绝缘体上SiGe衬底材料——其中的SiGe合金层是亚稳的，但是仍然非常难以弛豫——的方法。本发明还涉及使用本发明的方法制作的绝缘体上SiGe衬底材料。
背景技术
在半导体工业中，最近，使用应变Si基异质结构来获得用于互补金属氧化物半导体(CMOS)应用的高迁移率结构的活跃性很高。在这种异质结构中，应变Si通常形成在弛豫SiGe合金层顶上。
对于合金中给定的Ge浓度，SiGe合金层的弛豫会发生在该层的厚度超过某一值(称作临界厚度)时。厚于临界厚度的应变SiGe合金层的弛豫主要通过应变释放失配位错的形成而发生。厚于临界厚度，但是保持应变并且没有缺陷的应变SiGe层称作亚稳的。实际上，任何应变层，只要其总的膜能量(包括应变、厚度和缺陷成分)就缺陷产生而言没有最小化，就定义为亚稳的。
如果正确选择生长条件，亚稳应变SiGe层可以是没有缺陷的。特定地，缺陷形成所造成的弛豫几乎总是发生在应变Si/SiGe界面处的局部微观缺陷位处。然后，当生长表面在原子级别上是清洁的并且不存在缺陷时，亚稳SiGe层的生长总是成功的。一旦长成了亚稳SiGe层，如果它们在足够高的温度下退火就会弛豫。失配位错的成核与生长速率对温度的依赖性很强。缺陷产生和生长所造成的弛豫发生在1)膜中没有足够的应变能以生成另一位错，以及2)已经存在的位错停止了，被钉扎住，或者由于某些其它机制而被钳制了。
亚稳应变SiGe层的上述物理特性对于怎样的SiGe层能够用于制作绝缘体上SiGe(SGOI)衬底材料的热混合方法做出了限制。热混合方法在，例如，2002年1月23日提出的题为“生成用于应变SiCMOS应用的高质量绝缘体上SiGe的方法(Method to Create High-QualitySiGe-On-Insulator for Strained Si CMOS Applications)”的共同未决和共同转让(co-assigned)的美国专利申请序列No.10/055,138中进行了公开。
如果在半绝缘体上硅(SOI)衬底上生长了热力学稳定的SiGe层，随后在高温(1200℃量级或更高)下氧化，则最后形成的SGOI材料通常将保持完全应变。这是因为在衬底水平处能够释放应变的唯一机制是通过缺陷；由于没有足够的应变能以形成缺陷，所以不会发生弛豫。如果在SOI衬底上生长亚稳SiGe层并在高温下氧化，该层将会关于残余的SiGe膜应变和(通过缺陷产生而造成的)晶格弛豫的范围趋向最小膜能量条件。在某些应用中，形成保持完全应变的SGOI，即没有弛豫，而不是形成弛豫SiGe层，是有利的。
由于上述这些，可见完全应变绝缘体上SiGe的制作只可能通过使用热力学稳定SiGe层来实现。然而，对于给定的Ge浓度，这种方法对总的SGOI膜厚度作出了限制。
无论现有技术的现状如何，申请人没有注意到任何正在进行的制作“抑制(frustrated)”SGOI膜的努力，这种SGOI膜中，SiGe层是亚稳的，但是仍然非常难以弛豫。
发明内容
本申请的申请人已经确定，当在具有500埃或更薄的SOI层的SOI衬底上形成高质量、亚稳SiGe合金时，与在更厚的SOI衬底上形成随后在高温下退火和/或氧化的同样的SiGe层相比，该SiGe层能保持充分应变。从而本发明给出通过在薄的、清洁的和高质量的SOI衬底上生长而“抑制(frustrating)”亚稳应变SiGe层的方法。
本方法可应用于，例如，1)给定衬底表面上的SiGe的选择弛豫，或2)得到SiGe厚度大于在给定Ge分数下的临界值的完全应变SGOI。在上述情形1)中，可使用向薄Si层中注入离子的方法来产生位错，这些位错使得进行注入的区域中发生弛豫。
广泛地说，本发明的方法——它在制作高质量亚稳绝缘体上SiGe中是有用的——包含下列步骤：
在顶部含Si层的表面上形成含Ge层，该含Si层厚度大约500埃或更小，并且位于阻挡Ge扩散的阻挡层上；以及
在能够使Ge扩散通过所述含Si层和所述含Ge层的温度下加热所述层，从而在所述阻挡层顶部形成抗弛豫的基本亚稳的SiGe层。
用本发明的方法形成的亚稳应变单晶层SiGe层可以是分布在整个衬底的顶部的连续层，也可以是分布在衬底顶部的构图区域。
本发明还给出使用上述加工步骤形成的绝缘体上SiGe衬底材料。特定地，所发明的衬底材料包含含Si衬底，含Si衬底上的能阻挡Ge扩散的绝缘区，以及绝缘区上的抗弛豫的基本亚稳的SiGe层。
附图说明
图1A-1D为图示(剖视图)，示出用于本发明中制作高质量基本亚稳的绝缘体上SiGe衬底材料的基本加工步骤，其中初始衬底包括未构图的扩散阻挡区。
图2A-D为图示(剖视图)，示出用于本发明替代实施方案中制作高质量基本亚稳的绝缘体上SiGe衬底材料的基本加工步骤，其中初始衬底包括未构图的扩散阻挡区。
图3A-3B为图示(剖视图)，示出本发明的替代实施方案，其中在形成在未构图(3A)或构图(3B)衬底上的含Ge层的顶部形成Si盖帽层。
图4A-4B为图示(剖视图)，示出本发明的替代实施方案，其中，进行选择离子注入以在阻挡Ge扩散的阻挡层顶部形成亚稳且应变的SiGe以及弛豫SiGe。
图5为曲线图，绘出最终的SGOI弛豫(％)与起始SOI厚度(埃)的关系。
具体实施方式
现在将参考本申请的附图更详细地描述本发明，本发明给出制作高质量基本亚稳的绝缘体上SiGe衬底材料的方法，其中SiGe层抵抗弛豫。图中相同和/或类似的元素采用相同的附图标记。
首先参看图1A和图2A，它们示出本发明中所能使用的初始衬底材料。特定地，图1A和2A中所示的初始衬底材料都包含：含Si半导体衬底10，处于含Si半导体衬底10上阻挡Ge扩散的阻挡层12(以下称作“阻挡层”)，以及处于阻挡层12顶部的顶部含Si层14。附图中绘出的两种初始衬底之间的差别在于，在图1A中，阻挡层12连续分布于整个结构，而在图2A中，阻挡层12是被半导体材料，即层10和14，所包围的不连续的孤立区或岛。注意到图1A所示的初始结构包括未构图阻挡层，而图2A的初始结构包括构图阻挡层。
无论阻挡层是构图的还是未构图的，初始结构都可以是传统绝缘体上Si(SOI)衬底材料，其中区域12为掩埋氧化区，将顶部含Si层14与含Si衬底半导体衬底10电隔离开。顶部含Si层14可称作SOI层。术语“含Si”用于此处指的是至少包括硅的单晶半导体材料。说明性实施例包括，但不局限于：Si、SiGe、SiC、SiGeC、Si/Si、Si/SiC、Si/SiGeC，以及可包括此处出现的许多掩埋氧化(连续、非连续或连续与非连续的混合)区的完成绝缘体上硅。
可使用本领域技术人员所熟知的传统SIMOX(氧离子注入隔绝)工艺来形成SOI衬底，也可以使用下列文献中所提到的各种SIMOX工艺：2001年5月21日提出的09/861,593、2001年5月21日提出的09/861,594、2001年5月21日提出的09/861,590、2001年5月21日提出的09/861,596和2001年6月19日提出的09/884,670这些共同转让美国专利申请，以及授予Sadana等人的美国专利No.5,930,634，它们的所有内容在此引入作为参考。注意到’590申请中公开的工艺可用于此处来制作图2A中所示的构图衬底。作为选择，可使用其它传统工艺来制作SOI衬底材料，这些工艺包括，例如，热键合和层转移工艺。
除了SOI衬底之外，图1A和2A中所示的初始衬底还可以是使用传统沉积工艺以及光刻和腐蚀(制作构图衬底时使用)制作的非SOI衬底。特定地，当使用非SOI衬底时，通过下述方法形成初始衬底：通过传统沉积、热生长工艺或原子层沉积(ALD)工艺在含Si衬底的表面上沉积晶态Ge扩散阻挡层；可选地通过使用传统光刻和腐蚀对阻挡层进行构图；之后使用传统沉积工艺——包括化学气相沉积(CVD)、等离子体辅助CVD、溅射、蒸发、化学溶液沉积或外延Si生长——在阻挡层顶上形成含Si层。
图1A和2A中所示的初始结构的阻挡层12包含任何能很好地阻挡Ge扩散的绝缘材料。这种绝缘且阻挡Ge扩散的材料的实施例包括，但不局限于：晶态或非晶态氧化物或氮化物。
根据本发明，初始结构的含Si层14相对较薄。术语“相对较薄”用于本发明中指的是顶部含Si层14的厚度为大约500埃或更小，更优选地从大约10至大约350埃。薄的顶部含Si层14可通过更厚的SOI层的切削、注入条件的适当选择、沉积条件的适当选择、腐蚀、平面化或基于氧化的减薄来得到。
在阻挡层12(即Ge扩散阻挡层)的情形中，该层可具有从大约1至大约1000nm的厚度，更优选大约20至大约200nm的厚度。含Si衬底层——即层10——的厚度对本发明来说无关紧要。
图1B和2B示出在顶部含Si层14顶上形成含Ge层16之后所形成的结构。含Ge层16可由纯Ge或SiGe合金层组成。术语“SiGe合金层”包括这样的SiGe合金，它所包含的Ge原子百分比高至99.99，更优选地为Ge含量从0.1至大约99.9原子百分比的合金。还更优选地，用于本发明中的SiGe合金具有从大约10至大约35的Ge原子百分比。
根据本发明，含Ge层16使用本领域技术人员已知的任何传统外延生长方法来形成在第一含Si层14顶上，这些方法能够生长亚稳的且基本不含缺陷——即失配和螺位错——的SiGe合金或纯Ge层。这种能够生长亚稳的且基本不含缺陷的膜的外延生长工艺的说明性实施例包括，但不局限于：低压化学气相沉积(LPCVD)、超高真空化学气相沉积(UHVCVD)、常压化学气相沉积(APCVD)、分子束(MBE)外延和等离子体增强化学气相沉积(PECVD)。
在本发明此时所形成的含Ge层16的厚度是可以变化的，但是通常层16具有从大约10至大约500nm的厚度，更优选从大约20至大约200nm的厚度。
在本发明替代实施方案中，见图3A-3B，在进行本发明的加热步骤之间，在含Ge层16顶上形成可选的盖帽层18。本发明中所用的可选的盖帽层18包含任何Si材料，包括，但不局限于：外延硅(epi-Si)、非晶硅(a:Si)、单晶或多晶Si，或它们的任何组合——包括多层。在优选实施方案中，盖帽层由eip Si组成。注意，层16和18可以，或可以不，在同一反应室中形成。
当存在可选的盖帽层18时，它具有从大约1至大约100nm的厚度，更优选从大约1至大约30nm的厚度。可选的盖帽层18使用任何已知的沉积工艺——包括上述外延生长工艺——来形成。
在本发明某一实施方案中，优选地在含Si层表面上形成厚度从大约1至大约500nm的纯Ge或SiGe合金(15至20原子百分比的Ge)层，之后在含Ge层顶上形成厚度从大约1至大约100nm的Si盖帽层。
在初始结构顶上形成含Ge层16(以及可选的盖帽层18)之后，将图1B、2B、3A或3B中所示的结构在使得Ge通过顶部含Si层14、含Ge层16以及——如果存在的话——可选的Si盖帽18的互扩散能够发生的温度下进行加热，即退火，以在阻挡层顶上形成基本亚稳的很难弛豫的单晶SiGe层20。在加热步骤过程中，在SiGe层20顶上形成表面氧化层22。通常，但不总是，将表面氧化层22在加热步骤之后使用传统湿法腐蚀工艺从结构上除去，其中使用了象HF这样的化学腐蚀剂，它具有高度选择性以除去氧化物而不会腐蚀SiGe。图1C和2C示出进行了加热步骤之后所形成的结构。
注意，当除去表面氧化层24之后，可在层20顶上形成单晶Si层，本发明上面的工艺步骤可重复任意多次以制作多层基本亚稳的SiGe衬底材料。
在本发明加热步骤之后形成的表面氧化层22具有不定的厚度，可从大约10至大约1000nm，更优选从大约20至大约500nm的厚度。
特定地，本发明的加热步骤为退火步骤，在从大约900至1350℃的温度下进行，更优选从大约1200至大约1335℃的温度。此外，本发明的加热步骤在氧化气氛中进行，氧化气氛包括至少一种含氧气体，例如O2、NO、N2O、臭氧、空气以及其它类似的含氧气体。含氧气体可以与互相混合(例如O2和NO的混合)，或者该气体可以稀释在惰性气体——例如He、Ar、N2、Xe、Kr或Ne——中。
本发明的加热步骤所进行的时间长度是不定的，通常从大约10至大约1800分钟，更优选大约60至大约600分钟的时间段。加热步骤可在单一指标温度下进行，也可采用各种使用各种升温速率和保温时间的升温和保温周期。
加热步骤在氧化气氛下进行以获得表面氧化层22，它用于阻挡Ge原子扩散。因此，一旦在结构的表面上形成了氧化层，Ge就被限制在阻挡层12和表面氧化层22之间。随着表面氧化物厚度的增大，Ge更均匀地分布在整个层14、16以及可选地18中，但是它被从氧化层持续有效地反射回来。只要这些(现在均匀化了的)层在这一加热步骤中被减薄，那么相对Ge分数就增大了。在本发明中，当加热步骤在从大约1200至大约1320℃的温度下在稀释含氧气体中进行时，实现了有效的热混合。
这里还尝试使用根据SiGe层熔点的特定加热周期。在这种情形中，调节温度至SiGe层熔点处或附近。这一过程在，例如，2003年5月30日提出的共同未决和共同转让美国专利申请序列No.10/448,948中进行了公开。前述U.S.申请的内容在此引入作为参考。
如果氧化发生得太快，那么Ge就无法从表面氧化物/SiGe界面从足够快地扩散走，并且，Ge穿过氧化物(损失掉)，或者界面处的Ge浓度变得太高，将会达到合金熔点温度。
本发明的加热步骤的作用在于使得Ge原子更快地扩散，从而在退火过程中保持均匀分布。在进行这一加热步骤之后，结构包括均匀且基本亚稳的SiGe合金层20，夹在阻挡层12和表面氧化层22之间。由于初始含Si层较薄，由于不能弛豫，如此形成的SiGe合金层被抑制(frustrated)了，这是因为应变释放位错的成核与生长的通常的机制在某些方便发生了改变。该基本亚稳SiGe层所测到的弛豫为在使用更厚的起始SOI层(厚于500埃)形成的类似SiGe层上测到的弛豫值的0至85％。更典型地，所测到的弛豫为在使用更厚的起始SOI层形成的等效SiGe层上测到的弛豫值的5至50％；对弛豫的抵抗为SOI厚度的函数，如图5所示。
根据本发明，SiGe层20具有大约2000nm或更小的厚度，更优选从大约10至大约100nm的厚度。注意，本发明中形成的SiGe层20是薄的。
本发明中形成的SiGe层20具有从大约0.1至大约99.9原子百分比的最终Ge含量，更优选从大约10至大约35原子百分比的Ge.SiGe层20的另一性能特征为它是应变层。
如上所述，在本发明的这一点处可以将表面氧化层22剥去，从而给出如，例如，图1D或2D所示的绝缘体上SiGe衬底材料(注意该衬底材料不包括盖帽层，因为该层是在形成SiGe层中使用的)。
在本发明某些实施方案中，有可能形成这样的衬底材料，其中SiGe层的某些部分是基本弛豫的而SiGe层的其它部分是基本亚稳且应变的。这样的实施方案绘于图4A-4B中。在这一实施方案中，在退火之前，相顶部含Si层14的预定部分注入离子。特定地，在初始结构顶上形成含Ge层16(带有或不带有可选的盖帽层18)之后，将结构进行离子注入步骤，其中离子能够在顶部含Si层14中或顶部含Si层14与含Ge层16之间的界面附近使应变释放缺陷形成或成核。几乎任何离子都可用来使应变释放缺陷形成或成核，因为位错可从很多种晶体不完整性——例如空位团、点缺陷、板状缺陷(plateletdefects)以及泡状(bubble)或空位缺陷。注入可用注入掩模来进行，注入掩模位于结构的表面上，或离开结构一定距离处。
这一注入步骤之后的结构示于图4A中(没有可选的盖帽层)。在该图中，参考号19表示通过离子注入步骤形成的缺陷区，参考号17表示含Si层14和含Ge层16之间的界面。缺陷区通过在其中使应变释放缺陷形成或成核并生长，解决了含Ge层/含Si层双层中的缺陷产生问题。
对于特定离子选择注入条件以使离子注入峰值浓度处于含Si层14中或其附近。优选离子为那些与现代CMOS制造兼容的离子：H、B、C、N、O、Si、P、Ge、As或任何惰性气体离子。用于本发明中的实施例离子为氢离子(H+)。注意，在此氢的其它核素——例如H2 +——也是可以预期到的。
本发明的注入步骤在大约室温——即从大约283K至大约303K的温度——下进行，使用从大约0.01至大约10微安/cm2的束流密度。在不同温度和/或使用其它束流密度的注入会影响缺陷形成。
在形成板状缺陷(platelet defects)中所用的注入核素的浓度可根据所使用的注入核素的类型而变化。然而，通常，在本发明此处所用的注入离子(H)的浓度低于3E16cm-2，更有选从大约1E16至大约2.99E16cm-2的浓度。这一注入的能量也可根据所要注入的离子的类型而变化，只是注入能量必须能够将离子定位在层14中或层14和16之间的界面附近。例如，当使用氢作为注入离子时，用于保证层14中或层14和层16之间的界面附近的缺陷形成的能量从大约1至大约100keV，更优选从大约3至大约20keV的能量。
在注入步骤之后，如果没有预先形成在结构上，则可选盖帽层可形成在含Ge合金层顶上。然后，使用上述条件对注入结构进行加热，即退火。图4B示出退火步骤之后形成的结构。在此附图中，已经除去了表面氧化层。基本亚稳且应变的SiGe部分用20标出，而受到上述离子注入的基本弛豫的SiGe部分用23标出。基本弛豫SiGe区23测到的弛豫为在使用更厚的起始SOI层14(厚于500埃)没有进行离子注入而形成的具有等效膜厚度和Ge浓度的SiGe层上测到的弛豫值的90至110％。具有大于等效SiGe层的弛豫值的100％的弛豫SiGe区23的可能性是由于离子注入应变层会更有效地弛豫，因为缺陷成核的自由特性。
可使用技术中众所周知的传统外延沉积工艺在SiGe层(弛豫的和/或亚稳的)顶上形成Si层。epi-Si层的厚度是可变的，但是通常，epi-Si具有从大约1至大约100nm的厚度，更有选从大约1至大约50nm的厚度。
在某些情形中，可使用上述工艺步骤在SiGe层(弛豫的和/或亚稳的)顶上形成附加的SiGe，之后可形成epi-Si层。因为与epi-Si层相比，弛豫SiGe层具有大的横向晶格参数，因而外延层将以张应变的方式发生应变。
如上所述，本发明还可预期超晶格结构以及晶格失配结构，它们至少包括本发明的绝缘体上SiGe衬底材料。在超晶格结构情形中，这样的结构将包括至少本发明的绝缘体上SiGe衬底材料，以及形成在衬底材料的SiGe层顶上的交替层Si和SiGe。
在晶格失配结构中，可在所发明的绝缘体上SiGe衬底材料的SiGe层顶上形成GaAs、GaP或其它类似的化合物。
给出下面的实施例以说明本申请的方法以及由其可以得到的某些优点。
实例
在这一实施例中，确定了具有不同SOI起始厚度的样品的最终SGOI弛豫。特定地，确定了如下制作的SGOI层所测到的弛豫：在具有顶部SOI层的SOI衬底上生长600埃-17％的SiGe，衬底厚度从1450埃到200埃。然后使用上面描述的方法将所有结构转换称大约380埃-28％的SiGe SGOI。特定地，在大约1200℃的高温下将初始SiGe/Si双层氧化，以使Ge均匀扩散经过各层，且被生长表面氧化层反射。由此，随着(均匀化)SGOI层被氧化工艺减薄，总的Ge含量保持不变。图5中报导的SOI厚度没有计算薄的Si缓冲层，后者是在作为低温外延工艺的一部分生长SiGe层之前生长的。图5清楚地示出随着初始顶部SOI层厚度的下降，最终SGOI(使用X射线衍射)测得的弛豫迅速下降。在图5中，在500埃起始SOI厚度之下的区域中实现了所发明的高度亚稳的且抗弛豫的绝缘体上硅锗。
虽然关于其优选实施方案特别示出并描述了本发明，但是本领域技术人员将能理解，只要不超出本发明的范围和精神，就是可以对形式和细节做出前述和其它改变。因此，本发明并不严格局限于所描述和示出的形式和细节，而是处于所附权利要求的范围中。

Claims (30)

1.制作高质量、基本亚稳的绝缘体上SiGe衬底材料的方法，包含下列步骤：
在顶部含Si层的一表面上形成含Ge层，顶部含Si层具有大约500埃或更小的厚度，并且位于抗Ge扩散的阻挡层上；以及
在允许Ge贯穿所述顶部含Si层和所述含Ge层而相互扩散的温度下加热所述各层，从而在所述阻挡层顶上形成基本亚稳的抗弛豫的SiGe层。
2.根据权利要求1的方法，其中所述顶部含Si层和所述阻挡层为绝缘体上硅(SOI)衬底的组成部分。
3.根据权利要求1的方法，其中所述顶部含Si层为单晶层。
4.根据权利要求1的方法，其中所述顶部含Si层具有从大约10至大约350埃的厚度。
5.根据权利要求1的方法，其中所述阻挡层为构图阻挡层。
6.根据权利要求1的方法，其中所述阻挡层为未构图阻挡层。
7.根据权利要求1的方法，其中所述阻挡层包含晶态或非晶态氧化物，或者晶态或非晶态氮化物。
8.根据权利要求1的方法，其中阻挡层为构图或未构图的掩埋氧化区。
9.根据权利要求1的方法，其中含Ge层包含：纯Ge或包含高达99.99原子百分比的Ge的SiGe合金。
10.根据权利要求9的方法，其中所述含Ge层为包含从大约10至大约35原子百分比的Ge的SiGe合金层。
11.根据权利要求1的方法，其中所述含Ge层通过选自下列的外延生长工艺来形成：低压化学气相沉积、常压化学气相沉积、超高真空化学气相沉积、分子束外延以及等离子体增强化学气相沉积。
12.根据权利要求1的方法，进一步包含在进行加热步骤之前，在所述含Ge层顶上形成Si盖帽层。
13.根据权利要求12的方法，其中所述Si盖帽层包含epi-Si、a:Si、单晶或多晶Si或者它们的任何组合和多层。
14.根据权利要求1的方法，其中表面氧化层在所述加热步骤过程中形成。
15.根据权利要求1的方法，其中所述加热步骤在包含至少一种含氧气体的氧化气氛中进行。
16.根据权利要求15的方法，其中所述至少一种含氧气体包含O2、NO、N2O、臭氧、空气或它们的混合物。
17.根据权利要求15的方法，进一步包含惰性气体，所述惰性气体用于稀释所述至少一种含氧气体。
18.根据权利要求15的方法，其中所述加热步骤在从大约900至大约1350℃的温度下进行。
19.根据权利要求18的方法，其中所述加热步骤在从大约1200至大约1335℃的温度下进行。
20.根据权利要求1的方法，进一步包含在形成含Ge层之后、加热之前进行选择性离子注入步骤，从而所述加热步骤形成构图绝缘体上SiGe衬底材料，其中SiGe层的一部分是基本亚稳的且应变的，而SiGe层的其余部分是基本弛豫的。
21.根据权利要求20的方法，其中选择性离子注入步骤包括注入选自下列的离子：氢、硼、碳、氮、氧、硅、磷、锗、砷、任何惰性气体离子，以及它们的混合物。
22.根据权利要求21的方法，其中所述注入离子为氢离子。
23.根据权利要求20的方法，其中所述选择性离子注入步骤使用低于3E16原子/cm2的离子浓度来进行。
24.根据权利要求20的方法，其中氢离子在所述选择性离子注入步骤过程中以从大约1至大约100keV的能量注入。
25.衬底材料，包含：
含Si衬底；
抗Ge扩散的绝缘区，置于含Si衬底顶上；以及
抗弛豫的基本亚稳的SiGe层，置于绝缘区顶上。
26.根据权利要求25的衬底材料，其中所述绝缘区为构图的。
27.根据权利要求25的衬底材料，其中所述绝缘区为未构图的。
28.根据权利要求25的衬底材料，其中所述绝缘区包含晶态或非晶态氧化物，或者晶态或非晶态氮化物。
29.根据权利要求25的衬底材料，其中所述绝缘区为构图或未构图的掩埋氧化区。
30.衬底材料，包含：
含Si衬底；
抗Ge扩散的绝缘区，置于含Si衬底顶上；
抗弛豫的基本亚稳的SiGe层，置于绝缘区顶上；以及
弛豫SiGe区，邻接基本亚稳的SiGe区。
CNB2004100683692A 2003-09-03 2004-08-31 制作亚稳绝缘体上sige衬底材料的方法及衬底材料 Expired - Fee Related CN100350561C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/654,232 2003-09-03
US10/654,232 US6989058B2 (en) 2003-09-03 2003-09-03 Use of thin SOI to inhibit relaxation of SiGe layers

Publications (2)

Publication Number Publication Date
CN1601701A true CN1601701A (zh) 2005-03-30
CN100350561C CN100350561C (zh) 2007-11-21

Family

ID=34218049

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100683692A Expired - Fee Related CN100350561C (zh) 2003-09-03 2004-08-31 制作亚稳绝缘体上sige衬底材料的方法及衬底材料

Country Status (5)

Country Link
US (2) US6989058B2 (zh)
JP (1) JP4732725B2 (zh)
KR (1) KR100602534B1 (zh)
CN (1) CN100350561C (zh)
TW (1) TWI304622B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660654A (zh) * 2019-09-30 2020-01-07 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003243255A1 (en) * 2002-05-15 2003-12-02 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
KR100739099B1 (ko) * 2005-12-21 2007-07-12 주식회사 실트론 에피택셜 웨이퍼 및 그 제조방법
KR100738459B1 (ko) * 2005-12-30 2007-07-11 주식회사 실트론 Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
KR100792433B1 (ko) 2006-04-28 2008-01-10 주식회사 하이닉스반도체 반도체 소자 제조방법
US7563702B2 (en) * 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
US7923098B2 (en) * 2008-01-02 2011-04-12 The Board Of Regents Of The University Of Oklahoma Low-defect-density crystalline structure and method for making same
US8486776B2 (en) 2010-09-21 2013-07-16 International Business Machines Corporation Strained devices, methods of manufacture and design structures
TWI521600B (zh) * 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
CN106611697B (zh) * 2015-10-26 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9728642B2 (en) 2015-11-04 2017-08-08 International Business Machines Corporation Retaining strain in finFET devices
US10453750B2 (en) 2017-06-22 2019-10-22 Globalfoundries Inc. Stacked elongated nanoshapes of different semiconductor materials and structures that incorporate the nanoshapes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998330B2 (ja) * 1991-09-19 2000-01-11 日本電気株式会社 Ｓｉｍｏｘ基板及びその製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5930634A (en) * 1997-04-21 1999-07-27 Advanced Micro Devices, Inc. Method of making an IGFET with a multilevel gate
JP3712599B2 (ja) * 2000-08-25 2005-11-02 株式会社東芝 半導体装置及び半導体基板
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
JP4064682B2 (ja) * 2002-02-15 2008-03-19 セイコーインスツル株式会社 集積回路
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660654A (zh) * 2019-09-30 2020-01-07 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Also Published As

Publication number Publication date
US20060057403A1 (en) 2006-03-16
TWI304622B (en) 2008-12-21
CN100350561C (zh) 2007-11-21
KR20050025261A (ko) 2005-03-14
KR100602534B1 (ko) 2006-07-19
US20050048778A1 (en) 2005-03-03
TW200512841A (en) 2005-04-01
JP2005079601A (ja) 2005-03-24
US6989058B2 (en) 2006-01-24
JP4732725B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
CN100350561C (zh) 制作亚稳绝缘体上sige衬底材料的方法及衬底材料
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN100345246C (zh) 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN1265431C (zh) 弛豫、低缺陷绝缘体上SiGe及其制造方法
CN1311546C (zh) 绝缘体上SiGe衬底材料的制作方法及衬底材料
US4962051A (en) Method of forming a defect-free semiconductor layer on insulator
CN1615541A (zh) 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
US8053759B2 (en) Ion implantation for suppression of defects in annealed SiGe layers
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN1890781A (zh) 制造绝缘体上应变半导体衬底的方法
CN1799136A (zh) 通过在硅锗合金熔点附近进行退火而制造sgoi的方法
EP1665340B1 (en) Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer
JPH10256169A (ja) 半導体装置の製造方法
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
TW200407977A (en) Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
US20120119332A1 (en) Process for producing a semiconductor-on-sapphire article
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JP2005056937A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171116

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171116

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20190831