KR20050025261A - ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질 - Google Patents

ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질 Download PDF

Info

Publication number
KR20050025261A
KR20050025261A KR1020040061937A KR20040061937A KR20050025261A KR 20050025261 A KR20050025261 A KR 20050025261A KR 1020040061937 A KR1020040061937 A KR 1020040061937A KR 20040061937 A KR20040061937 A KR 20040061937A KR 20050025261 A KR20050025261 A KR 20050025261A
Authority
KR
South Korea
Prior art keywords
layer
sige
containing layer
substrate
barrier layer
Prior art date
Application number
KR1020040061937A
Other languages
English (en)
Other versions
KR100602534B1 (ko
Inventor
베델스테판더블유.
첸후아지에
포겔케이스이.
사다나다벤드라케이.
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050025261A publication Critical patent/KR20050025261A/ko
Application granted granted Critical
Publication of KR100602534B1 publication Critical patent/KR100602534B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

대략 500Å 이하의 SOI 층을 구비하는 SOI 기판 위에 고품질의 준안정한(metastable) SiGe 합금이 형성되는데, 상기 SiGe 층은, 더 두꺼운 SOI 기판 위에 형성되어 후속적으로 어닐링(annealing)되고/되거나 고온에서 산화된 동일한 SiGe 층에 비하여 실질적으로 완전하게 변형된(fully strained) 상태를 유지할 수 있다. 따라서, 본 발명은 얇고 깨끗하며, 고품질의 SOI 기판 위에 SiGe 층을 성장시킴으로써, 준안정한 변형 SiGe 층을 '프러스트레이팅(frustrating)'하는 방법을 제공한다.

Description

ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를 사용하는 방법 및 그 기판 물질{USE OF THIN SOI TO INHIBIT RELAXATION OF SiGe LAYERS}
본 발명은 SGOI(SiGe-on-insulator) 기판 물질을 제조하는 방법에 관한 것으로, 특히 SiGe 합금층이 준안정(metastable)하지만 이완(relaxation)에 매우 저항력이 있는 SGOI 기판 물질을 제조하는 방법에 관한 것이다. 본 발명은 또한 본 발명의 상기 방법을 이용하여 제조되는 SGOI 기판 물질에 관한 것이다.
반도체 업계에서는, 최근에 상보성 금속 산화물 반도체(CMOS) 응용을 위한 고이동성 구조(high mobility structure)를 달성하기 위하여, 변형 Si 기반 이종구조(strained Si-based heterostructure)를 이용하는 높은 수준의 활동이 있어 왔다. 이러한 이종구조에서, 변형 Si는 전형적으로 이완된 SiGe 합금층의 상부에 형성된다.
SiGe 합금층의 이완은 합금에서의 주어진 Ge 농도에 대해 그 층의 두께가 소정의 값{임계 두께(critical thickness)라고 함}을 초과하는 경우에 발생할 수 있다. 임계 두께보다 두꺼운 변형 SiGe 합금층의 이완은 변형을 제거하는 부정합 전위(misfit dislocation)의 형성을 통해 주로 발생한다. 임계 두께보다 두껍게 성장하지만 변형이 유지되고 결함이 없는 상태인, 변형 SiGe 층은 준안정(metastable)하다고 한다. 실제로, 정의에 의하면, 변형층의 전체 막 에너지(변형, 두께 및 결함 성분들을 포함함)가 결함(defect) 생성에 대하여 최소화되지 않는 모든 변형층은 준안정하다.
만약 성장 조건이 올바르게 선택된다면, 준안정 변형 SiGe 층은 결함이 없을 수 있다. 구체적으로, 결함 형성에 의한 이완은 변형 Si/SiGe 계면에서의 국부적인 미시적 결함 위치에서 거의 항상 발생한다. 그렇다면, 준안정 SiGe 층의 성장은 성장 표면이 원자적으로 깨끗하고 존재하는 결함이 없는 경우에 가장 성공적이다. 일단 준안정 SiGe 층이 성장하면, 그 층은 충분한 고온에서 어닐링되는 경우에 이완될 수 있다. 부정합 전위의 핵생성(nucleation) 및 성장 속도는 온도에 매우 의존적이다. 이완은, 1) 다른 전위를 생성할 만큼 막 내에 충분한 변형 에너지가 없고, 2) 기존 전위들이 실속(stall)되거나, 고정되거나, 소정의 다른 메커니즘에 의해서 포획될 때까지, 결함 생성 및 성장에 의해 발생한다.
준안정 변형 SiGe 층의 상술한 물리적 특성은 어떠한 초기 SiGe 층이 SGOI 기판 물질을 제조하는 열 혼합(thermal mixing) 방법에 적용될 수 있는지에 대해 제한을 둔다. 열 혼합 방법은, 예컨대 2002년 1월 23일에 출원되었으며, 제목이 "Method to Create High-Quality SiGe-On-Insulator for Strained Si CMOS Applications"인, 함께 계류 중이고 함께 양도된 미국 특허 출원 제10/055,138호에 개시되어 있다.
만약 열역학적으로 안정한 SiGe 층이 SOI(silicon-on-insulator) 기판 위에서 성장하고, 후속적으로 고온(대략 1200℃ 이상)에서 산화된다면, 형성되는 최종 SGOI 물질은 일반적으로 완전하게 변형된 상태일 것이다. 이는, 기판 수준에서 변형을 제거하기 위해 이용할 수 있는 유일한 메커니즘은 결함을 통한 것인데, 결함을 형성하기에 충분한 변형 에너지가 존재하지 않으므로, 아무런 이완도 발생하지 않기 때문이다. 만약 준안정 SiGe 층이 SOI 기판 위에서 성장하고 고온에서 산화된다면, 그 층은 (결함 생성에 의한) 격자(lattice) 이완의 범위와 잔류 SiGe 막 변형에 대한 최소의 막 에너지 조건에 도달할 것이다. 어떤 응용에서는, 이완된 SiGe 층보다 완전히 변형된, 즉 이완이 없는 상태인 SGOI를 형성하는 것이 유리하다.
상술한 점에서 보아, 열역학적으로 안정한 SiGe 층의 사용에 의해서만이 완전히 변형된 SGOI의 제조가 가능할 것으로 보인다. 그러나, 이러한 방법은 주어진 Ge 농도에 대한 전체 SGOI 막 두께에 제한을 둔다.
현재의 기술 수준에도 불구하고, 출원인은 SiGe 층이 준안정하지만 이완에 대하여 매우 저항력 있는 "프러스트레이티드(frustrated)" SGOI 막을 생성하고자 하는 어떠한 진행 중인 노력에 대해서도 알지 못한다.
본 출원의 출원인은, 대략 500Å 이하의 SOI 층을 구비한 SOI 기판 위에 고품질의 준안정한 SiGe 합금층이 형성되는 경우에, 그 SiGe 층은 더 두꺼운 SOI 기판 위에 형성되어 후속적으로 어닐링되고/되거나 고온에서 산화된 동일한 SiGe 층에 비교하여 실질적으로 변형된 상태를 유지할 수 있다고 판단하였다. 따라서, 본 발명은 얇고 깨끗하며 고품질의 SOI 기판 위에 SiGe 층을 성장시킴으로써, 준안정한 변형 SiGe 층을 '프러스트레이팅(frustrating)'하는 방법을 제공한다.
본 발명의 방법은, 예컨대 1) 주어진 기판 표면 위에서의 SiGe의 선택적 이완, 또는 2) 주어진 Ge 비율에 대한 임계값보다 큰 SiGe 두께를 갖는 완전히 변형된 SGOI를 구비하는 것에 대해 출원한다. 상기 1)의 경우에는, 얇은 Si 층에 이온을 주입하여, 주입이 수행된 영역에서 이완이 발생할 수 있도록 하는 전위(dislocation)를 생성하는 방법이 사용될 수 있다.
넓은 의미에서, 고품질의 준안정한 SGOI를 제조하는데 있어서 유용한 본 발명의 방법은, 대략 500Å 이하의 두께를 가지며, Ge 확산을 방지하는 장벽층(barrier layer) 위에 위치하는 상위 Si 함유층의 표면 위에 Ge 함유층을 형성하는 단계, 및 상기 상위 Si 함유층과 상기 Ge 함유층을 통하여 Ge의 상호 확산을 허용하는 온도에서 상기 층들을 가열함으로써, 이완을 방지하며 실질적으로 준안정한 SiGe 층을 상기 장벽층의 상부에 형성하는 단계를 포함한다.
본 발명의 방법을 이용하여 형성되는 준안정한 변형 단결정층인 SiGe 층은 전체 기판의 상부에 존재하는 연속적인 층일 수 있거나, 또는 기판의 상부에 패터닝된 영역으로서 존재할 수 있다.
본 발명은 또한 상술한 처리 단계를 사용하여 형성되는 SGOI 기판 물질을 제공한다. 구체적으로, 본 발명의 기판 물질은 Si 함유 기판, 상기 Si 함유 기판의 상부에 존재하는 Ge 확산을 방지하는 절연 영역 및 상기 절연 영역의 상부에 존재하는 이완을 방지하는, 실질적으로 준안정한 SiGe 층을 포함한다.
이제, SiGe 층이 이완을 방지하는, 실질적으로 준안정한 고품질의 SGOI 기판 물질을 제조하는 방법을 제공하는 본 발명을 첨부된 도면을 참조하여 보다 상세하게 설명할 것이다. 도면에서, 동일하고/하거나 대응하는 구성 요소는 동일한 참조 번호에 의해 참조된다.
먼저, 본 발명에서 이용될 수 있는 초기 기판 물질을 나타내는 도 1a 및 도 2a를 참조한다. 구체적으로, 도 1a와 도 2a에 나타낸 초기 기판 물질은 각각 Si 함유 반도체 기판(10), Si 함유 반도체 기판(10)의 표면 상부에 존재하는 Ge 확산을 방지하는 장벽층(12)(이하 "장벽층"이라 함) 및 장벽층(12)의 상부에 존재하는 상위 Si 함유층(14)을 포함한다. 이들 도면에 도시된 두 개의 초기 구조 간의 차이점은, 도 1a에서는 장벽층(12)이 전체 구조에 걸쳐 연속적으로 존재하는 반면에, 도 2a에서는 장벽층(12)이 반도체 물질, 즉 층들(10 및 14)에 의해 둘러싸인, 이산적이고 분리된 영역 또는 아일랜드(island)로서 존재한다는 것이다. 따라서, 도 1a에 도시된 초기 구조는 패터닝(patterning)되지 않은 장벽층을 포함하는데 반하여, 도 2a의 초기 구조는 패터닝된 장벽층을 포함한다는 점에 주목하여야 한다.
장벽층이 패터닝되던 패터닝되지 않던 간에, 초기 구조는, 영역(12)이 상위 Si 함유층(14)을 Si 함유 반도체 기판(10)으로부터 전기적으로 격리시키는 매몰 산화물(buried oxide) 영역인 종래의 SOI(silicon-on-insulator) 기판 물질일 수 있다. 상위 Si 함유층(14)을 SOI 층이라고 할 수 있다. 본 명세서에서 사용되는 "Si 함유"라는 용어는 적어도 실리콘을 포함하는 단결정 반도체 물질을 나타낸다. 예시적인 예는 Si, SiGe, SiC, SiGeC, Si/Si, Si/SiC, Si/SiGeC를 포함하는데, 이들에 한정되는 것은 아니며, 그 안에 존재하는 임의의 매몰 산화물(연속적이거나 불연속적이거나 연속/불연속의 혼합) 영역을 포함할 수 있는 SOI를 미리 형성한다.
SOI 기판은, 당해 기술 분야의 당업자에게 잘 알려진 종래의 SIMOX(separation by ion implantation of oxygen) 프로세스뿐만 아니라, Sadana 등의 미국 특허 제5,930,634호와, 함께 양도된 미국 특허 출원들로서, 2001년 5월 21일에 출원된 제09/861,593호, 2001년 5월 21에 출원된 제09/861,594호, 2001년 5월 21에 출원된 제09/861,590호, 2001년 5월 21에 출원된 제09/861,596호, 및 2001년 6월 19일에 출원된 제09/884,670호에서 언급된 다양한 SIMOX 프로세스를 이용하여 형성될 수 있는데, 각각의 전체의 내용은 본 명세서에 참조로서 포함되고 있다. '590 출원에서 개시된 프로세스는 도 2a에 도시된 패터닝된 기판을 제조하기 위해 본 명세서에서 사용될 수 있다는 점에 주목해야 한다. 대안적으로, SOI 기판 물질은, 예컨대 열적 결합(thermal bonding) 및 층 전이(layer transfer) 프로세스를 포함하는 다른 종래의 프로세스를 이용하여 만들어질 수 있다.
SOI 기판 이외에, 도 1a 및 도 2a에 도시된 초기 기판은 (패터닝된 기판을 제조하는 경우에 사용되는) 리소그래피와 에칭은 물론 종래의 증착 프로세스를 사용하여 만들어지는 비SOI(non-SOI) 기판일 수 있다. 구체적으로, 비SOI 기판이 사용되는 경우에는, 종래의 증착, 열 성장 프로세스 또는 원자층 증착(ALD)을 통해 Si 함유 기판의 표면 상부에 결정성 Ge 확산 장벽층을 증착하고, 선택적으로 종래의 리소그래피와 에칭을 이용하여 그 장벽층을 패터닝하며, 그 후 화학 기상 증착(CVD), 플라즈마 이용 CVD, 스퍼터링(sputtering), 기화, 화학 용액 증착, 에피택셜 Si 성장을 포함한 종래의 증착 프로세스를 이용하여 그 장벽층의 상부에 Si 함유층을 형성함으로써, 초기 구조가 형성된다.
도 1a 및 도 2a에 도시된 초기 구조의 장벽층(12)은 Ge 확산에 대해 매우 저항력 있는 임의의 절연 물질을 포함한다. 이러한 절연 및 Ge 확산 저항 물질은 결정형 또는 비결정형 산화물이나 질화물을 포함하지만, 이에 한정되지 않는다.
본 발명에 따르면, 초기 구조의 상위 Si 함유층(14)은 비교적 얇은 층이다. 본 발명에서 "비교적 얇은"이라는 용어는 대략 500Å 이하의 상위 Si 함유층(14) 두께를 나타내기 위해서 사용되는데, 대략 10에서 대략 350Å까지의 두께가 보다 바람직하다. 얇은 상위 Si 함유층(14)은 커팅(cutting), 주입 조건의 적절한 선택, 증착 조건의 적절한 선택, 에칭, 평탄화(planarization) 또는 더 두꺼운 SOI 층의 산화 기반의 박막화(thinning)에 의해 달성될 수 있다.
장벽층(12)(즉, Ge 확산 저항층)의 경우에, 그 층은 대략 1에서 대략 1000 ㎚의 두께를 가질 수 있는데, 대략 20에서 대략 200 ㎚까지의 두께가 보다 바람직하다. Si 함유 기판층, 즉 층(10)의 두께는 본 발명에서 중요하지 않다.
도 1b 및 도 2b는 Ge 함유층(16)이 상위 Si 함유층(14)의 상부에 형성된 후에 형성된 구조를 나타낸다. Ge 함유층(16)은 순Ge 또는 SiGe 합금층으로 이루어질 수 있다. "SiGe 합금층"이라는 용어는 99.99 원자퍼센트까지의 Ge를 포함하는 SiGe 합금을 포함하는데, 보다 바람직하게는, Ge 함유량이 대략 0.1에서 대략 99.9까지의 원자퍼센트인 합금을 포함한다. 보다 더 바람직하게는, 본 발명에서 사용되는 SiGe 합금은 대략 10에서 대략 35까지의 Ge 원자퍼센트를 갖는다.
본 발명에 따르면, Ge 함유층(16)은, 준안정하고 실질적으로 결함, 즉 부정합(misfit) 및 쓰레딩(threading) 전위가 없는 SiGe 합금층 또는 순Ge 층을 성장시킬 수 있는 당해 기술 분야의 당업자에게 공지된 임의의 종래의 에피택셜 성장 방법을 사용하여 첫 번째 Si 함유층(14)의 상부에 형성된다. 준안정하고 실질적으로 결함이 없는 막을 성장시킬 수 있는 이러한 에피택셜 성장 프로세스의 예시적인 예는, 저압 화학 기상 증착(LPCVD), 초진공 화학 기상 증착(UHVCVD), 대기압 화학 기상 증착(APCVD), 분자선 에피택시(MBE epitaxy) 및 플라즈마 강화 화학 기상 증착(PECVD)을 포함하지만, 이들에 한정되는 것은 아니다.
본 발명의 이 시점에서 형성되는 Ge 함유층(16)의 두께는 다양할 수 있지만, 전형적으로 층(16)은 대략 10에서 대략 500 ㎚까지의 두께를 갖는데, 대략 20에서 대략 200 ㎚까지의 두께가 보다 바람직하다.
도 3a 및 도 3b에 도시된 본 발명의 대체 실시예에서는, 본 발명의 가열 단계를 수행하기에 앞서, Ge 함유층(16)의 상부에 선택적 캡층(cap layer; 18)이 형성된다. 본 발명에서 사용되는 이 선택적 캡층(18)은, 에피택셜 실리콘(에피-Si), 비정질 실리콘(a:Si), 단결정이나 다결정 Si 또는 다층을 포함하는 이들의 임의의 조합을 포함하는 임의의 Si 물질을 포함하지만, 이들에 한정되는 것은 아니다. 바람직한 실시예에서, 캡층은 에피 Si로 이루어진다. 층들(16 및 18)은 동일한 반응 챔버(reaction chamber)에서 형성될 수도, 그렇지 않을 수도 있다는 점에 유의하여야 한다.
선택적 캡층(18)이 존재하는 경우에, 그것은 대략 1에서 대략 100 ㎚까지의 두께를 갖는데, 대략 1에서 대략 30 ㎚까지의 두께가 보다 바람직하다. 선택적 캡층(18)은 앞서 언급된 에피택셜 성장 프로세스를 포함하는 임의의 공지된 증착 프로세스를 이용하여 형성된다.
본 발명의 일 실시예에 있어서는, Si 함유층의 표면 위에 대략 1에서 대략 500 ㎚까지의 두께를 갖는 순Ge 또는 SiGe 합금(15 내지 20 원자퍼센트의 Ge)을 형성하고, 그 후에 이 Ge 함유층의 상부에 대략 1에서 대략 100 ㎚까지의 두께를 갖는 Si 캡층을 형성하는 것이 바람직하다.
초기 구조의 상부에 Ge 함유층(16) {및 선택적 캡층(18)}을 형성한 후에, 도 1b, 도 2b, 도 3a 또는 도 3b의 어느 하나에 도시된 구조는, 상위 Si 함유층(14), Ge 함유층(16) 및, 만약 선택적 Si 캡(18)이 존재한다면 그 Si 캡(18)을 통한 Ge의 상호 확산을 허용하는 온도에서 가열되며, 즉 어닐링되며, 이로써 이완에 매우 저항력이 있으며 실질적으로 준안정한 단결정의 SiGe 층(20)을 장벽층의 상부에 형성한다. 가열 단계 도중에, 표면 산화막(22)이 SiGe 층(20)의 상부에 형성된다. 전형적으로 표면 산화막(22)은, SiGe와 비교하여 산화물의 제거에 대해 높은 선택도를 갖는 HF와 같은 화학 에칭액이 사용되는 종래의 습식 에칭 프로세스를 사용하여 가열 단계 후에 그 구조로부터 제거되는데, 항상 그러한 것은 아니다. 도 1c 및 도 2c는 가열 단계가 수행된 후에 형성되는 구조를 나타낸다.
표면 산화막(22)이 제거되는 때에는, 단결정 Si 층이 층(20)의 상부에 형성될 수 있으며, 본 발명의 상술된 처리 단계들은 실질적으로 준안정한 다층의 SiGe 기판 물질을 생성하기 위해 여러 번 반복될 수 있다는 점에 유의하여야 한다.
본 발명의 가열 단계 후에 형성되는 표면 산화막(22)은 대략 10에서 대략 1000 ㎚까지 분포할 수 있는 다양한 두께를 갖는데, 대략 20에서 대략 500 ㎚까지의 두께가 보다 바람직하다.
구체적으로, 본 발명의 가열 단계는 대략 900°에서 대략 1350℃ 까지의 온도에서 수행되는 어닐링 단계인데, 대략 섭씨 1200°에서 대략 1335℃ 까지의 온도가 보다 바람직하다. 더욱이, 본 발명의 가열 단계는 O2, NO, N2O, 오존, 공기와 같은 적어도 하나의 산소 함유 기체 및 산소 함유 기체와 유사한 다른 것을 포함하는 산화 분위기(oxidizing ambient)에서 수행된다. 산소 함유 기체는 (O2와 NO의 혼합물과 같이) 서로 혼합되거나, He, Ar, N2, Xe, Kr 또는 Ne와 같은 비활성 기체로 희석될 수 있다.
본 발명의 가열 단계는, 전형적으로 대략 10에서 대략 1800 분까지 분포하는 다양한 시간 구간 동안 수행될 수 있는데, 대략 60에서 대략 600 분까지의 시간 구간이 보다 바람직하다. 가열 단계는 단일한 목표 온도에서 수행되거나, 다양한 램프율(ramp rate) 및 소크 시간(soak time)을 사용하는 다양한 램프 및 소크 주기가 이용될 수 있다.
가열 단계는 Ge 원자에 대한 확산 장벽의 역할을 하는 표면 산화막(22)을 생성하기 위하여 산화 분위기 하에서 수행된다. 그러므로, 일단 산화막이 구조의 표면 위에 형성되면, Ge는 장벽층(12)과 표면 산화막(22) 사이에 가두어지게 된다. 표면 산화막의 두께가 증가함에 따라, Ge는 층들(14, 16 및 선택적으로 18)에 걸쳐 보다 균일하게 분포되지만, 침입하는 산화막으로부터 계속적이고 효율적으로 거부된다. 따라서, (이제 균질화된) 층이 이러한 가열 단계 중에 얇아짐에 따라, 상대적인 Ge 비율은 증가한다. 본 발명에서는 희석된 산소 함유 기체에서의 1200°에서 대략 1320℃ 까지의 온도에서 가열 단계가 수행되는 경우에 효율적인 열 혼합이 달성된다.
본 명세서에서는 또한 SiGe 층의 녹는점을 기초로 하여 맞춰진 가열 주기를 사용하는 것도 고려된다. 이러한 경우에, 온도는 SiGe 층의 녹는점이나 그 부근을 따라가도록 조정된다. 이러한 절차는, 예컨대 함께 계류 중이고 함께 양도된, 2003년 5월 30일에 출원된 미국 특허 출원 제10/448,948호에 개시된다. 상기 미국 출원의 내용은 본 명세서에 참조로서 포함된다.
만약 산화가 너무 빠르게 일어난다면, Ge는 표면 산화물/SiGe 계면으로부터 충분히 빠른 속도로 확산될 수 없어서, 산화물을 통해 이송되거나(그리고 유실됨), Ge의 경계 농도가 너무 높게 되어 합금의 녹는 온도에 도달할 수 있다.
본 발명의 가열 단계의 역할은 Ge 원자로 하여금 보다 신속하게 확산될 수 있도록 하여 어닐닝 중에 균질한 분포를 유지하도록 하는 것이다. 이러한 가열 단계가 수행된 후에, 구조는 균일하고 실질적으로 준안정한 SiGe 합금층(20)을 포함하는데, 이 층(20)은 장벽층(12)과 표면 산화막(22) 사이에 끼워진다. 초기의 Si 함유층이 얇았기 때문에, 그와 같이 형성된 SiGe 합금층은, 변형을 제거하는 전위의 핵생성 및 성장을 담당하는 일반적인 메커니즘이 어떤 식으로든 변경되었으므로 이완하도록 허용하지 않아서 프러스트레이팅(frustrated)된다. 실질적으로 준안정한 SiGe 층의 측정된 이완은, 더 두꺼운 처음의 SOI 층(500Å 보다 큼)을 사용하여 형성되는 유사한 SiGe 층에 대해 측정된 이완 값의 0 내지 85% 사이가 된다. 보다 전형적으로, 이완의 측정값은 더 두꺼운 처음의 SOI 층을 사용하여 형성되는 동등한 SiGe 층에 대하여 측정된 값의 5 내지 50% 사이가 되며, 이완에 대한 저항은 도 5에 도시된 바와 같이 SOI 두께의 함수가 된다.
본 발명에 따르면, SiGe 층(20)은 대략 2000 ㎚ 이하의 두께를 갖는데, 대략 10에서 대략 100 ㎚의 두께가 보다 바람직하다. 본 발명에서 형성되는 SiGe 층(20)은 얇다는 점에 주목해야 한다.
본 발명에서 형성되는 SiGe 층(20)은 대략 0.1에서 대략 99.9까지의 원자퍼센트의 최종적인 Ge 함유량을 갖는데, 대략 10에서 대략 35까지의 Ge 원자퍼센트가 보다 바람직하다. SiGe 층(20)의 또 하나의 특징적인 특성은 그것이 변형층(strained layer)이라는 것이다.
앞서 언급된 바와 같이, 예컨대 도 1d 또는 도 2d에 도시된 SGOI 기판 물질을 제공하기 위해, 본 발명의 이러한 시점에서 표면 산화막(22)이 벗겨질 수 있다(캡층은 SiGe 층을 형성하는데 사용되었기 때문에, 기판 물질은 캡층을 포함하지 않는다는 점에 유의해야 함).
본 발명의 소정의 실시예에서, SiGe 층의 일부는 실질적으로 이완되며, SiGe 층의 다른 부분은 실질적으로 준안정하고 변형된 기판 물질을 형성하는 것이 가능하다. 이러한 실시예는 도 4a 및 도 4b에 도시된다. 이 실시예에서, 이온은 어닐링에 앞서 상위 Si 함유층(14)의 소정 부분에 주입된다. 구체적으로, 초기 구조의 상부에 {선택적 캡층(18)을 구비하거나 구비하지 않는} Ge 함유층(16)을 형성한 후에, 이 구조는 이온 주입 단계를 겪게 되는데, 이 단계에서는 상위 Si 함유층(14) 내에, 또는 상위 Si 함유층(14)과 Ge 함유층(16) 사이의 계면 부근에 변형을 제거하는 결함을 형성하거나 핵생성할 수 있는 이온 주입이 수행된다. 전위는 베이컨시 클러스터(vacancy cluster), 점 결함(point defect), 작은 판 결함(platelet defect) 및 버블(bubble) 또는 보이드(void) 결함과 같은 다양한 결정형 결함으로부터 생성될 수 있기 때문에, 거의 모든 이온이 변형을 제거하는 결함을 형성하거나 핵생성하는데 사용될 수 있다. 주입은 구조의 표면 위에 위치하거나 구조로부터 일정 거리만큼 떨어져 위치하는 주입 마스크로 수행될 수 있다.
이러한 주입 단계 후의 구조가 도 4a(선택적 캡층이 없음)에 도시된다. 이 도면에서, 참조 번호(19)는 이온 주입 단계에 의해 형성된 결함 영역을 나타내며, 참조 번호(17)는 상위 Si 함유층(14)과 Ge 함유층(16) 사이의 계면을 나타낸다. 결함 영역은 상기 영역에 변형을 제거하는 결함의 형성이나 핵생성 및 성장을 허용함으로써, Ge 함유층/Si 함유층의 겹층에서 결함을 생성하는 문제를 해결한다.
특정 이온에 대한 주입 조건은 이온의 최대 농도가 Si 함유층(14) 내에 또는 그 부근에 위치하도록 선택된다. 매우 바람직한 이온은 최신의 CMOS 제조와 양립할 수 있는 것들로, H, B, C, N, O, Si, P, Ge, As 또는 임의의 비활성 기체 이온들이다. 본 발명에서 사용되는 예시적인 이온은 수소 이온(H+)이다. 본 명세서에서는 H2 +와 같은 다른 종류의 수소도 고려된다는 점에 유의하여야 한다.
본 발명의 주입 단계는 대략 0.01에서 대략 10 microamps/㎠ 까지의 선속 전류 밀도를 이용하여, 대체로 실온, 즉 대략 283 K에서 대략 303 K까지의 온도에서 수행된다. 상이한 온도 및/또는 다른 선속 전류 밀도를 이용하는 주입은 결함 형성에 영향을 미칠 수 있다.
작은 판 결함(platelet defect)을 형성하는데 사용되는 주입 종의 농도는 사용되는 주입 종의 유형에 따라 다를 수 있다. 그러나, 전형적으로 본 발명의 이러한 시점에서 사용되는 주입 이온(H)의 농도는 3E16 ㎝-2 이하인데, 대략 1E16에서 대략 2.99E16 ㎝-2까지의 이온 농도가 보다 바람직하다. 주입 에너지는 이온을 층(14)의 내부나 층(14)과 층(16) 사이의 계면 부근에 위치시킬 수 있어야 한다는 조건부로, 이러한 주입의 에너지도 주입되고 있는 이온의 유형에 따라 다를 수 있다. 예를 들어, 수소가 주입 이온으로 사용되는 경우에, 층(14)의 내부나 층(14)과 층(16) 사이의 계면 부근에의 결함 생성을 보증하는데 사용되는 에너지는 대략 1에서 대략 100 KeV 인데, 대략 3에서 대략 20 KeV의 에너지가 보다 바람직하다.
만약 이전에 선택적 캡이 구조 위에 형성되지 않았다면, 주입 단계 후에 선택적 캡이 Ge 함유 합금층의 상부에 형성될 수 있다. 다음으로, 주입된 구조는 앞서 설명된 조건을 이용하여 가열, 즉 어닐링된다. 도 4b는 어닐링 단계 후에 형성되는 구조를 나타낸다. 이 도면에서, 표면 산화막은 제거되었다. 실질적으로 준안정하고 변형된 SiGe 부분은 20으로 표시되고, 전술된 이온 주입을 받는, 실질적으로 이완된 SiGe 부분은 23으로 표시된다. 실질적으로 이완된 SiGe 영역(23)의 측정된 이완은, 이온 주입 없이 더 두꺼운 처음의 SOI 층(14)(500Å 보다 큼)을 이용하여 형성되는 동등한 막 두께 및 Ge 농도를 갖는 SiGe 층에 대해 측정된 이완 값의 90 내지 110% 사이에 있다. 이완된 SiGe 영역(23)이 동등한 SiGe 층의 이완 값의 100% 보다 큰 값을 가질 가능성은, 결함 생성의 임의성으로 인하여, 이온 주입된 변형층이 보다 효율적으로 이완되기 쉽다는 사실에 기인한다.
Si 층은 당해 기술 분야에서 잘 알려진 종래의 에피택셜 증착 프로세스를 사용하여 SiGe 층(이완되고/되거나 준안정함)의 상부에 형성될 수 있다. 에피-Si 층의 두께는 다를 수 있지만, 대체로 에피-Si 층은 대략 1에서 대략 100 ㎚까지의 두께를 갖는데, 대략 1에서 대략 50 ㎚까지의 두께가 보다 바람직하다.
어떤 예에서는, 부가적인 SiGe가 상술된 처리 단계들을 이용하여 SiGe 층(이완되고/되거나 준안정함)의 상부에 형성될 수 있으며, 그 후에 에피-Si 층이 형성될 수 있다. 이완된 SiGe 층은 에피-Si 층과 비교하여 커다란 평면 내 격자 파라미터(in-plane lattice parameter)를 갖기 때문에, 에피-층은 인장(tensile) 방식으로 변형될 것이다.
앞서 언급된 바와 같이, 본 발명은 또한 적어도 본 발명의 SGOI 기판 물질을 포함하는 격자 부정합 구조(lattice mismatched structure)뿐만 아니라 초격자(superlattice) 구조도 고려한다. 초격자 구조의 경우에, 그러한 구조는 적어도 본 발명의 SGOI 기판 물질과 그 기판 물질의 SiGe 층의 상부에 형성되는 Si 및 SiGe 교대층을 포함할 것이다.
격자 부정합 구조의 경우에는, GaAs, GaP 또는 화합물과 같은 다른 것이 본 발명의 SGOI 기판 물질의 SiGe 층의 상부에 형성될 것이다.
이하의 예는 본 출원의 방법뿐만 아니라 그로부터 얻을 수 있는 몇몇의 장점들을 설명하기 위하여 제공된다.
예
이 예에서는, 다양한 SOI 초기 두께를 갖는 샘플들에 대한 최종의 SGOI 이완이 결정되었다. 구체적으로, 1450Å에서 200Å까지 분포하는 두께를 갖는 상위 SOI 층을 구비한 SOI 기판에 600Å-17% SiGe를 성장시킴으로써 만들어지는 SGOI 층의 측정된 이완이 결정되었다. 그 후, 모든 이 구조는 상술된 방법을 사용하여 대략 380Å-28% SiGe SGOI로 변환되었다. 구체적으로, 초기 SiGe/Si 겹층은, Ge로 하여금 성장하는 표면 산화막으로부터 거부되면서 층을 통하여 균일하게 확산되도록 하는 대략 1200도의 고온에서 산화된다. 이러한 방법으로, (균질화된) SGOI 층이 산화 프로세스에 의해 얇아짐에 따라, 전체의 Ge 함유량이 보유된다. 도 5에서 보고된 SOI 두께는, 저온 에피택셜 프로세스의 일부로서 SiGe 층이 성장하기 전에 성장하는 얇은 Si 완충층(buffer layer)을 고려하지 않는다. 도 5는 초기 상위 SOI 층 두께를 감소시킴에 따라 최종 SGOI의 (X-선 회절을 이용하여) 측정된 이완의 급속한 감소를 명확히 나타낸다. 도 5에서, 본 발명의 매우 준안정하고 이완에 저항적인 SGOI(silicon-germanium-on-insulator)가 실현되는 것은 초기 SOI 두께 500Å 이하의 영역이다.
본 발명은 바람직한 실시예에 관하여 상세히 도시되고 설명되었지만, 본 발명의 범위와 사상을 벗어나지 않고, 형태와 세부 사항에 있어서 앞서 언급된 변경 및 다른 변경이 행해질 수 있다는 점을 당해 기술 분야의 당업자는 이해할 것이다. 따라서, 본 발명은 기술되고 설명된 정확한 형태 및 세부 사항들에 한정되지 않으며, 첨부된 청구범위의 범위에 포함되는 것으로 의도된다.
본 발명을 통하여, 얇고, 깨끗하며, 고품질의 SOI 기판 위에 SiGe 층을 성장시킴으로써, 준안정한 변형 SiGe 층을 구비한 SGOI 기판 물질을 제조할 수 있다.
도 1a 내지 도 1d는 초기 기판이 패터닝되지 않은 확산 장벽 영역을 포함하는, 고품질의 실질적으로 준안정한 SGOI(SiGe-on-insulator) 기판 물질을 제조함에 있어서, 본 발명에서 사용되는 기본적인 처리 단계들을 나타내는 (단면도를 통한) 도면.
도 2a 내지 도 2d는 초기 기판이 패터닝된 확산 장벽 영역을 포함하는 고품질의 실질적으로 준안정한 SGOI(SiGe-on-insulator) 기판 물질을 제조함에 있어서, 본 발명의 대체 실시예에서 사용되는 기본적인 처리 단계들을 나타내는 (단면도를 통한) 도면.
도 3a 및 도 3b는 패터닝되지 않은 기판(도 3a), 또는 패터닝된(도 3b) 기판 위에 형성된 Ge 함유층의 상부에 Si 캡층이 형성되는 본 발명의 대체 실시예를 나타내는 (단면도를 통한) 도면.
도 4a 및 도 4b는 Ge 확산을 방지하는 장벽층의 상부에 준안정하고 변형된 SiGe 영역과 이완된 SiGe 영역을 형성하기 위하여, 선택적 이온 주입이 수행되는 본 발명의 대체 실시예를 나타내는 (단면도를 통한) 도면.
도 5는 최종 SGOI 이완(%) 대 초기 SOI 두께(Å)를 플로팅(plotting)한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : Si 함유 반도체 기판.
12 : 장벽층
20 : SiGe 층
22 : 표면 산화막

Claims (30)

  1. 실질적으로 준안정한(metastable) 고품질의 SGOI(SiGe-on-insulator) 기판 물질을 제조하는 방법에 있어서,
    대략 500Å 이하의 두께를 가지며, Ge 확산을 방지하는 장벽층(barrier layer) 위에 위치하는 상위 Si 함유층의 표면 위에 Ge 함유층을 형성하는 단계;
    상기 상위 Si 함유층과 상기 Ge 함유층을 통하여 Ge의 상호 확산을 허용하는 온도에서 상기 층들을 가열함으로써, 이완을 방지하며 실질적으로 준안정한 SiGe 층을 상기 장벽층의 상부에 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 상위 Si 함유층과 상기 장벽층은 SOI(silicon-on-insulator) 기판의 구성요소인 방법.
  3. 제1항에 있어서, 상기 상위 Si 함유층은 단결정층인 방법.
  4. 제1항에 있어서, 상기 상위 Si 함유층은 대략 10에서 대략 350Å까지의 두께를 갖는 방법.
  5. 제1항에 있어서, 상기 장벽층은 패터닝된(patterned) 장벽층인 방법.
  6. 제1항에 있어서, 상기 장벽층은 패터닝되지 않은 장벽층인 방법.
  7. 제1항에 있어서, 상기 장벽층은 결정성이나 비결정성 산화물, 또는 결정성이나 비결정성 질화물을 포함하는 방법.
  8. 제1항에 있어서, 상기 장벽층은 패터닝되거나 패터닝되지 않은 매몰 산화물 영역(buried oxide region)인 방법.
  9. 제1항에 있어서, 상기 Ge 함유층은 순Ge 또는 99.99 원자퍼센트까지의 Ge를 포함하는 SiGe 합금을 포함하는 방법.
  10. 제9항에 있어서, 상기 Ge 함유층은 대략 10에서 대략 35 원자퍼센트까지의 Ge를 포함하는 SiGe 합금층인 방법.
  11. 제1항에 있어서, 상기 Ge 함유층은, 저압 화학 기상 증착(LPCVD), 대기압 화학 기상 증착(APCVD), 초진공 화학 기상 증착(UHVCVD), 분자선 에피택시(MBE epitaxy) 및 플라즈마 강화 화학 기상 증착(PECVD)으로 이루어진 그룹에서 선택된 에피택셜 성장 프로세스에 의해 형성되는 방법.
  12. 제1항에 있어서, 상기 가열 단계를 수행하기에 앞서, 상기 Ge 함유층의 상부에 Si 캡층(cap layer)을 형성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 Si 캡층은 에피-Si, a:Si, 단결정성이나 다결정성 Si, 또는 이들의 임의의 조합 및 다층(multilayer)을 포함하는 방법.
  14. 제1항에 있어서, 상기 가열 단계 중에 표면 산화막이 형성되는 방법.
  15. 제1항에 있어서, 상기 가열 단계는 적어도 하나의 산소 함유 기체를 포함하는 산화 분위기(oxidizing ambient)에서 수행되는 방법.
  16. 제15항에 있어서, 상기 적어도 하나의 산소 함유 기체는 O2, NO, N2O, 오존, 공기 또는 이들의 혼합물인 방법.
  17. 제15항에 있어서, 상기 적어도 하나의 산소 함유 기체를 희석시키는데 사용되는 비활성 기체를 더 포함하는 방법.
  18. 제15항에 있어서, 상기 가열 단계는 대략 900°에서 대략 1350℃ 까지의 온도에서 수행되는 방법.
  19. 제18항에 있어서, 상기 가열 단계는 대략 1200°에서 대략 1335℃ 까지의 온도에서 수행되는 방법.
  20. 제1항에 있어서,
    상기 가열 단계가, 상기 SiGe 층의 일부는 실질적으로 준안정하고 변형(strained)되며, 상기 SiGe 층의 다른 부분은 실질적으로 이완되는 패터닝된 SGOI 기판 물질을 형성하도록, 상기 Ge 함유층을 형성한 후 가열하기에 앞서, 선택적 이온 주입을 수행하는 단계를 더 포함하는 방법.
  21. 제20항에 있어서, 상기 선택적 이온 주입 단계는, 수소, 붕소, 탄소, 질소, 산소, 실리콘, 인, 게르마늄, 비소, 임의의 비활성 기체 이온 및 이들의 혼합물로 이루어진 그룹에서 선택된 이온을 주입하는 단계를 포함하는 방법.
  22. 제21항에 있어서, 상기 주입된 이온은 수소 이온인 방법.
  23. 제20항에 있어서, 상기 선택적 이온 주입 단계는 3E16 atoms/㎝-2 이하의 이온 농도를 사용하여 수행되는 방법.
  24. 제20항에 있어서, 상기 선택적 이온 주입 단계 동안에 수소 이온이 대략 1에서 대략 100 keV까지의 에너지로 주입되는 방법.
  25. Si 함유 기판;
    상기 Si 함유 기판의 상부에 존재하는 Ge 확산을 방지하는 절연 영역; 및
    상기 절연 영역의 상부에 존재하는 이완을 방지하는, 실질적으로 준안정한 SiGe 층
    을 포함하는 기판 물질.
  26. 제25항에 있어서, 상기 절연 영역은 패터닝된 기판 물질.
  27. 제25항에 있어서, 상기 절연 영역은 패터닝되지 않은 기판 물질.
  28. 제25항에 있어서, 상기 절연 영역은 결정성이나 비결정성 산화물, 또는 결정성이나 비결정성 질화물을 포함하는 기판 물질.
  29. 제25항에 있어서, 상기 절연 영역은 패터닝되거나 패터닝되지 않은 매몰 산화물 영역인 기판 물질.
  30. Si 함유 기판;
    상기 Si 함유 기판의 상부에 존재하는 Ge 확산을 방지하는 절연 영역;
    상기 절연 영역의 상부에 존재하는 이완을 방지하는, 실질적으로 준안정한 SiGe 층; 및
    상기 실질적으로 준안정한 SiGe 영역에 인접한 이완된 SiGe 영역
    을 포함하는 기판 물질.
KR1020040061937A 2003-09-03 2004-08-06 ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질 KR100602534B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/654,232 US6989058B2 (en) 2003-09-03 2003-09-03 Use of thin SOI to inhibit relaxation of SiGe layers
US10/654,232 2003-09-03

Publications (2)

Publication Number Publication Date
KR20050025261A true KR20050025261A (ko) 2005-03-14
KR100602534B1 KR100602534B1 (ko) 2006-07-19

Family

ID=34218049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061937A KR100602534B1 (ko) 2003-09-03 2004-08-06 ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질

Country Status (5)

Country Link
US (2) US6989058B2 (ko)
JP (1) JP4732725B2 (ko)
KR (1) KR100602534B1 (ko)
CN (1) CN100350561C (ko)
TW (1) TWI304622B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738459B1 (ko) * 2005-12-30 2007-07-11 주식회사 실트론 Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
KR100739099B1 (ko) * 2005-12-21 2007-07-12 주식회사 실트론 에피택셜 웨이퍼 및 그 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003243255A1 (en) * 2002-05-15 2003-12-02 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7563702B2 (en) * 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100792433B1 (ko) 2006-04-28 2008-01-10 주식회사 하이닉스반도체 반도체 소자 제조방법
DE102006058820A1 (de) * 2006-12-13 2008-06-19 Siltronic Ag Verfahren zur Herstellung von SGOI- und GeOI-Halbleiterstrukturen
US7923098B2 (en) * 2008-01-02 2011-04-12 The Board Of Regents Of The University Of Oklahoma Low-defect-density crystalline structure and method for making same
US8486776B2 (en) 2010-09-21 2013-07-16 International Business Machines Corporation Strained devices, methods of manufacture and design structures
TWI521600B (zh) * 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
CN106611697B (zh) * 2015-10-26 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9728642B2 (en) 2015-11-04 2017-08-08 International Business Machines Corporation Retaining strain in finFET devices
US10453750B2 (en) * 2017-06-22 2019-10-22 Globalfoundries Inc. Stacked elongated nanoshapes of different semiconductor materials and structures that incorporate the nanoshapes
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998330B2 (ja) * 1991-09-19 2000-01-11 日本電気株式会社 Ｓｉｍｏｘ基板及びその製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5930634A (en) * 1997-04-21 1999-07-27 Advanced Micro Devices, Inc. Method of making an IGFET with a multilevel gate
JP3712599B2 (ja) * 2000-08-25 2005-11-02 株式会社東芝 半導体装置及び半導体基板
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
JP4064682B2 (ja) * 2002-02-15 2008-03-19 セイコーインスツル株式会社 集積回路
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739099B1 (ko) * 2005-12-21 2007-07-12 주식회사 실트론 에피택셜 웨이퍼 및 그 제조방법
KR100738459B1 (ko) * 2005-12-30 2007-07-11 주식회사 실트론 Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법

Also Published As

Publication number Publication date
CN1601701A (zh) 2005-03-30
US20060057403A1 (en) 2006-03-16
US6989058B2 (en) 2006-01-24
TW200512841A (en) 2005-04-01
KR100602534B1 (ko) 2006-07-19
US20050048778A1 (en) 2005-03-03
JP4732725B2 (ja) 2011-07-27
TWI304622B (en) 2008-12-21
JP2005079601A (ja) 2005-03-24
CN100350561C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
JP4582487B2 (ja) ＳｉＧｅオンインシュレータ基板材料
US7074686B2 (en) Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US20060057403A1 (en) Use of thin SOI to inhibit relaxation of SiGe layers
US7358166B2 (en) Relaxed, low-defect SGOI for strained Si CMOS applications
US7679141B2 (en) High-quality SGOI by annealing near the alloy melting point
KR100763317B1 (ko) 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성
JP4452132B2 (ja) シリコンの酸化による欠陥低減
JP2007505477A (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee