CN1580917A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1580917A
CN1580917A CNA2004100624092A CN200410062409A CN1580917A CN 1580917 A CN1580917 A CN 1580917A CN A2004100624092 A CNA2004100624092 A CN A2004100624092A CN 200410062409 A CN200410062409 A CN 200410062409A CN 1580917 A CN1580917 A CN 1580917A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
gate line
film transistor
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100624092A
Other languages
English (en)
Other versions
CN100424573C (zh
Inventor
李正荣
柳世桓
全相镇
朴旻昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030044581A external-priority patent/KR100961951B1/ko
Priority claimed from KR1020030055415A external-priority patent/KR100980014B1/ko
Priority claimed from KR1020030055416A external-priority patent/KR20050017898A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1580917A publication Critical patent/CN1580917A/zh
Application granted granted Critical
Publication of CN100424573C publication Critical patent/CN100424573C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上连续沉积栅极绝缘层和半导体层；在半导体层上沉积下部导电层和上部导电层；光学蚀刻上部导电层、下部导电层、及半导体层；沉积钝化层；光学蚀刻钝化层露出上部导电层第一部分和第二部分；除去上部导电层第一及第二部分，露出下部导电层第一部分和第二部分；形成覆盖下部导电层第一部分的像素电极；除去下部导电层第二部分，露出半导体层一部分；在半导体层露出部分上形成间隔材料支柱。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是最广泛使用的平板显示装置之一，由形成电场产生电极的两个显示板和介于其之间的液晶层组成，向电极施加电压重新排列液晶层，从而调整通过液晶层的光透射率。
液晶显示器中，目前主要使用的是在两显示板上分别设置电场产生电极的液晶显示器。其中，在一个显示板上多个像素电极以行列的形态排列、另一显示板上一个共同电极覆盖显示板全面的液晶显示装置被成为主流显示器。该液晶显示器中图像显示通过向各像素电极施加另外电压而形成。为此，与各像素电极连接控制向像素电极施加电压的三端子元件的薄膜晶体管，在显示板上设置传送控制该薄膜晶体管的信号的栅极线和传送向像素电极施加电压的数据线。
这种液晶显示器阵列面板具有层叠多个导电层和绝缘层的层结构。栅极线、数据线、及像素电极由互不相同的导电层(以下分别称为栅极导电体、数据导电体、及像素导电体)组成，并通过绝缘层分离，通常从下往上顺次排列。
具有这种层状结构的薄膜晶体管阵列面板通过多次薄膜形成及光学蚀刻工序制造，其中通过如何少量次数的光学蚀刻工序形成何种程度稳定的元件是决定制造成本的重要因素。
发明内容
本发明目的在于，提供一种用少量次数的光学蚀刻工序制造薄膜晶体管阵列面板的方法，并提供一种调整间隔材料支柱密度，使其容易进行液晶注入的薄膜晶体管阵列面板及其制造方法。而且，本发明目的在于，提供一种防止由半导体层露出部分和间隔材料支柱之间接触引起的阈值电压变化的薄膜晶体管阵列面板及其制造方法。
优选地，根据本发明的制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上连续沉积栅极绝缘层和半导体层；在半导体层上沉积下部导电层和上部导电层；对上部导电层、下部导电层及半导体层进行光学蚀刻；光学蚀刻钝化层露出上部导电层第一部分和第二部分；除去上部导电层第一及第二部分，以露出下部导电层第一部分和第二部分；形成覆盖下部导电层第一部分的像素电极；除去下部导电层的第二部分以露出半导体层一部分；在半导体层露出部分上形成间隔材料支柱。
而且，在钝化层光学蚀刻工序中，和上部导电层第一部分层一起露出与其邻接的栅极绝缘。
优选地，在形成像素电极的工序中，与下部导电层第一部分一起覆盖露出栅极绝缘层的像素电极。
优选地，在光学蚀刻钝化层的工序中，露出上部导电层第三部分。
优选地，在除去导电层工序中，除去上部导电层第三部分，以露出下部导电层第三部分。
优选地，栅极线包括下部层和上部层。
优选地，在光学蚀刻钝化层的工序中，一起蚀刻栅极绝缘层，以露出栅极线上部层一部分。
此外，在除去上部导电层的工序中，一起除去栅极线上部层的露出部分，以露出栅极线下部层一部分。
而且，还包括覆盖露出所述下部导电层第三部分和所述栅极线下部层的部分的接触辅助部件的工序。
优选地，由相同材料形成栅极线上部层和上部导电层。
而且，优选地，栅极线上部层和上部导电层由Cr组成，栅极线下部层和下部导电层由Al或Al-Nd合金形成。
优选地，还包括半导体层包含本征半导体层和非本征半导体层，除去下部导电层后，除去非本征半导体层露出部分的工序。
优选地，根据本法明的薄膜晶体管阵列面板，包括在基片上形成并包含下部层和上部层的栅极线；在栅极线上形成的栅极绝缘层；在栅极绝缘层上形成的半导体层；在半导体层上形成的欧姆接触部件；在欧姆接触部件上形成并包含下部层和上部层的源极和漏极；在源极及所述漏极上形成并具有露出漏极下部层一部分的第一接触孔及露出半导体层第一部分的开口部的钝化层；在钝化层上形成并通过第一接触孔与漏极下部层接触的像素电极；在半导体层露出部分上形成的间隔材料支柱。
优选地，开口部一部分边界与半导体层第一部分边界一致。
而且，优选地，漏极上部层的至少一部分边界与第一接触孔一部分边界一致。
而且，优选地，栅极线下部层第一部分露出于上部层外面，钝化层还具有露出栅极线下部层第一部分的第二接触孔，第一部分边界与第二接触孔边界一致。
而且，优选地，还包括覆盖栅极线下部层第一部分的接触辅助部件。
优选地，栅极线及数据线下部层由Cr组成，栅极线及数据线上部层由Al组成。
根据本发明的制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上连续沉积栅极绝缘层和半导体层；在半导体层上沉积下部导电层和上部导电层；对上部导电层、下部导电层、及半导体层进行光学蚀刻；沉积钝化层；光学蚀刻钝化层露出上部导电层第一部分和第二部分；除去上部导电层第一及第二部分，以露出下部导电层第一部分和第二部分；形成覆盖下部导电层第一部分的像素电极；除去下部导电层的第二部分以露出半导体层一部分；在半导体层露出部分上形成间隔材料支柱，优选地，由栅极线和数据线限定的多个像素中，在某个像素的半导体露出部分上用狭缝曝光形成第一间隔材料，在另外露出半导体层的部分上用完全曝光第二间隔材料支柱。
而且，根据本发明的薄膜晶体管阵列面板，包括在基片上形成并包含下部层和上部层的栅极线；在栅极线上形成的栅极绝缘层；在栅极绝缘层上形成的半导体层；在半导体层上形成的欧姆接触部件；在欧姆接触部件上形成并包含下部层和上部层的源极和漏极；在源极及所述漏极上形成并具有露出漏极下部层一部分的第一接触孔及露出半导体层第一部分的开口部的钝化层；在钝化层上形成并通过第一接触孔与漏极下部层接触的像素电极，优选地，由栅极线和数据线限定的多个像素中，在某个像素的半导体露出部分上形成第一间隔材料支柱，在另外露出半导体层的部分上形成第二间隔材料支柱。
优选地，根据本发明的制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上连续沉积栅极绝缘层和半导体层；在半导体层上沉积下部导电层和上部导电层；对上部导电层、下部导电层、及半导体层进行光学蚀刻；沉积钝化层；光学蚀刻钝化层露出上部导电层第一部分和第二部分；除去上部导电层第一及第二部分，以露出下部导电层第一部分和第二部分；形成覆盖下部导电层第一部分的像素电极；除去下部导电层的第二部分以露出半导体层一部分；沉积氮化层以覆盖半导体层露出部分；在覆盖半导体露出部分的氮化层上形成间隔材料支柱。
优选地，将间隔材料作为蚀刻防止层蚀刻氮化层，只留下覆盖半导体层露出部分的氮化层。
根据本发明的薄膜晶体管阵列面板，包括：在基片上形成并包含下部层和上部层的栅极线；在栅极线上形成的栅极绝缘层；在栅极绝缘层上形成的半导体层；在半导体层上形成的欧姆接触部件；在欧姆接触部件上形成并包含下部层和上部层的源极和漏极；在源极及漏极上形成并具有露出漏极下部层一部分的第一接触孔及露出半导体层第一部分的开口部的钝化层；在钝化层上形成并通过第一接触孔与漏极下部层接触的像素电极，在半导体露出部分上形成的间隔材料支柱，在半导体层露出部分和间隔材料支柱之间形成的氮化层。
附图说明
本发明的上述和其它优点将通过参考附图详细地描述其优选实施例，从而变得更加明显，其中：
图1是根据本发明一实施例的薄膜晶体管阵列面板布局图；
图2A及图2B是沿着图1的线IIa-IIa′及线IIb-IIb′的薄膜晶体管阵列面板截面图；
图3、图5、图7及图10是根据本发明实施例制造图1、图2A及图2B的薄膜晶体管阵列面板的中间工序中的薄膜晶体管阵列面板布局图，是其顺序排列的图；
图4A及图4B是分别沿着图3的线IVa-IVa′及线IVb-IVb′的薄膜晶体管阵列面板截面图；
图6A及图6B是分别沿着图5的线VIa-VIa′及线VIb-VIb′的薄膜晶体管阵列面板截面图；
图8A及图8B是分别沿着图7的线VIIIa-VIIIa′及线VIIIb-VIIIb′的薄膜晶体管阵列面板截面图；
图9A及图9B是分别沿着图7的线VIIIa-VIIIa′及线VIIIb-VIIIb′的薄膜晶体管阵列面板截面图，是图8A及图8B下一工序图；
图10是图9A和9B所示工序的下一步工序的薄膜晶体管阵列面板布局图；
图11A及图11B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图；
图12A及图12B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图，是图11A及图11B下一工序图；
图13是根据本发明实施例的液晶显示器薄膜晶体管阵列面板图，是在6个像素中1个像素上形成第二间隔材料支柱、剩余5个像素上形成第一间隔材料支柱的薄膜晶体管阵列面板图；
图14A是用狭缝曝光形成第一间隔材料的图，图14B是用完全曝光形成第二间隔材料的图；
图15是根据本发明又一实施例的液晶显示器薄膜晶体管阵列面板布局图；
图16A及图16B是沿着图15的线XVIa-XVIa′及线XVIb-XVIb′的薄膜晶体管阵列面板截面图；
图17A及图17B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图，是图12A及图12B下一工序图；以及
图18A及图18B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图，是图17A及图17B下一工序图。
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、区域、基片、和基片等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。
下面，参照附图详细说明根据本发明实施例的薄膜晶体管阵列面板及其制造方法。
首先，参照图1、图2、及图2B详细说明根据本发明优选实施例的薄膜晶体管阵列面板。
图1是根据本发明一实施例的薄膜晶体管阵列面板布局图，图2A及图2B是沿着图1的线IIa-IIa′及线IIb-IIb′的薄膜晶体管阵列面板截面图。
在绝缘基片110上形成传送栅极信号的多条栅极线121。栅极线121主要以横向延伸，各栅极线121一部分向上突出，形成多个栅极124。
栅极线121包括物理性质不同的层，即包括下部层和其上面的上部层。上部层由低电阻金属组成，例如铝或铝合金等系列金属组成，使减少栅极信号延迟或电压下降。与其不同，下部层由另一材料组成，特别是与氧化铟锡(ITO)或氧化锌锡(IZO)物理、化学、电接触特性优秀的材料组成，例如，钼、钼合金(诸如钼-钨合金)、铬下部层和上部层组合的优选例为像Cr/Al，Cr/Al-Nd合金等由互相不同的蚀刻条件蚀刻的两个层。在图2A及图2B中，栅极124下部层和上部层分别用附图标号124p、124q表示，与另外部分接触的栅极线121末端129下部层和上部层分别用附图标号129p、129q表示，除去末端129上部层129q一部分，露出下部层129p。
栅极线121上形成由氮化硅等类组成的栅极绝缘层140。
在栅极绝缘层140上形成由氢化非晶硅(简称为“a-Si”)等组成的多个线形半导体层151。线形半导体层151主要以纵向延伸，从此多个突起部154向栅极124延伸。
在半导体层151上形成由硅化物或重掺杂n型杂质的n+氢化非晶硅类材料组成的数个线形及岛状欧姆接触部件161、165。线形接触部件161具有多个突起部163，该突起部163和岛状接触部件165成双位于半导体层151突起部154上。
半导体层151和欧姆接触部件161、165侧面也成倾斜，倾斜度为30-80°。
欧姆接触部件161、165上分别形成多条数据线171和多条漏极175。
数据线171主要以纵向延伸与栅极线121交叉，并传送数据电压。在各数据线171中向漏极175两侧延伸的多个分支形成源极173。成堆源极173和漏极175被分开。栅极124、源极173及漏极175与半导体突起部154一起形成薄膜晶体管，薄膜晶体管通道在源极173和漏极175之间的突起部154形成。
由数据线171及漏极175还有下部层171p、175p和位于其上面的上部层171q、175q组成。如同栅极线121，下部层171p、175p和上部层171q、175q组合的优选例为像Cr/Al、Cr/Al-Nd合金由互相不同蚀刻条件蚀刻的两个层，在图2A及图2B中，源极173下部层和上部层分别用附图标号173p、173q表示，与另外部分接触的数据线171末端部分179下部层和上部层分别用附图标号179p、179q表示，除去末端部分179上部层179q一部分露出下部层179p。
数据线171及漏极175下部层171p、175p和上部层171q、175q也如同栅极线121其侧面约30-80°倾斜。
欧姆接触部件161、165只在其下部半导体层151和其上部数据线171及漏极175之间存在，并具有降低它们之间接触电阻的作用。半导体层151若除了薄膜晶体管所在的突起部154之外，基本上与数据线171、漏极175及其下部欧姆接触部件161、165具有相同的平面形态。
在数据线171及漏极175上形成由平坦化特性优秀并具有感光性的有机材料、由等离子化学汽相沉积形成的a-Si:C:O，a-Si:O:F等低电容率绝缘材料、或无机材料的氮化硅类组成的钝化层180。
在钝化层180上具有分别露出数据线171的末端179及漏极175及与漏极175邻接的栅极绝缘层140的多个接触孔182、185，还具有与栅极绝缘层140一起露出栅极线121末端129的多个接触孔181。钝化层180具有露出半导体层151的突起部154一部分的开口部189。
接触孔181、182只露出栅极线121及数据线171末端部分129、179的下部层129p、179p、175p，其边界与上部层129q、179q、175q边界一致。而且接触孔185露出漏极下部层175p及邻接栅极绝缘层140。而且，开口部189边界线与半导体层151突起部154的露出部分边界线一致。
在钝化层180上形成多个像素电极190及多个接触辅助部件81、82，它们由ITO、IZO类的透明材料组成。这时，连接漏极175和像素电极190的接触孔185较宽地形成到相邻的栅极绝缘层140，可以防止过度蚀刻引起的漏极上部层175q的底切。因此，栅极绝缘层140上形成的像素电极190和漏极下部层175p之间接触面积也较宽，所以防止产生接触不良。
像素电极190通过接触孔185与漏极175物理、电连接，接收来自漏极175的数据电压。接收数据电压的像素电极190与接收共同电压的另外显示板(未示出)共同电极(未示出)一起产生电场，以重新排列两电极之间的液晶分子。
像素电极190和共同电极形成电容器(下面成为“液晶电容器”)，当关闭薄膜晶体管之后也能保持施加的电压，为了加强电压保持功能，设置与液晶电容器并连的另外电容器，将它称为存储电容器。存储电容器由像素电极190和与其连接的另外栅极线121(称为前端栅极线)或单独形成的存储电极等重叠形成。存储电极与栅极线121相同层组成，与栅极线121分离接收共同电压等电压。为了增加存储电容器的静电容量，即为了增加存储容量，应使重叠部分面积变大或在钝化层180下面设置与像素电极190连接并与前端栅极线或存储电极重叠的导电体，以便使两者之间的距离变近。
接触辅助部件81、82通过接触孔181、182分别与栅极线末端129及数据线末端179连接。接触辅助部件81、82具有补充栅极线121及数据线171各末端129、179和外部装置的接触粘合性并保护它们的作用，但非必需，适用与否具有选择性。
最后，在钝化层180及半导体层151突起部154的露出部分上形成间隔材料支柱320。间隔材料支柱320保持液晶显示装置的两显示板之间距离，保护半导体层151露出部分，可以由感光性有机层类组成。
根据本发明另一实施例，作为像素电极190材料使用透明导电性聚合物，当为反射型液晶显示器时，也可以使用反射性金属。这时，接触辅助部件81、82可以由与像素电极190不同的材料，特别是由ITO或IZO组成。
参照图3至图12B和图1、图2A及图2B详细说明根据本发明一实施例制造图1、图2A及图2B的液晶显示器用薄膜晶体管阵列面板的方法。
首先，如图3、图4A、及图4B所示，在透明玻璃等绝缘基片110上用光学蚀刻工序形成包括多个栅极124的多个栅极线121。栅极线121由下部层和上部层的双重层组成，下部层由约500厚度的Cr、上部层由约1,000-3,000厚度的Al组成，优选地，以2,500左右厚度的Al组成。
如图5、图6A及图6B所示，用化学沉积方法连续沉积栅极绝缘层140、本征(内禀)非晶硅层、非本征(外赋)非晶硅层，用溅射等类连续沉积下部金属层及上部金属层，然后光学蚀刻上部及下部金属层、非本征非晶硅层、及本征非晶硅层，以形成分别包括多个上部及下部导电体174q、174p、多个线形非本征半导体164和多个突起部154的多个线形本征半导体层151。
优选地，栅极绝缘层140材料由氮化硅组成，沉积温度为250～500℃、厚度为约2,000-5,000。优选地，本征半导体层151及非本征半导体164厚度分别为500-1,500、300-600。下部导电体174p由约为500厚度的Cr组成，上部导电体174q由约1,000-3,000厚度的Al组成，优选地，由约2,500厚度的Al组成。作为上部导电体174q的材料比较适合用包括铝或2atomic％的Nd的Al-Nd合金，优选地，溅射温度为150℃左右。
下面如图7、图8A及图8B所示，层叠具有3,000厚度的钝化层180，在其上形成感光层40，然后与栅极绝缘层140一起进行干蚀刻，形成多个接触孔181、接触孔181露出栅极线121末端129的上部层129q，接触孔182、185和开口部189露出上部导电层174q的一部分，即若参照图1、图2A及图2B说明，露出数据线171末端部分179的一部分、漏极175一部分及相邻的栅极绝缘层140、源极173和漏极这时，接触孔185狭缝曝光相应钝化层180形成，从而可以防止在接触孔185内露出的栅极绝缘层140的过度蚀刻。
更具体地，接触孔181通过在相应部位钝化层180及栅极绝缘层140上完全曝光及显像感光层40，并第一蚀刻形成接触孔181的部分钝化层180及栅极绝缘层140形成。这时，接触孔185对相应部位钝化层180上的感光层40用狭缝图案进行曝光及显像，以便使要形成接触孔185的部位钝化层180不被蚀刻。接着，通过倒蚀刻工序使要形成接触孔185的部分钝化层180露出，并进行第二蚀刻，只除去要形成接触孔185的部分的钝化层180，形成接触孔185。因此，当通过第一蚀刻对钝化层180及栅极绝缘层140进行蚀刻，使栅极线121末端部分129的上部层露出时，应使要形成接触孔185的部分的钝化层180不被蚀刻，从而不会过度蚀刻要形成接触孔185部分的钝化层180下面的栅极绝缘层140。
如图9A及图9B所示，在原封不动地留下感光层40或除去该感光层40的状态下除去栅极线121上部层121p和上部导电体层174q露出部分，露出下部层121p和下部导电体174p，同时完成数据线171和漏极175的上部层171q、175q。优选地，这时栅极线121上部层121q及上部导电体174q的蚀刻条件是，不蚀刻下部层121p及下部导电体174p。还有，这时被蚀刻的上部导电体174q向钝化层180下面过度蚀刻，可能产生底切。
下面，如图11A及图11B所示，用溅射沉积400-500厚度IZO或ITO，进行光学蚀刻形成多个像素电极190和多个接触部件81、82。当像素电极190和接触部件81、82材料为IZO时，作为标的可以用日本Idemitsu公司的叫IDIXO的商品，优选地，包括In2O3及ZnO，并且铟和锌总重量中锌含量为约15-20atomic％范围。而且，优选地，使接触电阻变得最小的IZO溅射温度为250℃以下。IZO可以用草酸等弱酸可以蚀刻。
接触辅助部件81、82和像素电极190通过接触孔181、182、185覆盖露出的栅极线121末端部分129下部层129p及下部导电体174p、栅极绝缘层140。但通过开口部189露出的下部导电体174p部分未被覆盖而原封不动露出的状态。
如图12A及图12B所示，用全面蚀刻除去下部导电体174p露出的部分，露出非本征半导体164的同时完成数据线171及漏极175的下部层171p、171q。然后用全面蚀刻除去非本征半导体164的露出部分，露出源极173和漏极175之间半导体突起部154部分。为了稳定半导体层151露出部分的表面优选进行氧等离子处理。
最后，如图1、图2A及图2B所示，在半导体层151露出部分之上形成间隔材料支柱320。当用感光层形成间隔材料支柱320时，只用旋转涂布速度可以调节感光层厚度，所以容易进行工序。
图13、图14A及图14B中示出了根据本发明另一实施例的薄膜晶体管阵列面板。这里，与前面示出的图中符号相同的附图标号表示具有相同功能的相同部件。
本发明另一实施例中只有间隔材料支柱与本发明一实施例不同。因此只说明不同部分。
图13、图14A及图14B所示，在钝化层180及半导体层151突出部154的露出部分上形成第一间隔材料支柱321及第二间隔材料支柱322。间隔材料支柱321、322保持液晶显示器两基片之间的距离，是保护露出的半导体层151部分，它可以由感光性有机层类组成。
由栅极线和数据线限定的多个像素中在某一个像素上形成第一间隔材料支柱321，在剩余像素中形成第二间隔材料支柱322。
第一间隔材料支柱321对感光层用狭缝图案进行曝光，从而形成比单元间距低的高度，具有保护半导体层151露出部分的作用。
而且，第二间隔材料支柱322完全曝光感光层，形成与单元间距相同的高度，具有保护半导体层151层露出部分的作用，同时具有保持液晶显示器单元间距的作用。
为了保护在像素区域形成的薄膜晶体管半导体层151露出部分需要间隔材料支柱，为了保护在边缘部为了防止静电形成的薄膜晶体管半导体层151露出部分需要间隔材料支柱，所以增加了间隔材料支柱。传统的这种间隔材料支柱与单元间距几乎以相同高度形成，使其同时具有保持单元间距的作用。
然而，若具有保持单元间距作用的第二间隔材料支柱322数增加，很难注入液晶，所以优选降低第二间隔材料支柱322密度。因此形成比单元间距低高度的第一间隔支柱321，降低第二间隔材料支柱322密度，使覆盖半导体层151露出的部分具有保护作用，使液晶注入不受妨碍。
降低第二间隔材料支柱322密度的一实施例的图13中示出了在6个像素中1个像素上形成第二间隔材料322，在其余5个像素上形成第一间隔材料321的薄膜晶体管阵列面板。根据多种工序条件，可以在9个像素中一个像素上形成第二间隔材料支柱322，可以在12个像素中一个像素上形成良个间隔材料支柱322。
制造这种根据本发明另一实施例的液晶显示器薄膜晶体管阵列面板方法，只有形成间隔材料支柱的工序与本发明一实施例不同。因此只说明不同部分。
如图12A及图12B所示，露出源极173和漏极175之间突出部154部分后，如图14A及图14B所示，在半导体层151露出部分上形成第一及第二间隔材料支柱321、322。当用感光层形成间隔材料支柱321、322时，只用旋转涂布装置的旋转速度可以调节感光层厚度，所以容易进行工序。
图14A是用狭缝曝光形成第一间隔材料的图，图14B是用完全曝光形成第二间隔材料的图。
如图14A及图14B所示，在由栅极线和数据线限定的多个像素中某像素的半导体层151露出部分上利用形成狭缝的掩膜形成比单元间距高度低的第一间隔材料支柱321，在剩余像素的半导体层151露出部分上用完全曝光形成与单元间距几乎相同高度的第二间隔材料322。图14A及图14B中图示的间隔材料支柱321、322利用负感光层形成，但也可以利用正感光层形成。
图15、图16A及图16B中图示了根据本发明又一实施例的薄膜晶体管阵列面板。这里，与前面图示的图面符号相同的参照符号表示具有相同功能的相同部件。
图15是根据本发明又一实施例的液晶显示器薄膜晶体管阵列面板布局图，图16A及图16B是沿着图15的线XVIa-XVIa′及线XVIb-XVIb′的薄膜晶体管阵列面板截面图。
在绝缘基片110上形成传送栅极信号的多条栅极线121。栅极线121主要以横向延伸，栅极线121的一部分向上突出形成多个栅极124。
在图16A及图16B中，栅极124的下部层和上部层分别由附图标号124p、124q表示，与别的部分接触的栅极线121末端部分129下部层和上部层分别由图面符号129p、129q表示，除去末端部分129的上部层129q一部分，露出下部层129p。
在栅极线121上形成由氮化硅类组成的栅极绝缘层140。
在栅极绝缘层140上部上形成由氢氧化非晶硅组成的多个线形半导体层151。线形半导体层151主要以纵向延伸，由此多个突出部154向栅极124延伸。
在半导体层151上部形成由硅化物或重掺杂n型杂质的n+氢化非晶硅类材料组成的多个线形及岛状欧姆接触部件161、165。线形接触部件161具有多个突起部163，该突起部163和岛状接触部件165成双位于半导体层151突起部154上面。
在欧姆接触部件161、165上分别形成多条数据线171和多个漏极175。
数据线171主要以纵向延伸与栅极线121交叉，并传送数据电压。在各数据线171中向漏极175两侧延伸的多个分支形成源极173。成堆源极173和漏极175被分开。栅极124、源极173及漏极175与半导体突起部154一起形成薄膜晶体管，薄膜晶体管通道在源极173和漏极175之间的突起部154上形成。
由数据线171及漏极175还有下部层171p、175p和位于其上面的上部层171q、175q组成。在图16A及图16B中源极173下部层和上部层分别用附图标号173p、173q表示，与另外部分接触的数据线171末端部分179下部层和上部层分别用附图标号179p、179q表示，除去末端部分179上部层179q一部分露出下部层179p。
欧姆接触部件161、165只在其下部半导体层151和其上部数据线171及漏极175之间存在，并具有降低它们之间接触电阻的作用。半导体层151若除了薄膜晶体管所在的突起部154之外，基本上与数据线171、漏极175及其下部欧姆接触部件161、165具有相同的平面形态。
在数据线171及漏极175上部上形成由平坦化特性优秀并具有感光性的有机材料、由等离子化学汽相沉积形成的a-Si:C:O，a-Si:O:F等低电容率绝缘材料、或无机材料的氮化硅类组成的钝化层180。
在钝化层180上具有分别露出数据线171的末端179及漏极175及与漏极175邻接的栅极绝缘层140的多个接触孔182、185，还具有与栅极绝缘层140一起露出栅极线121末端129的多个接触孔181。钝化层180具有露出半导体层151的突起部154一部分的开口部189。
接触孔181、182只露出栅极线121及数据线171末端部分129、179的下部层129p、179p、175p，其边界与上部层129q、179q、175q边界一致。而且接触孔185露出漏极下部层175p及邻接栅极绝缘层140。而且，开口部189边界线与半导体层151突起部154的露出部分边界线一致。
在钝化层180上形成多个像素电极190及多个接触辅助部件81、82，它们由IZO或ITO类透明材料组成。这时，连接漏极175和像素电极的接触孔185较宽地形成到相邻的栅极绝缘层140，所以可以防止漏极上部层175q过度蚀刻引起的底切。因此在栅极绝缘层140上形成的像素电极190和漏极下部层175p之间接触面积也较宽，所以可以防止产生接触不良。
像素电极190通过接触孔185与漏极175物理、电连接，接收来自漏极175的数据电压。接收数据电压的像素电极190与接收共同电压的另外显示板(未示出)共同电极一起产生电场，以重新排列两电极之间的液晶分子。
而且，像素电极190和共同电极形成电容器(下面称为“液晶电容器”)，关薄膜晶体管之后保持接收电压，为了加强电压保持能力形成与液晶电容器并联地另外电容器，称它为存储电容器。存储电容器由与该像素电极相邻的栅极线121或单独形成的存储电极重叠等形成。存储栅极线121与栅极线121相同层组成，并与栅极线121分离接收共同电极等电压。为了增加存储电容器静电容量，即为了增加存储容量，使重叠面积变大或在钝化层180下面设置与像素电极190连接并与前端栅极线或存储电极重叠的导电体，可使缩短两之间的距离。
接触辅助部件81、82通过接触孔181、182分别与栅极线末端129及数据线末端179连接。接触辅助部件81、82具有补充栅极线121及数据线171各末端129、179和外部装置的接触粘合性并保护它们的作用，但并非必需，适用与否具有选择性。
接着，在钝化层180及半导体层151突起部154的露出部分上形成氮化层70及间隔材料支柱320。间隔材料支柱320保持液晶显示装置的两显示板之间距离，保护半导体层151露出部分，可以由感光性有机层组成。
根据本发明又一实施例的薄膜晶体管阵列面板，在半导体层151露出部分上形成氮化层70，在其上面形成由感光层形成的间隔材料支柱320。
因此，氮化层70及间隔材料320具有覆盖半导体层151露出部分并保护它的作用，同时具有保持液晶显示器单元间距的作用。
在半导体层151露出部分和间隔材料支柱320之间形成的氮化层70防止半导体层151和间隔材料支柱320直接接触所产生的阈值电压的变动。即，当作为感光层形成的间隔材料支柱320和半导体层151直接接触时，因为降低了边界的接触性能，所以容易产生阈值电压的变动。因此氮化层70在半导体层151露出部分和间隔材料支柱320之间形成，可以提高边界的接触性能，防止阈值电压的变动。
参照图3至图12B和图17A至图18B详细说明图15、图16A及图16B图示的根据本发明一实施例制造液晶显示器薄膜晶体管阵列面板的方法。
图17A及图17B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图，是图12A及图12B下一工序图，图18A及图18B是分别沿着图10的线XIa-XIa′及线XIb-XIb′的薄膜晶体管阵列面板截面图，是图17A及图17B下一工序图。
根据本发明又一实施例的制造薄膜晶体管阵列面板的方法与根据本发明一实施例的制造薄膜晶体管阵列面板的方法一直到图12A及图12B图示的工序相同。
在图12A及图12B图示的工序之后，如图17A及图17B所示，沉积氮化层70，覆盖半导体层151露出部分。
如图18A及图18B所示，在氮化层70上涂布感光层，并曝光及显像感光层，使其在覆盖半导体层151露出部分的氮化层70上只留下感光层，在覆盖半导体层151露出部分的氮化层70上形成间隔材料支柱320。当用感光层形成间隔材料支柱320时，只用旋转涂布速度就可以调整感光层厚度，所以工序变得容易。
最后，如图15、图16A及图16B所示，将间隔材料支柱320作为蚀刻防止层，对氮化层70进行蚀刻，只留下覆盖半导体层151露出部分的氮化层70。
根据本发明的制造薄膜晶体管阵列面板的方法，利用钝化层及像素电极、接触辅助部件分离源极和漏极，以减少光学蚀刻工序次数，使工序简单，降低制造成本，提高合格率。
而且，将连接漏极和像素电极的接触孔扩大至形成栅极绝缘层的部分，以防止底切漏极上部层，产生与像素电极的接触不良。为了形成连接漏极和像素电极的接触孔，对相应部位钝化层用狭缝图案进行曝光，可以防止相应部位栅极绝缘层被蚀刻。
而且，根据本发明的制造薄膜晶体管阵列面板的方法具有，在数个像素中的某个像素的半导体层露出部分上形成高度低的第一间隔材料支柱，在另外像素半导体层的露出部分上形成高度高的第二间隔材料支柱，以调整具有保持单元间距作用的第二间隔材料支柱密度，从而容易进行液晶注入的优点。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (23)

1.一种制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；
在所述栅极线上连续沉积栅极绝缘层和半导体层；
在所述半导体层上沉积下部导电层和上部导电层；
光学蚀刻所述上部导电层、所述下部导电层、及所述半导体层；
沉积钝化层；
光学蚀刻所述钝化层露出所述上部导电层第一部分和第二部分；
除去所述上部导电层第一及第二部分，露出所述下部导电层第一部分和第二部分；
形成覆盖所述下部导电层第一部分的像素电极；
除去所述下部导电层第二部分，露出所述半导体层一部分；以及
在所述半导体层露出部分上形成间隔材料支柱。
2.根据权利要求1所述的方法，其特征在于，在所述钝化层光学蚀刻工序中一起露出所述上部导电层第一部分和与其相邻的栅极绝缘层。
3.根据权利要求1所述的方法，其特征在于，在形成所述像素电极的工序中一起覆盖所述下部导电层第一部分和漏出的所述栅极绝缘层，形成像素电极。
4.根据权利要求3所述的方法，其特征在于，在光学蚀刻所述钝化层的工序中露出所述上部导电层第三部分。
5.根据权利要求4所述的方法，其特征在于，在除去所述上部导电层的工序中除去所述上部导电层第三部分，露出所述下部导电层第三部分。
6.根据权利要求5所述的方法，其特征在于，所述栅极线包括下部层和上部层。
7.根据权利要求6所述的方法，其特征在于，在所述钝化层光学蚀刻工序中一起蚀刻所述栅极绝缘层，露出所述栅极线上部层一部分。
8.根据权利要求7所述的方法，其特征在于，在除去所述上部导电层的工序中一起除去所述栅极线上部层露出部分，露出所述栅极线下部层一部分。
9.根据权利要求8所述的方法，其特征在于，还包括形成覆盖所述下部导电层第三部分和所述栅极线下部层露出部分的接触辅助部件工序。
10.根据权利要求9所述的方法，其特征在于，所述栅极线上部层和所述上部导电层由相同材料组成。
11.根据权利要求10所述的方法，其特征在于，所述栅极线的上部层和所述上部导电层由Cr组成，所述栅极线下部层和所述下部导电层由Al或Al-Nd合金组成。
12.根据权利要求1-11中任一权利要求所述的方法，其特征在于，所述半导体层包括本征半导体层和非本征半导体层，且所述方法还包括以下工序：
除去所述下部导电层之后，除去所述非本征半导体层露出部分。
13.一种薄膜晶体管阵列面板，包括：
基片；
栅极线，在所述基片上形成并包含下部层和上部层；
栅极绝缘层，在所述栅极线上形成；
半导体层，在所述栅极绝缘层上形成；
欧姆接触部件，在所述半导体层上形成；
源极及漏极，在所述欧姆接触部件上形成，并包含下部层和上部层；
钝化层，具有在所述源极及所述漏极上形成并露出所述漏极下部层一部分及相邻栅极绝缘层的第一接触孔及露出所述半导体层第一部分的开口部；
像素电极，在所述钝化层上形成并通过所述第一接触孔与所述漏极下部层接触；以及
间隔材料支柱，在所述半导体层露出部分上形成。
14.根据权利要求13所述的薄膜晶体管阵列面板，其特征在于，所述开口部的至少一部分边界与所述半导体层第一部分一部分边界一致。
15.根据权利要求13所述的薄膜晶体管阵列面板，其特征在于，所述漏极上部层的至少一部分边界与所述第一接触孔一部分一致。
16.根据权利要求13所述的薄膜晶体管阵列面板，其特征在于，所述栅极线下部层第一部分向上部层外面露出，所述钝化层还具有露出所述栅极线下部层第一部分的第二接触孔，所述第一部分边界与所述第二接触孔边界一致。
17.根据权利要求16所述的薄膜晶体管阵列面板，其特征在于，还包括覆盖所述栅极线下部层的第一部分的接触辅助部件。
18.根据权利要求13所述的薄膜晶体管阵列面板，其特征在于，所述栅极线及所述数据线的下部层由Cr组成，所述栅极线及所述下数据线上部层由Al组成。
19.一种制造薄膜晶体管阵列面板的方法，包括以下工序：
在基片上形成栅极线；
在所述栅极线上连续沉积栅极绝缘层和半导体层；
在所述半导体层上沉积下部导电层和上部导电层；
光学蚀刻所述上部导电层、所述下部导电层、及所述半导体层；
沉积钝化层；
光学蚀刻所述钝化层露出所述上部导电层第一部分和第二部分；
除去所述上部导电层第一及第二部分，露出所述下部导电层第一部分和第二部分；
形成覆盖所述下部导电层第一部分的像素电极；
除去所述下部导电层第二部分，露出所述半导体层一部分，
由栅极线和数据线限定的多个像素中在某一个像素的半导体层露出部分上用狭缝曝光形成第一间隔材料支柱，在另外像素的半导体露出部分上用完全曝光形成第二间隔材料支柱。
20.一种薄膜晶体管阵列面板，包括：
基片；
栅极线，在所述基片上形成并包含下部层和上部层；
栅极绝缘层，在所述栅极线上形成；
半导体层，在所述栅极绝缘层上形成；
欧姆接触部件，在所述半导体层上形成；
源极及漏极，在所述欧姆接触部件上形成，并包含下部层和上部层；
钝化层，具有在所述源极及所述漏极上形成并露出所述漏极下部层一部分及相邻栅极绝缘层的第一接触孔及露出所述半导体层第一部分的开口部；以及
像素电极，在所述钝化层上形成并通过所述第一接触孔与所述漏极下部层接触，
其中由栅极线和数据线限定的多个像素中在某一个像素的半导体层露出部分上形成第一间隔材料支柱，在另外像素的半导体露出部分上形成第二间隔材料支柱。
21.一种制造薄膜晶体管阵列面板的方法，包括以下工序：
在基片上形成栅极线；
在所述栅极线上连续沉积栅极绝缘层和半导体层；
在所述半导体层上沉积下部导电层和上部导电层；
光学蚀刻所述上部导电层、所述下部导电层及所述半导体层；
沉积钝化层；
光学蚀刻所述钝化层露出所述上部导电层第一部分和第二部分；
除去所述上部导电层第一及第二部分，露出所述下部导电层第一部分和第二部分；
形成覆盖所述下部导电层第一部分的像素电极；
除去所述下部导电层第二部分，露出所述半导体层一部分；
沉积氮化层覆盖所述半导体层露出部分；以及
在覆盖所述半导体层露出部分的氮化层上形成间隔材料支柱。
22.根据权利要求21所述的方法，其特征在于，将所述间隔材料支柱作为蚀刻防止层蚀刻所述氮化层，只留下覆盖所述半导体层露出部分的氮化层。
23.一种薄膜晶体管阵列面板，包括：
基片；
栅极线，在所述基片上形成并包含下部层和上部层；
栅极绝缘层，在所述栅极线上形成；
半导体层，在所述栅极绝缘层之上形成；
欧姆接触部件，在所述半导体层上形成；
源极及漏极，在所述欧姆接触部件上形成，并包含下部层和上部层；
钝化层，具有在所述源极及所述漏极上形成并露出所述漏极下部层一部分及相邻栅极绝缘层的第一接触孔及露出所述半导体层第一部分的开口部；
像素电极，在所述钝化层上形成并通过所述第一接触孔与所述漏极下部层接触；
间隔材料支柱，在所述半导体层露出部分上形成；以及
氮化层，在所述半导体层露出部分和所述间隔材料支柱之间形成。
CNB2004100624092A 2003-07-02 2004-07-02 薄膜晶体管阵列面板及其制造方法 Active CN100424573C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR1020030044581A KR100961951B1 (ko) 2003-07-02 2003-07-02 박막 트랜지스터 표시판과 그 제조 방법
KR20030044581 2003-07-02
KR2003-0044581 2003-07-02
KR1020030055415A KR100980014B1 (ko) 2003-08-11 2003-08-11 박막 트랜지스터 표시판과 그 제조 방법
KR2003-0055415 2003-08-11
KR1020030055416A KR20050017898A (ko) 2003-08-11 2003-08-11 박막 트랜지스터 표시판과 그 제조 방법
KR20030055416 2003-08-11
KR2003-0055416 2003-08-11
KR20030055415 2003-08-11

Publications (2)

Publication Number Publication Date
CN1580917A true CN1580917A (zh) 2005-02-16
CN100424573C CN100424573C (zh) 2008-10-08

Family

ID=36757109

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100624092A Active CN100424573C (zh) 2003-07-02 2004-07-02 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (3) US7023016B2 (zh)
JP (1) JP4675588B2 (zh)
CN (1) CN100424573C (zh)
TW (1) TWI360008B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299431B (zh) * 2007-04-30 2011-11-16 奇美电子股份有限公司 显示面板及其薄膜晶体管基板的制造方法
CN103413782A (zh) * 2013-07-23 2013-11-27 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN108695350A (zh) * 2017-04-07 2018-10-23 三星电子株式会社 图像传感器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100980015B1 (ko) * 2003-08-19 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI325077B (en) * 2005-12-29 2010-05-21 Au Optronics Corp A liquid crystal display device
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
US20080268938A1 (en) * 2007-04-28 2008-10-30 Stephane Pierre Doutriaux Systems and methods for gambling using combinations of gaming devices
CN101762922B (zh) * 2008-12-24 2012-05-30 京东方科技集团股份有限公司 触摸式电子纸及其制造方法
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585162B1 (fr) * 1985-07-19 1991-03-08 Gen Electric Structure de maintien d'ecartement d'une cellule et de blocage de lumiere pour affichages matriciels a cristaux liquides
US4904056A (en) * 1985-07-19 1990-02-27 General Electric Company Light blocking and cell spacing for liquid crystal matrix displays
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
KR0181781B1 (ko) * 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP2000122071A (ja) * 1998-10-13 2000-04-28 Toshiba Corp 液晶表示素子及び液晶表示素子の製造方法
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100623974B1 (ko) 1998-12-08 2006-12-05 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP4436489B2 (ja) 1999-07-19 2010-03-24 新和産業株式会社 フレキシブルチューブ用継手
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2001332740A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の製造方法
JP2002214624A (ja) * 2001-01-23 2002-07-31 Sharp Corp 液晶表示装置
KR20030027302A (ko) 2001-09-28 2003-04-07 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
JP2002341355A (ja) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法およびアレイ基板ならびに液晶表示装置
KR100443829B1 (ko) 2001-06-05 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP4771038B2 (ja) 2001-09-13 2011-09-14 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP4395612B2 (ja) * 2001-09-26 2010-01-13 カシオ計算機株式会社 液晶表示素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299431B (zh) * 2007-04-30 2011-11-16 奇美电子股份有限公司 显示面板及其薄膜晶体管基板的制造方法
CN103413782A (zh) * 2013-07-23 2013-11-27 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN103413782B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN108695350A (zh) * 2017-04-07 2018-10-23 三星电子株式会社 图像传感器
CN108695350B (zh) * 2017-04-07 2024-04-09 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
TW200508748A (en) 2005-03-01
CN100424573C (zh) 2008-10-08
US20060172472A1 (en) 2006-08-03
JP2005025205A (ja) 2005-01-27
US7960732B2 (en) 2011-06-14
TWI360008B (en) 2012-03-11
US7358123B2 (en) 2008-04-15
US20050030440A1 (en) 2005-02-10
US20080191212A1 (en) 2008-08-14
US7023016B2 (en) 2006-04-04
JP4675588B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1580917A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
KR20090024092A (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1645979A (zh) 有机发光显示器及其制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN101038930A (zh) 有机场致发光装置及其制造方法、电子设备
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
KR20100029038A (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
CN1627168A (zh) 薄膜晶体管阵列面板及其制造方法
CN1655056A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
US20110284861A1 (en) Low-temperature polysilicon thin film and method of manufacturing the same, transistor, and display apparatus
CN1893092A (zh) 薄膜晶体管衬底及其制造方法
CN1812109A (zh) Tft阵列面板及其制造方法
CN1794069A (zh) 薄膜晶体管阵列面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121220

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121220

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20220809

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right