CN1551064A

CN1551064A - 显示板驱动器

Info

Publication number: CN1551064A
Application number: CNA2004100421187A
Authority: CN
Inventors: 石桥修; 浅田秀树; ʷ; 芳贺浩史
Original assignee: NEC Corp
Current assignee: Hannstar Display Corp
Priority date: 2003-05-14
Filing date: 2004-05-09
Publication date: 2004-12-01
Anticipated expiration: 2024-05-09
Also published as: CN100370494C; JP2004341101A; US7283132B2; US20040227747A1

Abstract

一种显示板驱动器，满足关系L1≤V(F1×ε1^1/2×100)，这里接口1和定时控制器之间的传输路径长度是L1，电磁波在真空中的传播速度是V，接口和定时控制器之间所发送信号的频率是F1，并且所述接口和定时控制器之间传输路径介质的相对介电常数是ε1。满足关系L2≤V(F2×ε2^1/2×100)，这里定时控制器和信号线驱动部分之间的传输路径长度是L2，电磁波在真空中的传播速度是V，定时控制器和信号线驱动部分之间所发送信号的频率是F2，并且定时控制器和信号线驱动部分之间传输路径介质的相对介电常数是ε2。因此，能够抑制EMI噪声的出现，并且能够减小显示设备的实现成本。

Description

显示板驱动器

技术领域

本发明涉及一种用于驱动显示板的显示板驱动器，具体地，涉及一种用于根据低电压差分方法接收视频信号的显示板驱动器。

背景技术

传统液晶显示设备的接口在5伏或+3.3伏的幅值电压处并行地发送RGB视频信号、水平同步信号、垂直同步信号和数据使能信号的各个位。但是，随着近年来液晶显示板分辨率的提高，接口的数目和所发送信号的频率随之增加。结果，可能会出现包括电磁接口(EMI)噪声的问题。接口数目已经增加，这是因为例如为了传送24位数据，需要51个信号线，其中包括48(＝24×2)个信号线以及用于控制信号的信号线。如果其中包括了GND线，则总共需要60个信号线。总而言之，在+5伏或+3.3伏的幅值电压处，30MHz是发送频率的限制。因此，为了减少接口的数目并且保护其免受EMI，提出了诸如低电压差分信号处理(LVDS)之类的低电压差分信号处理方法，并且已经成为商业应用。在LVDS中，将已经并行发送的视频信号、同步信号以及数据使能信号串行化，并且以比原始视频信号的传送速率更高的速度和更低的电压幅度来传送所述信号。

使用传统的LVDS作为接口的液晶显示设备包括LVDS接收器IC、定时控制器IC、多个源极驱动器IC以及多个栅极驱动器IC。LVDS接收器IC接收包括视频信号和同步信号的LVDS信号，并且从所述LVDS信号中重新得到视频信号、同步信号、时钟信号以及数据使能信号。然后，LVDS接收器IC将所述视频信号、同步信号、时钟信号以及数据使能信号转换为TTL/CMOS信号。定时控制器IC从所述TTL/CMOS信号中产生显示信号和显示控制信号。多个源极驱动器IC根据显示信号和显示控制信号产生并输出用于驱动液晶板的信号线的驱动信号。多个栅极驱动器IC根据显示控制信号产生用于驱动液晶板的扫描线的驱动信号。但是，在这种情况下，通常通过从定时控制器IC连接到源极驱动器IC的大约24个传输线来传送TTL/CMOS信号。因此，需要用于布线的区域，并且从传输线辐射出EMI噪声，这些都是问题。

为了解决这些问题，已经提出了一种液晶显示设备(如日本待审专利申请公开No.2000-152130中所公开的)，该液晶显示设备采用了一种用于定时控制器IC和源极驱动器IC之间接口的低电压差分信号处理方法。

但是，为了提高液晶板的分辨率以及定时控制器和信号线驱动器之间所发送数据的传送速度，由于传输线的传送频率或发送/接收电路操作频率的上限，必须增加传输线的数目。因此，由于布线空间尺寸和导线数目的增大导致的EMI噪声增大的问题变得更加明显。另外，目前，需要进一步减小液晶显示设备的液晶板周围的非显示区域的尺寸。因此，液晶板周围布线空间的存在和液晶板周围的连接衬底成为问题。

发明内容

本发明的目的是提供一种显示板驱动器，该显示板驱动器能够抑制EMI噪声的出现并且能够减小显示板周围的实现空间。

根据本发明的一方面，提供了一种显示板驱动器，包括接口，用于接收低电压差分信号，并且从所述低电压差分信号中重新得到视频信号、同步信号、时钟信号和控制信号；定时控制器，用于根据由所述接口重新得到的同步信号、时钟信号和控制信号来产生显示控制信号；以及信号线驱动部分，用于产生并输出用于根据由所述接口重新得到的视频信号和由所述定时控制器产生的显示控制信号来驱动显示板的信号线的驱动信号。在这种情况下，满足关系L1≤V(F1×ε^1/2×100)，这里接口和定时控制器之间的传输路径长度是L1，电磁波在真空中的传播速度是V，接口和定时控制器之间所传输信号的频率是F1，并且接口和定时控制器之间的传输路径介质的相对介电常数是ε1。满足关系L2≤V(F2×ε2^1/2×100)，这里定时控制器和信号线驱动部分之间的传输路径长度是L2，电磁波在真空中的传播速度是V，定时控制器和信号线驱动部分之间所传输信号的频率是F2，并且定时控制器和信号线驱动部分之间传输路径介质的相对介电常数是ε2。

所述显示板驱动器还包括显示控制信号输出部分，用于将由定时控制器产生的显示控制信号输出到用于驱动显示板的扫描线的扫描线驱动电路。

在这种情况下，从所述控制信号输出部分输出的显示控制信号可以是低电压差分信号。

从所述控制信号输出部分输出的显示控制信号可以是TTL/CMOS信号。

优选地，在显示板的衬底上设置所述接口、定时控制器以及信号线驱动部分。

所述显示板驱动器还包括相位多路分解器，用于多路分解由所述接口重新得到的视频信号，从而将其频率降低1/n倍。在这种情况下，信号线驱动部分根据由相位多路分解器多路分解后的视频信号，产生并输出用于驱动信号线的驱动信号。

这里，最好满足关系L3≤V(F3×ε3^1/2×100)，这里相位多路分解器和信号线驱动部分之间的传输路径长度是L3，电磁波在真空中的传播速度是V，相位多路分解器和信号线驱动部分之间所传输信号的频率是F3，以及相位多路分解器和信号线驱动部分之间的传输路径介质的相对介电常数是ε3。

将相位多路分解器设置于显示板的衬底上。

显示板驱动器可以是集成电路。

优选地，将所述集成电路设置于显示板驱动器的衬底上。

可以沿着显示板的一边设置集成电路，所述显示板驱动器的长度沿着显示板的一边与该边的长度相等。

优选地，集成电路的衬底的材料与用于显示板的衬底的材料相同。

附图描述

图1是示出了根据第一实施例的显示板驱动器结构的框图；

图2是示出了外部设备的LVDS输出接口的结构示例的框图，所述外部设备用于将LVDS信号发送到液晶板驱动器；

图3是示出了液晶板驱动器的LVDS输入接口的结构示例的框图；

图4是示出了液晶板驱动器的实现方法的透视图；

图5是示出了根据本发明第二实施例的液晶板驱动器结构的框图；

图6是示出了1∶4相位多路分解电路结构的框图；

图7是示出了1∶2相位多路分解电路结构的框图；

图8是示出了根据第三实施例的显示板驱动器结构的框图；

图9是示出了根据第四实施例的显示板驱动器结构的框图；以及

图10是示出了1024相位多路分解电路结构的框图。

具体实施方式

下面参考图1到4，对根据本发明第一实施例的显示板驱动器进行描述。根据第一实施例，将本发明的显示板驱动器用作驱动具有XGA(1024×768点)分辨率的液晶板的液晶驱动器。

图1是示出了根据第一实施例的显示板驱动器结构的框图。如图1所示，根据第一实施例的显示板驱动器包括：信号线驱动电路100，所述信号线驱动电路100具有LVDS输入接口1、定时控制器2、信号线驱动部分4和控制信号输出部分7；以及扫描线驱动电路5。信号线驱动部分4包括1024位移位寄存器8、1024个24位数据寄存器9、24576位负载锁存器10以及3072个8位转换器11。如下所述，信号线驱动电路100和扫描线驱动电路5是集成电路。

接下来，描述根据第一实施例的显示板驱动器的操作。

从外部设备(未示出)将LVDS信号输入到LVDS输入接口1。LVDS信号包括：由外部设备产生的包括8位RGB视频信号的视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。LVDS输入接口1接收LVDS信号，并且从LVDS信号中重新得到并输出8位RGB视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。定时控制器2根据从LVDS接口1输出的8位RGB视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号来产生8位RGB显示信号、用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK以及用于扫描线驱动部分的启动脉冲GSP，并将所产生的时钟和脉冲提供给信号线驱动部分4和控制信号输出部分7。

这里，所述8位RGB显示信号是其中根据信号线驱动部分4的结构按需要排列视频信号的信号。用于信号线驱动部分的时钟SCLK的频率与从LVDS信号中重新得到的时钟信号的频率相等。与从LVDS信号中重新得到的数据使能信号被使能的时间同步地激活用于信号线驱动部分的启动脉冲SSP。用于扫描线驱动部分的时钟GCLK的频率与从LVDS信号中重新得到的水平同步信号的频率相等。与从LVDS信号中重新得到的垂直同步信号被激活时间同步地激活用于扫描线驱动部分的启动脉冲GSP。

在根据用于信号线驱动部分的时钟SCLK和用于信号线驱动部分的启动脉冲SSP确定的时间，从信号线驱动部分4的1024位移位寄存器8的1024个输出端子中，将锁存信号顺序地提供给1024个24位寄存器9。

在根据锁存信号确定的时间，24位数据寄存器9锁存8位RGB显示信号。在与从LVDS信号中重新得到的水平同步信号同步的时间，24576位负载锁存器10锁存从1024个24位数据寄存器9输出的8位RGB显示信号，并将结果提供给3072个8位D/A转换器11。

8位D/A转换器11将所提供的8位数据转换为模拟信号电压并产生用于液晶板6的信号线的驱动电压。然后，8位D/A转换器11将驱动电压顺序地施加到液晶板6的信号线。

另一方面，扫描线驱动电路5接收通过控制信号输出部分7输出的用于扫描线驱动部分5的时钟GCLK和用于扫描线驱动部分5的启动脉冲GSP，并在由用于扫描线驱动部分5的时钟GCLK和用于扫描线驱动部分5的启动脉冲GSP确定的时间，顺序地将预定的扫描线驱动电压提供给液晶板6的扫描线上。从控制信号输出部分7输出的用于扫描线驱动部分5的时钟GCLK和用于扫描线驱动部分5的启动脉冲GSP可以是低电压差分信号或者可以是TTL/CMOS信号。

图2是示出了外部设备的LVDS输出接口的结构示例的框图，所述外部设备用于将LVDS信号发送到图1所示的液晶板驱动器。图3是示出了与图2所示外部设备30相对应的液晶板驱动器的LVDS输入接口1的结构示例的框图。

图2所示外部设备30包括图形控制器21和LVDS输出接口22，所述LVDS输出接口22用于转换从LVDS发送部分的图形控制器21输出的视频信号、水平同步信号以及垂直同步信号。LVDS输出接口22包括PLL部分23、串行转换部分(串行器)24、LVDS发送部分25到28以及LVDS发送部分29。PLL部分23产生时钟。串行转换部分24将并行信号转换为串行信号。LVDS发送部分25到28将从串行转换部分24输出的串行信号转换为LVDS信号并输出。LVDS发送部分29将从PLL部分24输出的时钟转换为LVDS信号并输出。图3所示的LVDS输入接口1包括LVDS接收部分31到35、并行转换部分(解串行器)36以及PLL部分37。LVDS接收部分31到35接收从外部设备30发送的LVDS信号。并行转换部分36将串行信号转换为并行信号。PLL部分37产生时钟。

接下来，对外部设备30和LVDS输入接口1的操作进行描述。

外部设备30的PLL部分23根据从图形控制器21输出的时钟产生新时钟。LVDS输出接口22根据从PLL部分23输出的时钟，将从图形控制器21输出的8位RGB视频信号、水平同步信号、垂直同步信号以及数据使能信号转换为LVDS信号以及时钟。将这五对LVDS信号输出到液晶板驱动器的LVDS输入接口1。

在LVDS输入接口的LVDS接收部分31到35中，将从外部设备30发送的LVDS信号转换为TTL信号。将从LVDS接收部分35输出的时钟提供给PLL部分37。PLL部分37根据PLL部分37所接收的时钟产生新时钟。并行转换部分36根据从PLL部分37输出的时钟，将从LVDS接收部分31到35接收的TTL信号转换为8位RGB视频信号、水平同步信号、垂直同步信号以及数据使能信号。

图4是示出了液晶板驱动器实现方法的透视图。如图4所示，液晶板6包括衬底51和衬底52，其中衬底52大于放置于衬底52上的衬底51。信号线驱动电路100是具有放置于具有与衬底52相同的材料的衬底上的多晶硅FET的集成电路，并且被放置于衬底52上。因此，该集成电路的衬底的热膨胀率的温度系数与液晶板6的衬底52相等，这防止了例如在将衬底彼此粘贴之后出现衬底的变形。因此，能够防止诸如接触电阻增大和/或由于应力出现造成可靠性降低等直接缺陷。

信号线驱动电路100的衬底的纵向宽度实质上与衬底51的长边的长度相等。将液晶板6的信号线通过衬底52上的连接线(未示出)与信号线驱动电路100的输出端子相连。按照这种方式，沿着衬底51长边的一个集成电路允许向所有信号线传输驱动信号。因此，能够降低制造成本，并且与使用许多IC芯片的情况相比能够减小缺陷率。因此，能够增加液晶板制造工艺的产量。当沿着衬底51的整个长边设置信号线驱动电路100的集成电路时，能够使从信号线驱动电路100到液晶板6的导线最短。因此，能够减小显示区域周围所需的实现空间。

根据第一实施例，通过创建放置于具有与衬底52相同的材料的衬底上的多晶硅FET来形成作为集成电路的扫描线驱动电路5，并且在衬底52上实现扫描线驱动电路5。扫描线驱动电路5的衬底的纵向宽度实质上与衬底51的短边的长度相等。将液晶板6的信号线通过衬底52上的连接线(未示出)与扫描线驱动电路5的输出端子相连。

此外，根据第一实施例，满足关系

L11≤V(F11×ε11^1/2×100)

其中，LVDS接口1和定时控制器2之间的传输路径长度是L11，电磁波在真空中的传播速度是V，接口1和定时控制器2之间所发送信号的频率是F11，并且接口1和定时控制器2之间传输路径介质的相对介电常数是ε11。

满足关系L12≤V(F12×ε12^1/2×100)，其中，定时控制器2和信号线驱动部分4之间的传输路径长度是L12，电磁波在真空中的传播速度是V，定时控制器2和信号线驱动部分4之间所发送信号的频率是F12，并且定时控制器2和信号线驱动部分4之间的传输路径介质的相对介电常数是ε12。

因此，能够抑制基于LVDS接口1和定时控制器2之间的信号传输或定时控制器2和信号线驱动部分4之间的信号传输的EMI噪声。所以，能够有效地防止由于EMI噪声等造成的故障操作等。

下面参考图5到7，对根据本发明第二实施例的显示板驱动器进行描述。根据第二实施例，将本发明的显示板驱动器应用于驱动具有XGA(1024×768点)分辨率的液晶板的液晶驱动器。主要参考与第一实施例不同的这些特征来描述第二实施例。

图5是示出了液晶显示设备结构的框图，所述液晶显示设备是根据第二实施例的液晶板驱动器。由于扫描线驱动电路具有与第一实施例相同的结构，因此这里省略对其的描述。

如图5所示，液晶驱动器包括具有LVDS输入接口201、定时控制器202、信号线驱动部分204、1∶4相位多路分解器205和控制信号输出部分207的信号线驱动电路200。信号线驱动部分204包括256位移位寄存器208、256个96位数据寄存器209、24576位负载锁存器210以及3072个8位转换器211。与第一实施例相同，信号线驱动电路200是集成电路。

如图5所示，1∶4相位多路分解器205包括32个1∶4相位多路分解电路206。相位多路分解器205多路分解由接口重新得到的视频信号并使其频率降低到1/n倍(n是自然数)。

图6是示出了1∶4相位多路分解电路206结构的框图。如图6所示，1∶4相位多路分解电路206包括1∶2相位多路分解电路61到63、1/2除法器64和65以及缓冲器66到68。

图7是示出了1∶2相位多路分解电路61结构的框图。如图7所示，1∶2相位多路分解电路61包括D锁存器71到75以及缓冲器76。每一个1∶2相位多路分解电路62到63具有与1∶2相位多路分解电路61相同的结构。

根据第二实施例的驱动器采用了与第一实施例相同的结构，如针对第一实施例的图4所示。换句话说，根据第二实施例，代替了作为信号线驱动电路100的集成电路，将作为信号线驱动电路200的集成电路实现于衬底52上。

接下来，描述根据第二实施例的液晶板驱动器的操作。

从外部设备(未示出)将LVDS信号输入到LVDS输入接口201。该LVDS信号包括由外部设备产生的包括8位RGB视频信号的视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。LVDS输入接口201接收LVDS信号，并且重新得到并输出从LVDS信号中重新得到的8位RGB视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。1∶4相位多路分解器205将LVDS输入接口201输出的8位RGB视频信号转换为并行扩展为四路的每个32位的RGB视频信号。这里，将从LVDS输入接口201输出的8位RGB信号的1位和时钟信号输入到每一个1∶4相位多路分解电路206(图6)。然后，1∶4相位多路分解电路206输出具有输入时钟信号的1/4频率的1/4时钟信号、以及与1/4时钟信号同步并并行扩展为4路的视频信号。

定时控制器202根据从LVDS输入接口201输出的水平同步信号、垂直同步信号及数据使能信号以及从1∶4相位多路分解器205输出的1/4时钟信号，来产生用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK以及用于扫描线驱动部分的启动脉冲GSP。然后，定时控制器202将用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK、以及用于扫描线驱动部分的启动脉冲GSP提供给信号线驱动部分204和控制信号输出部分207。

这里，用于信号线驱动部分的时钟SCLK的频率与从1∶4相位多路分解器205输出的1/4时钟信号的频率相等。与从LVDS信号中重新得到的数据使能信号被使能的时间同步地激活用于信号线驱动部分的启动脉冲SSP。用于扫描线驱动部分的时钟GCLK的频率与从LVDS信号中重新得到的水平同步信号的频率相等。与从LVDS信号中重新得到的垂直同步信号被激活时间同步地激活用于扫描线驱动部分的启动脉冲GSP。

在根据用于信号线驱动部分的时钟SCLK和用于信号线驱动部分的启动脉冲SSP确定的时间，从信号线驱动部分204的256位移位寄存器208的256个输出端子中，将锁存信号顺序地提供给256个96位寄存器209。

在由锁存信号确定的时间，96位数据寄存器209锁存8位RGB显示信号。在与从LVDS信号中重新得到的水平同步信号同步的时间，24576位负载锁存器210锁存从256个96位数据寄存器209输出的8位RGB显示信号，并将结果提供给3072个8位D/A转换器211。

8位D/A转换器211将所提供的8位数据转换为模拟信号电压并产生用于液晶板(未示出)的信号线的驱动电压。然后，8位D/A转换器211将驱动电压顺序地施加到液晶板的信号线。

另一方面，扫描线驱动电路(未示出)接收通过控制信号输出部分207输出的用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP，并在由用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP确定的时间，顺序地将预定的扫描线驱动电压提供给液晶板的扫描线。从控制信号输出部分207输出的用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP可以是低电压差分信号或者可以是TTL/CMOS信号。

根据第二实施例，与第一实施例相同，信号线驱动电路200是具有放置于具有与衬底52相同的材料的衬底上的多晶硅FET的集成电路，并且在衬底52上实现信号线驱动电路200(见图4)。因此，该集成电路的衬底的热膨胀率的温度系数与液晶板的衬底52相等。因此，能够防止诸如接触电阻增大和/或由于压力出现造成的可靠性降低等之类的直接缺陷。作为信号线驱动电路200的集成电路的衬底的纵向宽度实质上与衬底51的长边的长度相等。将集成电路沿着衬底51的长边放置。因此能够减小制造成本。此外，能够增加液晶板制造工艺的产量。因此，能够减小显示区域周围所需的实现空间。

此外，根据第二实施例，满足关系

L21≤V(F21×ε21^1/2×100)

其中，LVDS接口201和定时控制器202之间的传输路径长度是L21，电磁波在真空中的传播速度是V，接口201和定时控制器202之间所传输信号的频率是F21，并且接口201和定时控制器202之间的传输路径介质的相对介电常数是ε21。

满足关系L22≤V(F22×ε22^1/2×100)，其中，定时控制器202和信号线驱动部分204之间的传输路径长度是L22，电磁波在真空中的传播速度是V，定时控制器202和信号线驱动部分204之间传输的信号频率是F22，并且定时控制器202和信号线驱动部分204之间传输路径介质的相对介电常数是ε22。

满足关系L23≤V(F23×ε23^1/2×100)，其中，1∶4相位多路分解器205和信号线驱动部分204之间的传输路径长度是L23，电磁波在真空中的传播速度是V，1∶4相位多路分解器205和信号线驱动部分204之间所传输信号的频率是F23，并且1∶4相位多路分解器205和信号驱动部分204之间的传输路径介质的相对介电常数是ε23。

因此，能够抑制基于LVDS接口201和定时控制器202之间的信号传输、定时控制器202和信号线驱动部分204之间的信号传输以及1∶4相位多路分解器205和信号线驱动部分204之间的信号传输的EMI噪声。所以，能够有效地防止由于EMI噪声等造成的故障操作。

下面参考图8，对根据本发明第三实施例的显示板驱动器进行描述。根据第三实施例，将本发明的显示板驱动器应用于驱动具有XGA(1024×768点)分辨率的液晶板的液晶板驱动器。主要参考与第二实施例不同的这些特征来描述第三实施例。

图8是示出了液晶显示设备结构的框图，所述液晶显示设备是根据第三实施例的显示板驱动器。由于扫描线驱动电路具有与第二实施例相同的结构，因此这里省略对其的描述。如图8所示，液晶驱动器包括作为集成电路的LVDS输入接口301和信号线驱动电路300。

信号线驱动电路300包括定时控制器302、信号线驱动部分304、1∶4相位多路分解器305和控制信号输出部分307。信号线驱动部分304包括256位移位寄存器308、256个96位数据寄存器309、24576位负载锁存器310以及3072个8位转换器311。1∶4相位多路分解器305具有与根据第二实施例的1∶4相位多路分解器205相同的结构。

如针对信号线驱动电路300和扫描线驱动电路的图4所示，根据第三实施例的驱动器采用了与第二实施例的相同的结构。换句话说，根据第三实施例，代替了作为信号线驱动电路200的集成电路，实现了作为信号线驱动电路300的集成电路。此外，还将LVDS输入接口301(未示出)实现于衬底52上。

接下来，描述根据第三实施例的液晶板驱动器的操作。

从外部设备(未示出)将LVDS信号输入到LVDS输入接口301。该LVDS信号包括由外部设备产生的包括8位RGB视频信号的视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。LVDS输入接口301接收该LVDS信号，并且将从LVDS信号中重新得到的8位RGB视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号作为TTL/CMOS信号输出。信号线驱动电路300的1∶4相位多路分解器305将从LVDS输入接口301输出的8位RGB视频信号转换为并行扩展四路的每个32位的RGB视频信号。

信号线驱动电路300的定时控制器302根据从LVDS接口301输出的水平同步信号、垂直同步信号及数据使能信号以及从1∶4相位多路分解器205输出的1/4时钟信号，来产生用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK以及用于扫描线驱动部分的启动脉冲GSP。然后，定时控制器302将用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK以及用于扫描线驱动部分的启动脉冲GSP提供给信号线驱动部分304和控制信号输出部分307。

这里，用于信号线驱动部分的时钟SCLK的频率与从1∶4相位多路分解器305输出的1/4时钟的频率相等。与从LVDS信号中重新得到的数据使能信号被使能的时间同步地激活用于信号线驱动部分的启动脉冲SSP。用于扫描线驱动部分的时钟GCLK的频率与从LVDS信号中重新得到的水平同步信号的频率相等。与从LVDS信号中重新得到的垂直同步信号被激活的时间同步地激活用于扫描线驱动部分的启动脉冲GSP。

在根据用于信号线驱动部分的时钟SCLK和用于信号线驱动部分的启动脉冲SSP确定的时间，从信号线驱动部分304的256位移位寄存器308的256个输出端子中，将锁存信号顺序地提供给256个96位寄存器309。

在由锁存信号确定的时间，96位数据寄存器309锁存8位RGB显示信号。在与从LVDS信号中重新得到的水平同步信号同步的时间，24576位负载锁存器310锁存从256个96位数据寄存器309输出的8位RGB显示信号，并将结果提供给3072个8位D/A转换器311。

8位D/A转换器311将所提供的8位数据转换为模拟信号电压并产生用于液晶板(未示出)的信号线的驱动电压。然后，8位D/A转换器311将驱动电压顺序地施加到液晶板的信号线上。

另一方面，扫描线驱动电路(未示出)接收通过控制信号输出部分307输出的用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP，并在由用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP确定的时间，顺序地将预定的扫描线驱动电压提供给液晶板的扫描线。

根据第三实施例，与第二实施例相同，信号线驱动电路300是具有放置于具有与衬底52相同的材料的衬底上的多晶硅FET的集成电路，并且在衬底52上实现信号线驱动电路300(见图4)。因此，该集成电路的衬底的热膨胀率的温度系数与液晶板的衬底52的相同。因此，能够防止诸如接触电阻增大和/或由于应力出现造成可靠性降低等直接缺陷。作为信号线驱动电路300的集成电路的衬底的纵向宽度实质上与衬底51的长边的长度相等。将集成电路沿着衬底51的长边设置。因此能够减小制造成本。此外，能够增加液晶板制造工艺的产量。此外，能够减小显示区域周围所需的实现空间。

此外，根据第三实施例，满足关系

L31≤V(F31×ε3^1/2×100)

其中，LVDS接口301和定时控制器302之间的传输路径长度是L31，电磁波在真空中的传播速度是V，接口301和定时控制器302之间所传输信号的频率是F31，并且接口301和定时控制器302之间的传输路径介质的相对介电常数是ε31。

满足关系L32≤V(F32×ε32^1/2×100)，这里定时控制器302和信号线驱动部分304之间的传输路径长度是L32，电磁波在真空中的传播速度是V，定时控制器302和信号线驱动部分304之间所传输信号的频率是F32，并且定时控制器302和信号线驱动部分304之间的传输路径介质的相对介电常数是ε32。

满足关系L33≤V(F33×ε33^1/2×100)，其中，1∶4相位多路分解器305和信号线驱动部分304之间的传输路径长度是L33，电磁波在真空中的传播速度是V，1∶4相位多路分解器305和信号线驱动部分304之间所传输信号的频率是F33，并且1∶4相位多路分解器305和信号线驱动部分304之间传输路径介质的相对介电常数是ε33。

因此，能够抑制基于LVDS接口301和定时控制器302之间的信号传输、定时控制器302和信号线驱动部分304之间的信号传输或1∶4相位多路分解器305和信号线驱动部分304之间的信号传输的EMI噪声。所以，能够有效地防止由于EMI噪声等造成的故障操作。

下面参考图9和10，对根据本发明第四实施例的显示板驱动器进行描述。根据第四实施例，将本发明的显示板驱动器应用于驱动具有XGA(1024×768点)分辨率的液晶板的液晶板驱动器。主要参考与第三实施例不同的这些特征来描述第四实施例。

图9是示出了根据第四实施例的显示板驱动器结构的框图。由于扫描线驱动电路具有与第二实施例相同的结构，因此这里省略对其的描述。如图9所示，显示板驱动器包括具有LVDS输入接口401、定时控制器402、信号线驱动部分404以及控制信号输出部分407的信号线驱动电路400。信号线驱动部分404包括1∶1024相位多路分解器405和3072个8位D/A转换器411。如图9所示，1∶1024相位多路分解器405包括32个1∶1024扩展电路。与第二实施例相同，信号线驱动电路400是集成电路。

图10是1∶1024相位多路分解电路406的结构框图。如图10所示，1∶1024相位多路分解电路406包括1∶2相位多路分解电路451到454、1/2除法器461以及缓冲器471到473。

如图4所示，根据第四实施例的驱动器采用了与第二实施例的相同的结构。换句话说，根据第四实施例，代替了作为信号线驱动电路200的集成电路，将作为信号线驱动电路400的集成电路实现于衬底52上。

接下来，描述根据第四实施例的液晶板驱动器的操作。

从外部设备(未示出)将LVDS信号输入到LVDS输入接口401。该LVDS信号包括由外部设备产生的包括8位RGB视频信号的视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。LVDS输入接口401接收该LVDS信号，并且从LVDS信号中重新得到并输出8位RGB视频信号、水平同步信号、垂直同步信号、时钟信号以及数据使能信号。

定时控制器402根据从LVDS接口401输出的水平同步信号、垂直同步信号及数据使能信号，产生用于信号线驱动部分的时钟SCLK、用于信号线驱动部分的启动脉冲SSP、用于扫描线驱动部分的时钟GCLK以及用于扫描线驱动部分的启动脉冲GSP，并且将所产生的时钟和脉冲提供给信号线驱动部分404和控制信号输出部分407。

这里，与从LVDS信号中重新得到的数据使能信号被使能的时间同步地激活用于信号线驱动部分的启动脉冲SSP。用于扫描线驱动部分的时钟GCLK的频率与从LVDS信号中重新得到的水平同步信号的频率相等。与从LVDS信号中重新得到的垂直同步信号被激活的时间同步地激活用于扫描线驱动部分的启动脉冲GSP。

信号线驱动部分404的1∶1024相位多路分解器405产生每个8192位的RGB视频信号，该RGB视频信号由从LVDS输入接口401输出的8位RGB视频信号到1024路的并行扩展产生，1∶1024相位多路分解器405将所述每个8192位的RGB视频信号提供给3072个8位D/A转换器411。这里，将8位RGB信号的1位和时钟输入到1∶1024相位多路分解器405的1∶1024相位多路分解电路406(图6)。然后，1∶1024相位多路分解电路406将具有输入时钟信号的1/1024频率的1/1024时钟信号和每个8192位的RGB视频信号输出到8位D/A转换器411，所述视频信号与1/1024时钟信号同步并且并行扩展为1024路。

8位D/A转换器411将所提供的8位数据转换为模拟信号电压并产生用于液晶板(未示出)的信号线的驱动电压。然后，8位D/A转换器411将驱动电压顺序地施加到液晶板的信号线。

另一方面，扫描线驱动电路(未示出)接收通过控制信号输出部分407输出的用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP，并在由用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP确定的时间，顺序地将预定的扫描线驱动电压施加到液晶板的扫描线上。从控制信号输出部分407输出的用于扫描线驱动部分的时钟GCLK和用于扫描线驱动部分的启动脉冲GSP可以是低电压差分信号或是TTL/CMOS信号。

根据第四实施例，与第二实施例相同，信号线驱动电路400是具有放置于具有与衬底52相同的材料的衬底上的多晶硅FET的集成电路，并且在衬底52上实现信号线驱动电路400(见图4)。因此，该集成电路的衬底的热膨胀率的温度系数与液晶板的衬底52的相同。因此，能够防止诸如接触电阻增大和/或由于压力出现造成的可靠性降低等直接缺陷。作为信号线驱动电路400的集成电路的纵向宽度实质上与衬底51的长边的长度相等。将集成电路沿着衬底51的长边放置。因此能够减小制造成本。此外，能够增加液晶板制造工艺的产量。因此，能够减小显示区域周围所需的实现空间。

此外，根据第四实施例，满足关系

L41≤V(F41×ε41^1/2×100)

其中，LVDS接口401和定时控制器402之间的传输路径长度是L41，电磁波在真空中的传播速度是V，接口401和定时控制器402之间所传输信号的频率是F41，并且接口401和定时控制器402之间的传输路径介质的相对介电常数是ε41。

满足关系L42≤V(F42×ε42^1/2×100)，其中，定时控制器402和信号线驱动部分404之间的传输路径长度是L42，电磁波在真空中的传播速度是V，定时控制器402和信号线驱动部分404之间所传输信号的频率是F42，并且定时控制器402和信号线驱动部分404之间的传输路径介质的相对介电常数是ε42。

满足关系L43≤V(F43×ε43^1/2×100)，其中，1∶1024相位多路分解器405和8位D/A转换器411之间的传输路径长度是L43，电磁波在真空中的传播速度是V，1∶1024相位多路分解器405和8位D/A转换器411之间所传输信号的频率是F43，并且1∶1024相位多路分解器405和8位D/A转换器411之间传输路径介质的相对介电常数是ε43。

因此，能够抑制基于LVDS接口401和定时控制器402之间的信号传输、定时控制器402和信号线驱动部分404之间的信号传输或1∶1024相位多路分解器405和8位D/A转换器411之间的信号传输的EMI噪声。所以，能够有效地防止由于EMI噪声等造成的故障操作。

Claims

1.一种显示板驱动器，包括：

接口，用于接收低电压差分信号，并且从所述低电压差分信号中重新得到视频信号、同步信号、时钟信号和控制信号；

定时控制器，用于根据由所述接口重新得到的同步信号、时钟信号和控制信号来产生显示控制信号；以及

信号线驱动部分，用于产生并输出用于根据由所述接口重新得到的视频信号和由所述定时控制器产生的显示控制信号来驱动显示板的信号线的驱动信号，

其中，满足关系

L1≤V(F1×ε1^1/2×100)

这里，所述接口和所述定时控制器之间的传输路径长度是L1，电磁波在真空中的传播速度是V，所述接口和定时控制器之间所传输信号的频率是F1，并且所述接口和定时控制器之间的传输路径介质的相对介电常数是ε1，以及满足关系

L2≤V(F2×ε2^1/2×100)

这里，所述定时控制器和信号线驱动部分之间的传输路径长度是L2，电磁波在真空中的传播速度是V，定时控制器和信号线驱动部分之间所传输信号的频率是F2，并且定时控制器和信号线驱动部分之间的传输路径介质的相对介电常数是ε2。

2.根据权利要求1所述的显示板驱动器，其特征在于还包括：显示控制信号输出部分，用于将由所述定时控制器产生的显示控制信号输出到用于驱动显示板的扫描线的扫描线驱动电路。

3.根据权利要求2所述的显示板驱动器，其特征在于从所述控制信号输出部分输出的显示控制信号是低电压差分信号。

4.根据权利要求2所述的显示板驱动器，其特征在于从所述控制信号输出部分输出的显示控制信号是TTL/CMOS信号。

5.根据权利要求1到4任一个所述的显示板驱动器，其特征在于在显示板的衬底上设置所述接口、定时控制器以及信号线驱动部分。

6.根据权利要求1到4任一个所述的显示板驱动器，其特征在于还包括：相位多路分解器，用于分解由所述接口重新得到的视频信号，从而将其其频率降低1/n倍，

其中，所述信号线驱动部分根据由所述多路分解器多路分解后的视频信号，产生并输出用于驱动信号线的驱动信号。

7.根据权利要求6所述的显示板驱动器，其特征在于满足关系

L3≤V(F3×ε3^1/2×100)

这里，所述相位多路分解器和信号线驱动部分之间的传输路径长度是L3，电磁波在真空中的传播速度是V，相位多路分解器和信号线驱动部分之间所传输信号的频率是F3，以及相位多路分解器和信号线驱动部分之间的传输路径介质的相对介电常数是ε3。

8.根据权利要求6或7所述的显示板驱动器，其特征在于将所述相位多路分解器设置于显示板的衬底上。

9.根据权利要求1到4任一个所述的显示板驱动器，其特征在于所述显示板驱动器是集成电路。

10.根据权利要求9所述的显示板驱动器，其特征在于将所述集成电路设置于显示板驱动器的衬底上。

11.根据权利要求10所述的显示板驱动器，其特征在于沿着所述显示板的一边设置所述集成电路，所述显示板驱动器沿着显示板的所述边方向上的长度与所述边的长度相等。

12.根据权利要求10或11所述的显示板驱动器，其特征在于所述集成电路的衬底的材料与用于显示板的衬底的材料相同。