CN1542724A - 半导体电路装置 - Google Patents

Abstract

在将高电位侧相对于系统接地(VSS)具有规定电位差的直流电压源(VDD)和电位相对于所述系统接地(VSS)而随时间变化的电源(VH)输入、并驱动输出元件的半导体电路装置中，包括将以系统接地(VSS)和所述直流电压源(VDD)之间作为振幅的输入信号(105)、变换成将控制成使电位相对于所述系统接地而随时间变化的内部接地(VL)和控制成与内部接地(VL)的变化相对应变化并在所述内部接地为一定电位时在高电位侧具有所述规定电位差的内部电源之间作为振幅的变换信号(106)、然后输出的电压变换电路(4)，根据所述内部接地(VL)的电位，选择所述输入信号(105)和所述变换信号(106)后，选择电路(5)切换输出。

Description

半导体电路装置

技术领域

本发明是有关半导体电路装置中相对于与该半导体电路装置连接的外部系统的系统接地、其基准电位也与时间相对应变化进行驱动的半导体电路装置。

背景技术

近些年里，随着向信息化社会的发展，液晶显示装置以携带式终端、OA、电视接收机等为主，在更加广阔的领域中得以应用。特别在小型携带式设备上得到广泛应用，其它显示装置更难以步其后尘。

在上述领域中，因为携带方便尤为重要，所以力求小型化及低功耗。另外，从观赏性的角度来看，希望大画面的面板。但是反过来，在矩阵型液晶面板中，随着画面增大，驱动液晶显示面板的扫描电极驱动装置的电压将逐渐上升，功耗也随之增加。

作为为了降低这种功耗的方法之一有降低扫描电极驱动装置耐压的方法。这种方法可列举出有采用特开2001-282208号公报所示的电源摆动法的驱动方法及驱动电路。

现利用图5和图6说明特开2001-282208公报的图12揭示的电源摆动法中的驱动电路。

图5表示已有技术的电压变换电路，用PMOS晶体管515、516和NMOS晶体管517、518、519、520构成。

PMOS晶体管515的栅极接信号输入手段530，源极和反向栅板接低压的直流电源的“H”电平的电位VDD。VDD为外部系统输入信号的“H”电平电位。

PMOS晶体管516的栅板接低压的直流电源的“L”电平电位VSS，源极接信号输入手段530，反向栅极接电位VDD。VSS为外部系统的地电位。

再有，以上的说明中提及的“H”电平为高电平，意即某信号中高电位一侧，“L”电平为低电平，意即某信号中低电位一侧，这一点在以后的说明中都一样。

NMOS晶体管517的栅极接电位VDD，漏极接PMOS晶体管516的漏极，反向栅极接内部电路的VL。该电位VL为电路内部的地电位。

NMOS晶体管518的栅极接电位VDD，漏极接PMOS晶体管515的漏极，反向栅极接地电位VL。

NMOS晶体管519的栅极接PMOS晶体管516的漏极，漏极接NMOS晶体管518的源极，源极和反向栅极接地电位VL。

NMOS晶体管520的栅极接PMOS晶体管515的漏极，漏极接NMOS晶体管517的源极，源板和反向栅极接地电位VL。

以下，说明图5的电路动作。

下面说明的情况是，作为来自外部系统的输入信号即信号输入手段530的信号，是输入将外部系统的“H”电平即VDD的电位和外部系统的“L”电平即VSS之间作为振幅的信号(VDD-VSS)。

首先在信号输入手段530的输入电位为VDD时，PMOS晶体管515截止，PMOS晶体管516导通。于是，VDD加在NMOS晶体管519的栅极上，NMOS晶体管519导通。

而NMOS晶体管517的栅极上外加VDD，NMOS晶体管517导通而有一定电阻。该NMOS晶体管517具有抑制PMOS晶体管516和NMOS晶体管520在导通与截止转换中的贯穿电流的作用。

再有，由于NMOS晶体管520的栅极电位为近似地电位的低电位，所以NMOS晶体管520截止。其结果，信号540为低电位。

然后说明输入手段530的输入电位为VSS时的动作。

当VSS(低电位)输入至输入手段530时，PMOS晶体管515导通，PMOS晶体管516截止。于是，VDD加在NMOS晶体管520的栅极上，NMOS晶体管520变为导通。另一方面，VDD加在NMOS晶体管518的栅极上，NMOS晶体管518导通而有一定电阻。该NMOS晶体管518具有抑制PMOS晶体管515和NMOS晶体管519在导通与截止转换中的贯穿电流的作用。再有，由于NMOS晶体管519的栅极电位为近似地电位VL的低电位，所以NMOS晶体管519截止。其结果，信号540为高电位。因此，能够从将VDD和VSS之间作为振幅的信号(VDD-VSS)变换成将VDD和VL之间作为振幅的信号(VDD-VL)。另外，利用NMOS晶体管517和NMOS晶体管518的导通电阻，能抑制PMOS晶体管515和NMOS晶体管519、或PMOS晶体管516和NMOS晶体管520在导通与截止转换中的贯穿电流，减少功耗，并防止由于晶体管的发热而造成损坏。

图6为表示已有技术中与电源摆动法的电位相对应的输入信号电位电平的示例。

图6中，除了外部系统的输入信号的“H”电平电位VDD、外部系统的输入信号的“L”电平电位即外部系统的地电位VSS、和电路内部的地电位VL外，VH为电路内部的高耐压的摆动高电源，VCC为电路内部的低耐压的电源电位。

再有，虽然本申请中未作图示，但从特开2001-282208公报的图1、图4可知，图5的信号540是从将VDD和VL之间作为振幅的信号(VDD-VL)电压变换为将VCC和VL之间作为振幅的信号(VCC-VL)在内部电路中使用的信号，再在向外部输出的阶段，进行电压变换成将VH和VL之间作为振幅的信号(VH-VL)后使用，这一点从事这项技术的人员均相当清楚。

在该图6中，电位VH为“L”电平时，

有VH＞VDD＞VSS＞VCC＞VL的关系。另外，在电位VH为“H”电平时，

有VH＞VCC＞VDD＞VSS＞VL的关系。上述不等式可以不一定满足，但最好能这样。对于图6的实际实施例中的电位关系，则如下所示。

a.(VH为“L”时)

VH、VDD＞VSS＞VCC＞VL

b.(VH为“H”时)

VH＞VCC、VDD＞VSS＞VL

如图6所示，电位VH为“H”电平时，同时VCC和VL都为“H”电平。即，电位VH为“H”电平时的电位VH和电位VL的电位差、与电位VH为“L”电平时的电位VH和电位VL的电位差大致相同。

这样，虽然电位VH或电位VL其本身在变化，但电位VH和电位VL的电位差始终保持不变，因为这样构成电源，故称之为摆动电源。

发明内容

但是，在图5中所示的电压变换电路中，由于若外部系统使用的电源的电位VDD和电路内部使用的地电位VL之间的电位差增大，则对于NMOS晶体管517、518、519、520，就要求是具有高耐压特性的晶体管，为了让信号540、545输出电压，需要有高耐压特性的晶体管的门限电平以上的电位差的输入信号，所以必须在某种程度上增大外部系统使用的电源的电位VDD和外部系统的地电位VSS间的电位差。

在这样的构成中，难以从近些年里向低压化发展的外部系统控制电路直接将以低电压方式输入的信号输入半导体装置，直接进行驱动，而需要另行设置外部系统输入的信号用的电压变换电路。

例如，即使自外部系统输入的信号的“H”电平和“L”电平间的电位差增大为5.5伏左右，但为了谋求降低功耗，仍还要推进降低电压的工作。

与此相对应，前面说明过的具有高耐压特性的晶体管的门限电平将非常大，也有的超过5伏，在这样的情况下采用已有的电源摆动法的液晶驱动装置的系统将无法建立。

另外，外部系统输入的信号数量越多，变换电位的电路规模也越大，系统难以实现小型化。另外，因为必须分开设置电路，所以对于降低电压、降低功耗、小型化等都是不合适的。

但是，在采用现有电源摆动法的通常的电压变换电路的构成中，电位VDD和电位VL间电位差大时，将以低电压输入的外部系统的控制信号直接输入半导体装置并进行驱动是件非常困难的事。

本发明之目的在于提供一种半导体电路装置，它采用电源摆动法，同时不用外附的电路对低电压输入的输入信号作电平移，能直接将以低电压输入的外部系统的输入信号电平进行输入。

为解决上述问题，本发明的半导体电路装置，是在将相对于系统接地在高电位侧具有规定电位差的直流电压源和相对于所述系统接地而电位随时间变化的电源进行输入、并驱动输出元件的半导体电路装置中，包括将所述系统接地和所述直流电压源之间作为振幅的输入信号、变换成将控制成使电位相对于所述系统接地而随时间变化的内部接地、和控制成与所述内部接地的变化相对应变化并在所述内部接地为一定电位时在所述高电位侧具有所述规定电位差的内部电源之间作为振幅的变换信号、然后再输出的电压变换电路；及根据所述内部接地的电位选择所述输入信号和所述变换信号后进行输出的选择电路。

根据该构成，即使在输入信号的高电平和低电平为低电位时，也不用在外部追加电平移位，能输入至采用摆动电源法驱动的半导体电路装置。另外，因能用低电压源驱动外部系统的电源，故能力求降低功耗。

另外，本发明的半导体电路装置中，所述内部接地最好控制成交替地变成和所述系统接地实质上相同的第一电位、及在比所述第一电位低的低电位侧具有能驱动所述输出元件的电位差的第二电位。

另外，最好所述第一电位为0伏，所述第二电位为-40伏，所述规定的电位差为小于5.5伏。

根据该构成，就能用于进行一般交流驱动的显示装置的信号电极驱动装置及扫描电极驱动装置。

另外，本发明的半导体电路装置中，最好所述选择电路在所述内部接地和所述系统接地实质上为相同时，选择所述输入信号作为输出信号，在所述内部接地为在比所述系统接地低的低电位侧具有能驱动所述输出元件的电位差的电位时，选择所述变换信号作为输出信号。

另外，本发明的半导体电路装置中，也可以再包括为了生成输入所述选择电路的第一输入信号和输入所述电压变换电路的第二输入信号而配置的、并且根据控制信号的输入使所述第一输入信号或所述第二输入信号中之任一输出信号固定在所述系统接地或所述直流电压源的电位而输出的逻辑电路。

还有，最好所述控制信号这样进行控制，使得与所述内部接地的电位对应，在所述内部接地和所述系统接地实质上为相同时，将所述第二输入信号固定在所述系统接地或所述直流电压源的电位，在所述内部接地为在比所述系统接地低的低电位侧具有能驱动所述输出元件的电位差的电位时，将所述第一输入信号固定在所述系统接地或所述直流电压源的电位。

根据该构成，能减少选择电路中未选择一侧的信号开关动作。

另外，本发明的半导体电路装置中，所述电压变换电路最好包括将以所述系统接地和所述直流电压源之间作为振幅的输入信号变换成以所述内部接地和所述直流电压源之间作为振幅的信号的第一电平移位器、及将以所述内部接地和所述直流电压源之间作为振幅的所述信号变换成以所述内部接地和所述内部电源之间作为振幅的信号的第二电平移位器，所述第二电平移位器具有设置在构成所述第二电平移位器的NMOS晶体管的源极和所述内部接地之间、栅极连接所述系统接地的防止贯穿电流用的NMOS晶体管。

还有，所述选择电路的特征为，包括栅极接所述系统接地的反相信号而源极接所述输入信号的第一NMOS晶体管、及栅极接所述系统接地而源极接所述变换信号的第二NMOS晶体管，从所述第一NMOS晶体管的漏极和所述第二NMOS晶体管的漏极互相连接的结点取出输出信号。

另外，所述反相信号的特征为，作为设在高电位电源和所述内部接地之间、输入为所述系统接地的反相器的输出来供给。

再有，与所述内部接地的变化相对应变化的所述高电位电源这样构成，在所述内部接地为在比所述系统接地低的低电位侧成为能驱动所述输出元件的第二电位时，进行控制使其成为和所述系统接地实质上为相同的所述第一电位，在所述内部接地为和所述系统接地实质上相同的第一电位时，进行控制使其成为相对于所述系统接地所述第一NMOS晶体管能将所述输入信号从源极向漏极输出的第三电位。

另外，这时所述第一电位为0伏，所述第二电位为-40伏，所述第三电位为+40伏，所述规定的电位差为小于5.5伏。

附图说明

图1为本发明的半导体电路装置构成图。

图2为同一实施形态的电压变换电路构成图。

图3为同一实施形态的选择器电路构成图。

图4为表示同一实施形态的电源电位示意图。

图5为表示已有技术的电压变换电路示意图。

图6为表示已有技术的电压摆动法的电源电位示意图。

具体实施方式

以下，根据图1~图4所示的实施形态，对本发明的半导体电路装置进行说明。

图1表示本发明的半导体电路装置的系统图。

1为以和该半导体电路装置所连接的外部系统相同的电位差动作的低耐压的NAND电路。2为以和外部系统相同的电位差动作的低耐压的NOR电路。101为以和外部系统相同的电位动作的输入信号。102为根据电位VL摆动的状态决定相应动作的电路的控制信号。

3为以和外部系统相同的电位差动作的低耐压的缓冲电路。输入信号101和控制信号102接NAND电路1和NOR电路2的输入，NAND电路1的输出信号103接缓冲电路3的输入。

4为电压变换电路，以使和外部系统相同的电位差动作的信号进行摆动的电压为基准，将NOR电路2的输出信号104作为输入信号，变换成在低耐压电路上动作的信号。

5为选择电路，对于以和外部系统相同的电位差动作的电路、及以使和外部系统相同的电位差动作的信号进行摆动的电压为基准变换成在低耐压电路中动作的信号的电路间的信号进行切换。具体为从缓冲电路3的输出信号105和电压变换电路4的输出信号106中选择一个信号作为信号107输出。

以下说明图1的电路动作。

首先，对控制信号102的电平为“H”电平、半导体电路装置的地电位(内部接地)即电位VL和系统接地VSS间的电位差为低电位时的动作进行说明。

控制信号102的电平为“H”电平时，NOR电路2的输出始终固定为“L”电平。这时，电压变换电路4的输出固定为电位VL，并输入至选择电路5，在NAND电路1的输出端，输入信号101反相后输出，经缓冲电路3缓冲，并通过选择电路5输出信号107。

然后，对控制信号102的电平为“L”电平、电位VL和系统接地VSS之间的电位差为高电位时的动作进行说明。

在控制信号102的电平为“L”电平时，NAND电路1的输出始终固定为“H”电平，经缓冲电路3缓冲，输入至选择电路5，在NOR电路2的输出端，输入信号101的输入信号反相后输出，在电压变换电路4作电压变换，变换成将VCC和VL之间作为振幅的信号(VCC-VL)，通过选择电路5输出信号107。

电压变换电路4的构成如图2所示。

和外部控制器相同的电位VDD的直流电源连接PMOS晶体管10、11、12、13、14的源极及反向栅极。这里，晶体管10、11用低耐压的晶体管，晶体管12、13、14用高耐压的晶体管。

外部系统接地VSS连接NMOS晶体管18、19的源极及反向栅极。另外，外部系统接地VSS连接NMOS晶体管26、27、28、29的栅极。

半导体电路装置的接地即电位VL连接NMOS晶体管20、21、22、26、27、28、29的源极及反向栅极。另外，电位VL连接NMOS晶体管22、23、24、25的反向栅极。这里，晶体管18、19、25用低耐压的晶体管，晶体管20、21、22、23、24、27、28、29用高耐压的晶体管。

半导体内部的低耐压的电源电位VCC接PMOS晶体管15、16、17的各源极及各反向栅极。作为向电压变换电路4输入的信号104接PMOS晶体管10和NMOS晶体管18的栅极。这里，晶体管15、16、17用低耐压的晶体管，晶体管12、13、14用高耐压的晶体管。

PMOS晶体管10的漏极与NMOS晶体管18的漏极接PMOS晶体管11、13的栅极和NMOS晶体管19的栅极。

PMOS晶体管11的漏极和NMOS晶体管19的漏极接PMOS晶体管12的栅极。

PMOS晶体管12的漏极和NMOS晶体管20的漏极接NMOS晶体管21的栅极。

PMOS晶体管13的漏极和NMOS晶体管21的漏极接NMOS晶体管20的栅极和NMOS晶体管24的栅极，同时与PMOS晶体管14的栅极和NMOS晶体管22的栅极连接。

PMOS晶体管14的漏极与NMOS晶体管22的漏极及NMOS晶体管23的栅极互相连接。PMOS晶体管15的漏极与NMOS晶体管23的漏极和PMOS晶体管16的栅极互相连接。

PMOS晶体管16的漏极和NMOS晶体管24的漏极和PMOS晶体管15的栅极、PMOS晶体管17的栅极及NMOS晶体管25的栅极连接。

NMOS晶体管22的源极和NMOS晶体管26的源极连接。NMOS晶体管23的源极和NMOS晶体管27的漏极连接。NMOS晶体管24的源极和NMOS晶体管28的漏极连接。NMOS晶体管25的源极和NMOS晶体管29的漏极连接。

PMOS晶体管17的漏极和NMOS晶体管25的漏极连接，得到电压变换电路4的输出即信号106。如此连接后，用PMOS晶体管10和NMOS晶体管18构成反相器，用PMOS晶体管11和NMOS晶体管19构成反相器，用PMOS晶体管14和NMOS晶体管22、26构成反相器，用PMOS晶体管17和NMOS晶体管25、29构成反相器。

另外，用PMOS晶体管12、13及NMOS晶体管20、21构成将以VDD和VSS之间作为振幅的信号(VDD-VSS)变换成以VDD和VL之间作为振幅的信号(VDD-VL)的第一电平移位器。用PMOS晶体管15、16和NMOS晶体管23、24、27、28构成将以VDD和VL之间作为振幅的信号(VDD-VL)变换成以VCC和VL之间作为振幅的信号(VCC-VL)的第二电平移位器。

这里说明图2的电压变换电路4的动作。

以下，来自外部系统的输入信号由具有电位VDD及外部系统接地VSS的脉冲信号构成，该脉冲信号作为信号104加在电压变换电路4的输入端，以此为前提。

首先，对半导体电路装置的接地即电位VL相对于外部系统接地VS为低电位时(VL＜VSS)的动作进行说明。

NMOS晶体管26、27、28、29在VL＞VSS时导通，向各漏极输出电位VL，与此相反，在VL＜VSS时截止，使贯穿电流不流动。

作为向电压变换电路4输入的输入信号104一变成电位VDD，PMOS晶体管10就截止，NMOS晶体管18就导通，信号110输出电位VSS。通过这样，PMOS晶体管13导通。

当信号110输出电位VSS时，PMOS晶体管11就导通，NMOS晶体管19截止，信号111输出电位VDD。通过这样，PMOS晶体管12截止。

当信号110输出电位VSS，PMOS晶体管13导通时，信号113输出电位VDD，PMOS晶体管14截止。另外，通过信号113输出电位VDD，从而NMOS晶体管20、22导通，信号112、114输出电位VL。NMOS晶体管21截止。

另外，信号113输出电位VDD，NMOS晶体管24导通，信号114输出电位VL，NMOS晶体管23截止，信号115输出电位VCC，PMOS晶体管16截止，信号116输出电位VL。

通过信号116输出电位VL，从而PMOS晶体管17导通，NMOS晶体管25截止，电压变换电路4输出的信号106输出电位VCC。如此，信号104的电位VDD变换成电位VCC，作为信号106输出。

接着说明信号104为电位VSS时的动作。

当作为输入电压变换电路4的输入信号的信号104变成电位VSS时，PMOS晶体管10导通，NMOS晶体管18截止，信号110输出电位VDD，PMOS晶体管11、13截止，NMOS晶体管19导通，信号111输出电位VSS，PMOS晶体管12导通。

信号113输出电位VL，PMOS晶体管14导通，NMOS晶体管20、22、24截止，信号112、114输出电位VDD。

通过信号114输出电位VDD，从而NMOS晶体管23导通，信号115输出电位VL，PMOS晶体管16导通，信号116输出电位VCC，PMOS晶体管15截止，PMOS晶体管17截止，NMOS晶体管25导通，作为电压变换电路4输出的信号106输出电位VL。如此，信号104的电位VSS变换成电位VL，产生电压变换电路4输出的信号106。

以下，对半导体电路装置的接地即电位VL相对于外部系统接地VSS近似相等时(VL≈VSS)的动作进行说明。

由于NMOS晶体管26、27、28、29和作为输入电压变换电路4的输入信号的信号104的电平无关，因电位VL相对于电位VSS的电位差为低电位，故通常处于截止状态，所以电压变换电路4输出的信号106为高阻抗。例如，如以后将说明的那样，即使电压变换电路4的输出为高阻抗，但由于下一级的选择电路5的开关断开所以没有问题。

通过如以上所述构成电压变换电路4，能从电位VDD的信号进行电压变换成电位VCC的信号，能从电位VSS的信号进行电压变换成电位VL的信号。

图1中的选择电路5的构成如图3所示。

这里，半导体电路装置内部的高耐压的电源即电位VH接PMOS晶体管30的源极及反向栅极。

半导体电路装置的接地即电位VL接NMOS晶体管31的源极和反向栅板以及高耐压的NMOS晶体管32、33的反向栅极。这里，晶体管30、31、32、33用高耐压的晶体管。

外部系统的接地即系统接地的电位VSS连接NMOS晶体管31的栅极、构成反相器的PMOS晶体管30的栅极、和NMOS晶体管31的栅极。

在PMOS晶体管30的漏极和NMOS晶体管31的漏极的连接点处，所述系统接地VSS的反相信号NVSS连接NMOS晶体管32的栅极。

该选择电路5的两个输入信号之一的缓冲电路3输出的信号105接NMOS晶体管32的源极。另一个输入信号即信号106接NMOS晶体管33的源极。该选择电路5输出的信号107从高耐压的NMOS晶体管32的漏极与高耐压的NMOS晶体管33的漏极互相连接点处取出。

以下，说明图3的电路动作。

首先，对外部系统接地即电位VSS与半导体电路装置的接地即电位VL相等的情况(VSS＝VL)进行说明。

(VSS＝VL)时，电位VSS和半导体电路装置内部的高耐压的电位VH间存在高电压的电位差，通过PMOS晶体管30导通，NMOS晶体管31、33截止，从而NMOS晶体管32的栅极输出电位VH，NMOS晶体管32导通。

通过NMOS晶体管32导通，同时NMOS晶体管33截止，从而电压变换电路4输出的信号106在NMOS晶体管33处切断，缓冲电路3输出的信号105作为信号107输出。

这时的信号107是信号105的“H”电平为电位VDD、“L”电平为电位VSS(但这种情况下，VSS＝VL)的低电压信号。

然后，对外部系统接地即电位VSS和半导体电路装置的接地即电位VL间的电位差为高电位的情况(VSS＞＞VL)进行说明.

这时，外部系统接地即电位VSS和半导体电路装置内部的高耐压电源VH间的电压差为低电压的电位差，通过PMOS晶体管30截止，NMOS晶体管31、33导通，从而NMOS晶体管32的栅极输出电位VL，NMOS晶体管32截止。

通过NMOS晶体管32截止，同时NMOS晶体管33导通，从而缓冲电路3输出的信号105在NMOS晶体管处切断，电压变换电路4输出的信号106作为信号107输出。

这时的信号107是信号106的“H”电平为电位VCC、“L”电平为电位VL的低电压信号。

这样，只要用选择电路，就可不再另设控制信号，而能与和外部系统接地对应变化的半导体电路装置的接地电位VL相应来选择信号，另外能只用NMOS晶体管32、33构成选择电路5的开关结构，故能实现小型化及降低功耗。

另外，用PMOS晶体管30和NMOS晶体管31构成的反相电路，可不必在选择电路5之内，而在外部形成信号，能用一个反相器控制所有的选择电路，这对于半导体装置的小型化非常有效。

还有，图4表示输入至图1、2、3所示的电路装置的输入信号电位电平的例子。

电位VH为“H”电平的期间，有VH＞VCC、VDD＞VSS、VL的关系。

而电位VH为“L”电平的期间，有VDD＞VH、VSS＞VCC＞VL的关系。上述不等式也可以不一定满足，最好能这样，具体的电位关系设定如下。

电位VH为“H”电平期间

VH＞(VCC＝VDD)＞(VSS＝VL)

电位VH为“L”电平期间

VDD＞(VH＝VSS)＞VCC＞VL

更具体为，电位VH在“H”电平期间的各电位为电位VDD＝3.0伏、电位VSS＝0.0伏、电位VH＝+40伏、电位VL＝0.0伏、电位VCC＝3.0伏，电位VH在“L”电平期间的各电位为电位VDD＝3.0伏、电位VSS＝0.0伏、电位VH＝0.0伏、电位VL＝-40.0伏、电位VCC＝-37.0伏。

但并不一定限于本实施例的数值，作为电位VH输入的电压不必和内部电路的摆动高电位VH相同。但是，通常由于电压公用的电路规模小，故上述实施形态中将电位VH公用。在实际上，例如在电位VH为“H”电平期间的摆动高电源的电位VH，只要是相对于(VH≈VSS＝0.0伏)能足够使NMOS晶体管32导通的电位便可。而电位VH为“L”电平期间的摆动高电源VH的电位，若对于系统接地VSS，PMOS晶体管30截止，则也可以是有稍微一些电位差，但近似相同，即当然只要是实质上相同即可。

这样，在电位VH为“H”电位时的电位VH和电位VL的电位差与电位VH为“L”电平时的电位VH和电平VL的电位差相同，并且，电位VH为“L”电平时的电位VDD和电位VSS的电位差(VDD-VSS)与电位VCC和电位VL的电位差(VCC-VL)相同。这样，虽电位VH或电位VL本身的电位在变化，但电位VH和电位VL的电位差保持一定。

这里，上述实施例中，是以电位VDD和电位VSS的电位差及电位VCC和电位VL的电位差是3伏的情况为例进行了说明，但只要是电位差小于5.5伏的系统，则也能取得同样的效果。另外，在电位差比3.0伏还要低的低电压的场合，本发明的半导体电路装置也能动作。即在外部系统的高电位VDD和外部系统接地VSS为小于3伏的低电位差时，只要随着摆动低电源VL，输入内部电路的低耐压电源VCC，使得与外部系统的高电位VDD和外部系统接地VSS具有相同的电位差即可。这样就能根据摆动低电源即内部接地VL和外部系统的接地即系统接地的电位差进行控制，使得在选择电路5的输出端始终输出有一定电位差的信号107。

还有，上述实施形态的NAND电路1也可以为NOR电路，NOR电路2也可以为NAND电路，只要由输入的控制信号的极性(正逻辑/负逻辑)来决定即可。

另外，NAND电路1也可以为OR电路，NOR电路2也可以为AND电路，这时为了符合逻辑要求，只要在前级或后级插入反相器即可。

另外，该各实施形态的半导体电路装置能使用于驱动多个信号电极的信号电极驱动装置和驱动多个扫描电极的扫描电极驱动装置的电极配置成矩阵状的进行交流驱动的显示装置的信号电极驱动装置及扫描电极驱劝装置。尤其是进行交流驱动的被动型液晶显示屏装置的来自扫描电极驱动装置的输出电压，在交流驱动时，相对于系统接地VSS交替输出电位VH(上述实施形态中为+40伏)和电位VL(上述实施形态中为-40伏)，通过使用该半导体电路装置，能使扫描电极驱动装置的使用耐压电压减小一半。再因能将控制信号以低电压输入的信号直接输入半导体进行驱动，所以就不需要控制信号输入的信号用的电压变换电路，能将芯片做得更小。

根据本发明的半导体电路装置，即使在输入信号的高电平和低电平都是低电位时，能在外部不设追加的电平移位电路，直接输入采用摆动电源法驱动的半导体装置。另外，因能用低电压源驱动外部系统的电源所以能力求降低功耗。

另外，常对用低电压驱动的电路和进行电压变换而使用的电路分别根据各个电压的电平进行驱动，从而能降低使用的工艺过程的耐压，对于缩小芯片面积也有效果。

Claims (11)

1、一种半导体电路装置，将相对于系统接地在高电位侧具有规定电位差的直流电压源和相对于所述系统接地而电位随时间变化的电源进行输入、并驱动输出元件，其特征在于，包括

将以所述系统接地和所述直流电压源之间作为振幅的输入信号、变换成将控制成使电位相对于所述系统接地而随时间变化的内部接地、和控制成与所述内部接地的变化相对应变化并在所述内部接地为一定电位时在所述高电位侧具有所述规定电位差的内部电源之间作为振幅的变换信号、然后输出的电压变换电路；以及

根据所述内部接地电位选择所述输入信号和所述变换信号后进行输出的选择电路。

2、如权利要求1所述的半导体电路装置，其特征在于，

所述内部接地控制成交替地变成实质上和所述系统接地相同的第一电位、及在比所述第一电位低的低电位侧具有能驱动所述输出元件的电位差的第二电位。

3、如权利要求2所述的半导体电路装置，其特征在于，

所述第一电位为0伏，所述第二电位为-40伏，所述规定的电位差为小于5.5伏。

4、如权利要求1所述的半导体电路装置，其特征在于，

所述选择电路在所述内部接地和所述系统接地实质上相同时，选择所述输入信号作为输出信号，所述内部接地为在比所述系统接地低的低电位侧具有能驱动所述输出元件的电位差的电位时，选择所述变换信号作为输出信号。

5、如权利要求1所述的半导体电路装置，其特征在于，

还包括逻辑电路，该电路是为了生成输入所述选择电路的第一输入信号、及输入所述电压变换电路的第二输入信号而配置的，根据控制信号的输入使所述第一输入信号或所述第二输入信号中的任一个输出信号固定在所述系统接地或所述直流电压源的电位而输出。

6、如权利要求5所述的半导体电路装置，其特征在于，

所述控制信号这样进行控制，使得与所述内部接地的电位对应，在所述内部接地和所述系统接地实质上相同时，将所述第二输入信号固定在所述系统接地或所述直流电压源的电位，在所述内部接地为在比所述系统接地低的低电位侧具有能驱动所述输出元件的电位差的电位时，将所述第一输入信号固定在所述系统接地或所述直流电压源的电位。

7、如权利要求1所述的半导体电路装置，其特征在于，

所述电压变换电路包括

将以所述系统接地和所述直流电压源之间作为振幅的输入信号变换成以所述内部接地和所述直流电压源之间作为振幅的信号的第一电平移位器、及

将以所述内部接地和所述直流电压源之间作为振幅的所述信号变换成以所述内部接地和所述内部电源之间作为振幅的信号的第二电平移位器，

所述第二电平移位器具有设在构成所述第二电平移位器的NMOS晶体管的源极和所述内部接地之间、栅极连接所述系统接地的防止贯穿电流用的NMOS晶体管。

8、如权利要求1所述的半导体电路装置，其特征在于，

所述选择电路包括

栅极接所述系统接地的反相信号而源极接所述输入信号的第一NMOS晶体管、及

栅极接所述系统接地而源极接所述变换信号的第二NMOS晶体管，

从所述第一NMOS晶体管的漏极和所述第二NMOS晶体管的漏极互相连接的结点取出输出信号。

9、如权利要求8所述的半导体电路装置，其特征在于，

作为设在高电位电源和所述内部接地之间、输入为所述系统接地的反相器的输出供给所述反相信号。

10、如权利要求9所述的半导体电路装置，其特征在于，

与所述内部接地的变化相对应变化的所述高电位电源这样构成，

在所述内部接地为在比所述系统接地低的低电位侧成为能驱动所述输出元件的第二电位时，进行控制使其成为和所述系统地实质上相同的所述第一电位，

在所述内部接地为和所述系统接地实质上相同的第一电位时，进行控制使其成为相对于所述系统接地所述第一NMOS晶体管能将所述输入信号从源极向漏极输出的第三电位。

11、如权利要求10所述的半导体电路装置，其特征在于，

所述第一电位为0伏，所述第二电位为-40伏，所述第三电位为+40伏，所述规定电位差为小于5.5伏。

Images