CN1534742A - 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 - Google Patents
金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 Download PDFInfo
- Publication number
- CN1534742A CN1534742A CNA031079644A CN03107964A CN1534742A CN 1534742 A CN1534742 A CN 1534742A CN A031079644 A CNA031079644 A CN A031079644A CN 03107964 A CN03107964 A CN 03107964A CN 1534742 A CN1534742 A CN 1534742A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- source
- grid
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法。此用于金属斜角蚀刻的方法步骤包括:提供一衬底;于上述衬底上形成一具有相对上述衬底面法线方向生长的柱状结晶所构成的第一金属层;于上述第一金属层上形成一具有任意定向的细微晶粒结晶构成的第二金属层;形成并定义一掩模层于上述的第二金属层上;再以一蚀刻工序去除未被该掩模层所覆盖的部分的第一金属层及第二金属层,以得到一倾斜侧面。
Description
技术领域
本发明涉及一种半导体元件工艺技术(semiconductor-device-process-technology),且特别涉及一种金属斜角蚀刻的结构及其制法,和以该方法制作薄膜晶体管阵列中源极/漏极与栅极及其结构。
背景技术
为了能够在有限的芯片表面上制作足够的金属内连线及增加电路的集成度,目前大多采用多层内连线的立体架构方式,以完成各个元件的连接。因此在导电层(金属层)之间,需以介电层来作为隔离各金属内连线的介电材料,以避免元件之间产生非预期的导通;且为避免某些作为导线或电极的金属层(例如铝)与介电层(例如含硅的膜层)因工艺过程温度的关系,使得介电材料因扩散效应进入金属层产生尖峰(spike)及电致迁移(electromigration)的现象,因此会在金属层上形成一层阻挡层(barrier layer)。
然而欲在已图形化的金属层上形成阻挡层及介电层时,请参考图1a,若图形化的金属层12其蚀刻后的通道20的侧面为一直角或有底切(undercut)现象发生,则形成于其上的阻挡层14及介电层16常会在金属层12侧面边缘形成一突悬(overhang)26。若接着形成一膜层于介电层16上及上述通道20的侧壁与底部,然而,如图1b所示,通道20内的突悬(overhang)26却使得接着形成的次膜层18的溅镀非常困难,特别是在凹陷处的阶梯覆盖程度最差,这将会导致针孔(pin holes)24及短路(shorts)的现象发生,造成元件的特性不稳定。
为了解决上述所产生的问题,避免形成于金属层侧面边缘的膜层有一突悬发生,需使图形化的金属层12其蚀刻后的通道20为一倾斜侧面(taperprofile)22,请参考图2a,如此一来,接着形成于金属层12上的阻挡层14及介电层16,顺应性的形成于金属层12上,避免突悬的现象发生,请参考图2b。此种形成具有倾斜侧面(taper profile)的金属层蚀刻通道的方法,称为金属层的斜角蚀刻(taper etching)。
一般金属利用溅镀的方式形成于衬底上,例如钼、钛或是铬金属,其金属结晶构成会为一柱状(columnar)结晶结构,请参照图3a,当形成一掩模层30于此柱状(columnar)结晶结构金属层50上进行蚀刻时,此柱状(columnar)结晶结构因其晶形方向为垂直衬底,在晶粒接壤处51的蚀刻速率大于垂直晶柱方向的蚀刻速率(对金属层的垂直蚀刻速率较侧向蚀刻速率大得多),其不容易进行斜角蚀刻(taper etching),其蚀刻通道40侧面通常为一垂直侧面42(或接近垂直),请参照图3b,不利于接下来形成的膜层的阶梯覆盖(step coverage)。
在现有技术中,一种金属层斜角蚀刻的方法为,改变上述溅镀金属成膜的条件,使形成于衬底上的金属层为一任意定向的细微晶粒(fine grain)结晶构成,以取代柱状(columnar)结晶构成,请参照图3c,当形成一掩模层30于此细微晶粒(fine grain)结构金属层52上进行蚀刻时,其侧向蚀刻速率不受晶形的限制,因此可对此细微晶粒结晶结构金属层52进行蚀刻,其蚀刻通道45侧面通常为一倾斜侧面47(taper profile),请参照图3d。用此方式所得的金属膜层,其通道虽然具有一倾斜侧面,但是由细微晶粒结晶构成的金属层,其膜层的厚度有一定的限制,往往无法达到制造所需的厚度;且完全由细微晶粒结晶构成的金属层,其内部容易具有高应力(stress)存在,此金属膜层容易发生应力空孔(voids)及剥离(peeling)的现象,易造成电阻过大及断线等问题产生。为了使金属斜角蚀刻技术臻于完善,实有必要针对上述问题谋求改善的途径。
发明内容
因此,为了解决上述问题,本发明主要目的在于提供一种金属斜角蚀刻结构,其在金属层蚀刻通道具有一优选的倾斜侧面(taper profile)结构,增加次层膜层的阶梯覆盖(step coverage)能力,减少元件断线或是阻抗的增加,且其免除现有技术易发生突悬(overhang)及高应力(stress)等问题。
本发明的另一目的在于提供上述金属斜角蚀刻结构及其制造方法,以期得到如上所述具有一优选金属层倾斜侧面(taper profile)蚀刻结构。
本发明的另一目的在于将上述用于金属斜角蚀刻的方法施行于薄膜晶体管阵列总线中源极/漏极与栅极的制造,以得到具有倾斜侧面的薄膜晶体管源极/漏极与栅极结构,简化薄膜晶体管制造及避免不良结构发生。
为实现本发明上述目的,本发明所述的金属斜角蚀刻结构,其组成包括:
一衬底;一具有相对上述衬底面法线方向生长的柱状(columnar)结晶构成的第一金属层形成于上述衬底之上;一具有任意定向的细微晶粒(finegrain)结晶构成的第二金属层形成于上述第一金属层之上,且上述的第一金属层及第二金属层边缘构成一倾斜侧面(taper profile)。
为实现本发明的另一目的,本发明是关于金属斜角蚀刻结构的制造方法,其制造至少包括以下步骤:
提供一衬底;于上述衬底上形成一具有相对上述衬底面法线方向生长的柱状(columnar)结晶构成的第一金属层;于上述第一金属层上形成一具任意定向的细微晶粒(fine grain)结晶构成的第二金属层;形成并定义一掩模层于上述的第二金属层上;以及以一蚀刻工序去除未被该掩模层所覆盖的部分的第一金属层及第二金属层,以得到一倾斜侧面(taper profile)。
为实现本发明的另一目的,本发明是关于形成薄膜晶体管阵列中具有倾斜侧面结构的栅极金属电极的方法,其制造至少包括以下步骤:
提供一衬底;形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一栅极金属层于上述衬底之上;形成一具有任意定向的细微晶粒结晶构成的第二栅极金属层于上述第一金属层上;形成并定义一掩模层于上述的第二栅极金属层上;以及湿蚀刻未被该掩模层所覆盖的部分的第一栅极金属层及第二栅极金属层,以得到一倾斜侧面。
本发明还关于形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极金属电极的方法,其制造至少包括以下步骤:
提供一衬底,其上已完成栅极的制作;依序形成图案化的一栅极绝缘层、一硅层及一掺杂硅层于上述的衬底上;形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一源极/漏极金属层于上述的掺杂硅层与栅极绝缘层之上;形成一具有任意定向的细微晶粒结晶构成的第二源极/漏极金属层于上述的第一源极/漏极金属层上;形成并定义一掩模层于上述的第二源极/漏极金属层上;且以上述掺杂硅层为蚀刻停止层,湿蚀刻未被该掩模层所覆盖的部分的第一源极/漏极金属层及第二源极/漏极金属层,以得到一倾斜侧面。
本发明的形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极金属电极的方法,也可以另一形式完成,其制造至少包括以下步骤:
提供一衬底,其上已完成栅极的制作;一栅极绝缘层顺应性形成于上述栅极上;形成并定义一硅层于上述的部分栅极绝缘层上;形成并定义一掺杂硅层于上述的硅层上;形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一源极/漏极金属层于上述的第一阻挡层之上;形成一具有任意定向的细微晶粒结晶构成的第二源极/漏极金属层于上述的第一源极/漏极金属层上;形成一第二阻挡层于上述的第二源极/漏极金属层上;形成并定义一掩模层于上述的第二阻挡层上;且以上述掺杂硅层为蚀刻停止层,湿蚀刻未被该掩模层所覆盖的部分的第一阻挡层、第一源极/漏极金属层、第二源极/漏极金属层及第二阻挡层,以得到一倾斜侧面。
本发明所形成的具倾斜侧面的薄膜晶体管源极/漏极的结构,其组成至少包括:
一衬底,其上具有一栅极;一栅极绝缘层,顺应性形成于栅极上;一图案化的硅层形成于部分上述栅极绝缘层上;一图案化的掺杂硅层形成于上述的硅层上;一具有相对上述衬底面法线方向生长的柱状(columnar)结晶构成的第一源极/漏极金属层形成于上述硅层与栅极绝缘层上;且一具有任意定向的细微晶粒(fine grain)结晶构成的第二源极/漏极金属层形成于上述第一源极/漏极金属层之上,且上述的第一源极/漏极金属层及第二源极/漏极金属层边缘为倾斜侧面(taper profile)。
本发明的特征在于利用本发明所述的金属斜角蚀刻结构,是形成具有任意定向的细微晶粒(fine grain)结晶构成的第二金属层于具有相对衬底面法线方向生长的柱状(columnar)结晶构成的第一金属层上,在形成一掩模层并进行湿蚀刻时,由于第一金属层及第二金属层所构成的金属层,其上层为细微晶粒(fine grain)结晶所构成,湿蚀刻会对于此细微晶粒金属层进行一各向同性蚀刻(isotropic etching),得到倾斜的侧面,而藉由湿蚀刻对此倾斜侧面渐进蚀刻,在此细微晶粒结晶结构金属层下层的柱状(columnar)结晶结构金属层将会渐渐露出,而湿蚀刻会对先露出的柱状金属层的晶粒接壤处进行蚀刻,因此得到对柱状金属层进行各向同性蚀刻的效果,达到了使金属膜层具有倾斜侧面的目的(无论是第一金属层及第二金属层皆具有倾斜侧面)。此倾斜侧面将增加次层金属层的覆盖(coverage)能力,减少元件断线或是阻抗的增加。
本发明的另一特征是本发明所述的具有柱状(columnar)结晶构成的第一金属层及具有细微晶粒(fine grain)结晶构成的第二金属层的金属斜角蚀刻结构,在以一工艺步骤形成第一金属层后,可接着上述形成第一金属层的工艺步骤,只需调整(外加)镀膜的工艺参数(例如晶粒的散热速率等),不需其它额外的工艺,便可得到一具有细微晶粒(fine grain)结晶构成的第二金属层,跟形成金属斜角蚀刻结构的其它技术手段相比,大大节省工艺的时间及步骤,对于成本的降低及良率的提高大有助益。
附图说明
为使本发明上述目的、特征能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下,图中:
图1a及1b为一系列剖面图,用以说明在具垂直侧面金属层形成次层膜层时的现象;
图2a及2b为一系列剖面图,用以说明在具倾斜侧面金属层形成次层膜层时的现象;
图3a及3b为一系列剖面图,用以说明对具柱状结晶结构的金属层进行蚀刻得到垂直的侧面;
图3c及3d为一系列剖面图,用以说明用于金属斜角蚀刻的现有技术;
图4a~4e是说明本发明的用于金属斜角蚀刻的方法的一优选实施例的流程剖面图;
图5是说明本发明的具有倾斜侧面的薄膜晶体管栅极结构的一优选实施例的剖面图;以及
图6a~6c是说明本发明的形成薄膜晶体管具有倾斜侧面结构的源极/漏极的方法的一优选实施例的流程剖面图。
附图中的附图标记说明如下:
10 衬底 12 金属层
14 阻挡层 16 介电层
18 次膜层 20 通道
22 突悬 24 针孔
30 掩模层 40 蚀刻通道
42 垂直侧面 45 通道
47 倾斜侧面 50 柱状结晶结构金属层
51 晶粒接壤处 52 细微晶粒结晶结构金属层
100 衬底 102 第一金属层
103 晶粒接壤处 104 第二金属层
105 金属膜层 122 倾斜侧面
130 掩模层 200 衬底
202 第一栅极金属层 203 栅极金属层
204 第二栅极金属层 220 倾斜侧面
300 衬底 302 栅极
304 栅极绝缘层 306 半导体层
308 掺杂硅层 310 第一源极/漏极金属层
311 源极/漏极复合金属层 312 第二源极/漏极金属层
314 掩模层 320 通道
322 倾斜侧面
具体实施方式
以下将配合附图详细说明本发明的优选实施例。
实施例1
金属斜角蚀刻结构的工艺
请参照图4a,其显示本实施例的起始步骤。本发明所述用于金属斜角蚀刻的方法适用于一衬底100,例如是一硅晶片或是液晶显示器中具晶体管侧的衬底,其上方可以形成任何所需的半导体元件,不过此处为了简化附图,仅以平整的衬底表示。在本发明的叙述中,“衬底”一词包括半导体晶片上已形成的元件与覆盖在晶片上的各种涂膜。
首先,在上述衬底100上形成一层第一金属层102,此第一金属层102可由热蒸镀法、电子枪蒸镀法、溅镀法或搭配以上方法将其镀于衬底100上。一般利用热蒸镀法、电子枪蒸镀法及溅镀法方式将金属形成于衬底时,此金属结晶构成为一相对衬底面法线方向生长的柱状(columnar)结晶结构。此第一金属层的厚度可为500~6000埃,构成此具有相对衬底面法线方向生长的柱状(columnar)结晶构成的第一金属层的材料可择自于铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W),或是可择自由铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所任意组合的合金中。
接下来,在上述具有相对衬底面法线方向生长的柱状(columnar)结晶构成的第一金属层102上形成一具有任意定向的细微晶粒(fine grain)结晶构成的第二金属层104,并接着形成一图案化的掩模层130于部分第二金属层104上,请参考图4b。此第一金属层102及第二金属层104间有一晶粒接壤处103。此第二金属层104可由热蒸镀法、电子枪蒸镀法、溅镀法形成于第一金属层102上,且在刚形成金属膜层时,必需以一冷却(散热)步骤瞬间冷却刚成膜的金属膜层表面,藉由控制成膜条件下的初期核形成时间,而可一边控制结晶粒径,一边成膜,以使此第二金属层104由具任意定向的细微晶粒(fine grain)结晶构成。上述的冷却(散热)步骤可为以一流动的惰性气体进行瞬间冷却,而用以冷却金属膜层表面的惰性气体可包括氦气,且该冷却步骤是藉降温速率,从约2℃/秒至约40℃/秒的范围加以完成。构成此具有任意定向的细微晶粒(fine grain)结晶构成的第二金属层的材料可择自于铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W),或是可择自由铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所任意组合的合金中。本发明所述的柱状结构第一金属层102与细微晶粒结晶第二金属层104的厚度比可由大约30∶1至1∶30,且一优选厚度比可为大约20∶1至1∶5。
接着,以一湿蚀刻去除未被上述掩模层130所覆盖的部分的第二金属层104及第一金属层102。首先,请参照图4c,湿蚀刻会先对于由细微晶粒结晶所构成的第二金属层104进行一各向同性蚀刻(isotropic etching),得到第二金属层倾斜侧面122。而藉由湿蚀刻对此第二金属层倾斜侧面122的渐进蚀刻,在此细微晶粒结晶构成的第二金属层104下层的柱状结晶构成的第一金属层102将会渐渐露出,请参考图4d。而湿蚀刻会对先露出的柱状结晶构成的第一金属层102的晶粒接壤处103进行蚀刻,而柱状结晶在进行蚀刻时,蚀刻方向主要为柱状晶形成的方向,因此对于陆续露出的柱状结晶构成的第一金属层102可得到一各向同性蚀刻的效果,达到了使金属膜层105(第一金属层102及第二金属层104)具倾斜侧面122的目的,参考图4e。
实施例2
形成薄膜晶体管阵列中具有倾斜侧面结构栅极的工艺
请参考图5图,以一玻璃或是类似的材料做为本实施例的衬底200。以实施例1所述的形成金属斜角蚀刻结构的工艺方法,形成一由具有相对上述衬底面法线方向生长的柱状(columnar)结晶构成的第一栅极金属层202及具任意定向的细微晶粒(fine grain)结晶构成的第二栅极金属层204所组成的具倾斜侧面(taper profile)220的栅极金属层203。其中上述第一栅极金属层202及第二栅极金属层204可由相同或不同的材料所构成,像是铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W),或是可为相同或不同的铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所任意组合的合金。上述柱状结晶结构的第一栅极金属层202与细微晶粒结晶的第二栅极金属层204的金属膜层厚度比可由大约30∶1至1∶30,且一优选厚度比可为大约20∶1至1∶5。上述的具倾斜侧面220的栅极金属层203可更包括形成一阻挡层(barrier layer)于其上,其中上述阻挡层可择自于氮化钽、氮化钼、氮化钛、氮化钨、硅化钽及氮硅化钽所组成的组中,或由两种以上的材料所组成的复合膜层。
实施例3
形成薄膜晶体管阵列中具有倾斜侧面结构源极/漏极的工艺
在液晶显示器的薄膜晶体管(thin film transistor)的制造当中,蚀刻多个导电层使其形成具有倾斜侧面(taper profile)结构的薄膜晶体管源极/漏极是很重要的。本发明提供一种方法形成薄膜晶体管阵列总线具有一极佳倾斜侧面结构的源极/漏极,可以简化薄膜晶体管源极/漏极的工艺,提高薄膜晶体管的产能及品质。
请参考图6a,以一玻璃或是类似的材料做为本实施例的衬底300。一导电层像是金属或是合金沉积于上述衬底300上,进行一蚀刻工艺将上述导电层蚀刻制作成图形化的栅极302。做为栅极302的材料可以为铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W),也可以上述材料制作成复合层的结构,像是双层结构,或是可为铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所任意组合的合金。栅极302的厚度约为500~4000埃之间,可利用热蒸镀法、电子枪蒸镀法、溅镀法形成。接着一栅极绝缘层304形成于栅极302及衬底300上,用以作为绝缘的结构。栅极绝缘层304一般可以使用氧化物、氮化物或类似的材料,举例来说,可以利用等离子体化学气相沉积法来形成氮化硅作为栅极绝缘层。
一半导体层306,例如非晶硅(a-Si)或是多晶硅(p-Si)随后沉积于栅极绝缘层304,在此实施例中,半导体层306的厚度约为500至3000埃,在某些例子中,半导体层306也可以使用复合膜层结构。
仍参考图6a,接着,形成一掺杂硅层308于上述半导体层306上,可以利用离子掺杂工艺注入离子进入非晶硅中或是直接沉积一掺杂的硅层,例如可以利用等离子体气相沉积法直接沉积。再利用光刻工艺将上述半导体层306及掺杂硅层308形成图案于栅极302上。
请参考图6b,形成一源极/漏极复合金属层311复合金属结构层311于掺杂硅层308与栅极绝缘层304上,并在其上形成一掩模层314。上述复合金属结构层311至少包括具相对衬底面法线方向生长的柱状(columnar)结晶构成的第一源极/漏极金属层310及具任意定向的细微晶粒(fine grain)结晶构成的第二源极/漏极金属层312,且第二源极/漏极金属层312形成于第一源极/漏极金属层之上,其中形成由柱状结晶构成的第一源极/漏极金属层310及形成由细微晶粒结晶构成的第二源极/漏极金属层312的方法如实施例1所述。
上述第一源极/漏极金属层310及第二源极/漏极金属层312可由相同或不同的材料所构成,如铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W),或是可为相同或不同的铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所任意组合的合金。上述柱状结晶结构的第一源极/漏极金属层310与细微晶粒结晶的第二源极/漏极金属层312的金属膜层厚度比可由大约30∶1至1∶30,且一优选厚度比可为大约20∶1至1∶5。参考图6c,以一湿蚀刻去除未被上述掩模层314所覆盖的部分的第二源极/漏极金属层312及第一源极/漏极金属层310,如实施例1所述,可使源极/漏极复合金属层311的通道320具有倾斜侧面322,得到具有倾斜侧面结构的膜薄晶体管源极/漏极。
综上所述,本发明提出一种金属斜角蚀刻结构,此倾斜侧面将增加次层金属层的覆盖(coverage)能力,减少元件断线或是阻抗的增加。藉由本发明,可以增加次层膜层的覆盖(coverage)能力,有效避免现有技术中因为阶梯覆盖不良所导致元件断线或是阻抗的增加的问题,并确保元件具有高可靠度的接触。本发明所述的具柱状(columnar)结晶构成的第一金属层及具细微晶粒(fine grain)结晶构成的第二金属层的金属斜角蚀刻结构,在以一工艺步骤形成第一金属层后,可继续上述形成第一金属层的工艺步骤,只需调整(外加)镀膜的工艺参数(例如晶粒的散热速率等),不需其它额外的工艺,可得到一具有细微晶粒(fine grain)结晶构成的第二金属层。再经一蚀刻工序后,便可达到对金属斜角蚀刻的目的,跟先前用于金属斜角蚀刻的技术手段相比,不仅可简化制造的步骤,对于金属斜角蚀刻结构的良率提高也大有裨益。
虽然本发明已以优选实施例公开如上,但是其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围的情况下,可作些许的更动与润饰,因此本发明的保护范围应以所附的权利要求所确定的为准。
Claims (29)
1.一种金属斜角蚀刻结构,其至少包括:
一衬底;
一具有相对上述衬底面法线方向生长的柱状结晶构成的第一金属层形成于上述衬底之上;以及
一具任意定向的细微晶粒结晶构成的第二金属层形成于上述第一金属层之上,且上述的第一金属层及第二金属层边缘为倾斜侧面。
2.如权利要求1所述的金属斜角蚀刻结构,其中上述第一金属层及第二金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的组,或是上述金属所任意组合的合金中。
3.如权利要求1所述的金属斜角蚀刻结构,其中上述第一金属层与第二金属层的金属膜层厚度比是由大约30∶1至1∶30。
4.如权利要求1所述的金属斜角蚀刻结构,其中上述第一金属层与第二金属层的金属膜层厚度比是由大约20∶1至1∶5。
5.一种用于金属斜角蚀刻的方法,至少包括下列步骤:
提供一衬底;
于上述衬底上形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一金属层;
于上述第一金属层上形成一具任意定向的细微晶粒结晶构成的第二金属层;
形成并定义一掩模层于上述具任意定向的细微晶粒结晶构成的第二金属层上;以及
以一蚀刻工序去除未被该掩模层所覆盖的部分的第一金属层及第二金属层,以使得到一倾斜侧面。
6.如权利要求5所述的用于金属斜角蚀刻的方法,其中上述第一金属层及第二金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的组,或是上述金属所任意组合的合金中。
7.如权利要求5所述的用于金属斜角蚀刻的方法,其中上述第一金属层与第二金属层的金属膜层厚度比是由大约30∶1至1∶30。
8.如权利要求5所述的用于金属斜角蚀刻的方法,其中上述第一金属层与第二金属层的金属膜层厚度比是由大约20∶1至1∶5。
9.如权利要求5所述的用于金属斜角蚀刻的方法,其中上述蚀刻工序为一湿蚀刻。
10.一种具有倾斜侧面的薄膜晶体管栅极结构,其至少包括:
一将要形成薄膜晶体管的衬底;
一具有相对上述衬底面法线方向生长的柱状结晶构成的第一栅极金属层形成于上述衬底之上;以及
一具任意定向的细微晶粒结晶构成的第二栅极金属层形成于上述第一栅极金属层之上,且上述的第一栅极金属层及第二栅极金属层边缘为倾斜侧面。
11.如权利要求10所述的具有倾斜侧面的薄膜晶体管栅极结构,更包括一阻挡层顺应性形成于上述具倾斜侧面的第一栅极金属层及第二栅极金属层上,其中上述阻挡层选自氮化钽、氮化钼、氮化钛、氮化钨、硅化钽及氮硅化钽所组成的组,或由两种以上的材料所组成的复合膜层中。
12.如权利要求10所述的具有倾斜侧面的薄膜晶体管栅极结构,其中上述第一栅极金属层及第二栅极金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的组,或是上述金属所任意组合的合金中。
13.如权利要求10所述的具有倾斜侧面的薄膜晶体管栅极结构,其中上述第一栅极金属层与第二栅极金属层的金属膜层厚度比是由大约30∶1至1∶30。
14.如权利要求10所述的具有倾斜侧面的薄膜晶体管栅极结构,其中上述第一栅极金属层及第二栅极金属层的金属膜层厚度比是由大约20∶1至1∶5。
15.一种形成薄膜晶体管阵列中具有倾斜侧面结构的栅极的方法,其中该薄膜晶体管阵列形成于一衬底上,该方法至少包括下列步骤:
形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一栅极金属层于上述衬底之上;
形成一具任意定向的细微晶粒结晶构成的第二栅极金属层于上述的第一栅极金属层上;
形成并定义一掩模层于上述的第二栅极金属层上;以及
湿蚀刻未被该掩模层所覆盖的部分的第一栅极金属层及第二栅极金属层,以使得到一具有倾斜侧面结构的栅极。
16.如权利要求15所述的形成薄膜晶体管阵列中具有倾斜侧面结构的栅极的方法,更包括顺应性形成一阻挡层于上述具倾斜侧面的第一栅极金属层及第二栅极金属层上,其中上述阻挡层选自氮化钽、氮化钼、氮化钛、氮化钨、硅化钽及氮硅化钽所组成的组,或由两种以上的材料所组成的复合膜层中。
17.如权利要求15所述的形成薄膜晶体管阵列中具有倾斜侧面结构的栅极的方法,其中上述第一栅极金属层及第二栅极金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的组,或是上述金属所任意组合的合金中。
18.如权利要求15所述的形成薄膜晶体管阵列中具有倾斜侧面结构的栅极的方法,其中上述第一栅极金属层与第二栅极金属层的金属膜层厚度比是由大约30∶1至1∶30。
19.如权利要求15所述的形成薄膜晶体管阵列中具有倾斜侧面结构的栅极的方法,其中上述第一栅极金属层及第二栅极金属层的金属膜层厚度比是由大约20∶1至1∶5。
20.一种具有倾斜侧面的薄膜晶体管源极/漏极结构,其至少包括:
一衬底,其上具有一栅极;
一栅极绝缘层,顺应性形成于栅极上;
一图案化的硅层形成于部分上述栅极绝缘层上;
一图案化的掺杂硅层形成于上述的硅层上;
一具有相对上述衬底面法线方向生长的柱状结晶构成的第一源极/漏极金属层形成于上述硅层与栅极绝缘层上;以及
一具任意定向的细微晶粒结晶构成的第二源极/漏极金属层形成于上述第一源极/漏极金属层之上,且上述的第一源极/漏极金属层及第二源极/漏极金属层边缘为倾斜侧面。
21.如权利要求20所述的具有倾斜侧面的薄膜晶体管源极/漏极结构,其中上述第一源极/漏极金属层及第二源极/漏极金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的族群,或是上述金属所任意组合的合金中。
22.如权利要求20所述的具有倾斜侧面的薄膜晶体管源极/漏极结构,其中上述第一源极/漏极金属层与第二源极/漏极金属层的金属膜层厚度比是由大约30∶1至1∶30。
23.如权利要求20所述的具有倾斜侧面的薄膜晶体管源极/漏极结构,其中上述第一源极/漏极金属层及第二源极/漏极金属层的金属膜层厚度比是由大约20∶1至1∶5。
24.一种形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其至少包括下列步骤:
提供一衬底,其上形成有一栅极;
顺应性形成一栅极绝缘层于上述的栅极上;
形成并定义一硅层于上述的部分栅极绝缘层上;
形成并定义一掺杂硅层于上述的硅层上;
形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一源极/漏极金属层于上述的掺杂硅层与栅极绝缘层之上;
形成一具任意定向的细微晶粒结晶构成的第二源极/漏极金属层于上述的第一源极/漏极金属层上;
形成并定义一掩模层于上述的第二源极/漏极金属层上;以及
以上述掺杂硅层为蚀刻停止层,湿蚀刻未被该掩模层所覆盖的部分的第一源极/漏极金属层及第二源极/漏极金属层,以使得到一具有倾斜侧面结构的源极/漏极。
25.一种形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其至少包括下列步骤:
提供一衬底,其上形成有一栅极;
顺应性形成一栅极绝缘层于上述的栅极上;
形成并定义一硅层于上述的部分栅极绝缘层上;
形成并定义一掺杂硅层于上述的硅层上;
形成一第一阻挡层于上述的掺杂硅层与栅极绝缘层之上;
形成一具有相对上述衬底面法线方向生长的柱状结晶构成的第一源极/漏极金属层于上述的第一阻挡层之上;
形成一具任意定向的细微晶粒结晶构成的第二源极/漏极金属层于上述的第一源极/漏极金属层上;
形成一第二阻挡层于上述的第二源极/漏极金属层上;
形成并定义一掩模层于上述的第二阻挡层上;以及
以上述掺杂硅层为蚀刻停止层,湿蚀刻未被该掩模层所覆盖的部分的第一阻挡层、第一源极/漏极金属层、第二源极/漏极金属层及第二阻挡层,以使得到一具有倾斜侧面结构的源极/漏极。
26.如权利要求24或25所述的形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其中上述第一源极/漏极金属层及第二源极/漏极金属层由相同或不同的材料所构成,其选自铬(Cr)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)及钨(W)所组成的族群,或是上述金属所任意组合的合金中。
27.如权利要求24或25所述的形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其中上述第一源极/漏极金属层与第二源极/漏极金属层的金属膜层厚度比是由大约30∶1至1∶30。
28.如权利要求24或25所述的形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其中上述第一源极/漏极金属层及第二源极/漏极金属层的金属膜层厚度比是由大约20∶1至1∶5。
29.如权利要求25所述的形成薄膜晶体管阵列中具有倾斜侧面结构的源极/漏极的方法,其中上述第一阻挡层及第二阻挡层由相同或不同的材料所构成,其选自氮化钽、氮化钼、氮化钛、氮化钨、硅化钽及氮硅化钽所组成的组,或由两种以上的材料所组成的复合层中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03107964 CN1263107C (zh) | 2003-03-27 | 2003-03-27 | 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03107964 CN1263107C (zh) | 2003-03-27 | 2003-03-27 | 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1534742A true CN1534742A (zh) | 2004-10-06 |
CN1263107C CN1263107C (zh) | 2006-07-05 |
Family
ID=34283058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03107964 Expired - Lifetime CN1263107C (zh) | 2003-03-27 | 2003-03-27 | 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1263107C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013040821A1 (zh) * | 2011-09-20 | 2013-03-28 | 深圳市华星光电技术有限公司 | 一种薄膜、图案层及其制造方法 |
CN105655231A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
CN106229260A (zh) * | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
-
2003
- 2003-03-27 CN CN 03107964 patent/CN1263107C/zh not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013040821A1 (zh) * | 2011-09-20 | 2013-03-28 | 深圳市华星光电技术有限公司 | 一种薄膜、图案层及其制造方法 |
CN105655231A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
CN105655231B (zh) * | 2014-11-13 | 2018-07-06 | 北京北方华创微电子装备有限公司 | 一种刻蚀用掩膜组及应用其的衬底刻蚀方法 |
CN106229260A (zh) * | 2016-08-31 | 2016-12-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
WO2018040475A1 (zh) * | 2016-08-31 | 2018-03-08 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
US10367066B2 (en) | 2016-08-31 | 2019-07-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN1263107C (zh) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0982771B1 (en) | Process for semiconductor device fabrication having copper interconnects | |
CN1790663A (zh) | 半导体元件及制造铜导线的方法 | |
CN1808717A (zh) | 具有铁电电容器的半导体器件及其制造方法 | |
CN1731575A (zh) | 半导体器件及其制造方法 | |
TWI539636B (zh) | 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 | |
CN1794456A (zh) | 用于半导体元件的电容器及其制造方法 | |
JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
CN1092840C (zh) | 制造半导体器件的方法 | |
CN1667811A (zh) | 形成布线结构的方法和半导体器件 | |
CN1233853A (zh) | 形成多级互连结构的方法 | |
CN1236481C (zh) | 改善阻障层的覆盖均匀性的方法及具有该阻障层的内连线 | |
CN1263107C (zh) | 金属斜角蚀刻结构、源极/漏极与栅极结构及其制造方法 | |
JPH0766291A (ja) | 半導体装置の製造方法 | |
US20060157764A1 (en) | Methods and apparatuses for producing a polymer memory device | |
US20090242945A1 (en) | Semiconductor device and method of fabricating the same | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
CN1260777C (zh) | 制造半导体器件的接触垫的方法 | |
JP2009038248A (ja) | 半導体装置及びその製造方法 | |
CN1945841A (zh) | Tft lcd阵列基板结构及非保形绝缘薄膜形成方法和应用 | |
CN1702827A (zh) | 半导体器件的制造方法 | |
CN1462069A (zh) | 布线结构的形成方法 | |
JP4659436B2 (ja) | 半導体装置の製造方法 | |
JPH0964313A (ja) | 半導体装置の配線方法 | |
JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100790816B1 (ko) | 반도체 메모리 디바이스의 배선 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20060705 |