CN1534669A - 时钟脉冲生成装置 - Google Patents

Abstract

一种时钟脉冲生成装置，检测电路(12)，监视通过相位调制而记录的地址信息重迭的摆动数据，检测该摆动数据的相位调制部分向PLL电路(13)输入的期间。然后，在与检测结果相适应的期间，生成上升的保持信号(S4)，将保持信号(S4)向PLL电路(13)输出，从而固定PLL电路(13)的输出。从而能高精度地生成与通过相位调制而记录的地址信息的摆动信号同步的基准时钟脉冲。

Description

时钟脉冲生成装置

技术领域

本发明涉及一种生成用于例如盘媒体的记录控制等的时钟脉冲的时钟脉冲生成装置。

背景技术

近年来，作为记录媒体，光盘等盘媒体正在日益普及。在这些盘媒体中，还存在着可以记录数据的媒体。例如，DVD-R(Digital VersatileDisc-Recordable)、DVD-RW(Digital Versatile Disc-Rewritable)等，就是这种盘媒体。另外，盘的记录格式与DVD-R、DVD-RW(以下，将它们称作DVD-R/RW)不同的DVD+R、DVD+RW(以下，将它们称作DVD+R/RW)等也在日益普及。

DVD-R/RW，在盘的平坦面(陆地；land)上具有被称作“槽”的沟所构成的轨道。该轨道略呈蛇行(摆动)，由这种蛇行，可以读取出具有一定周期的摆动信号。摆动，是与盘的记录格式所确定的数据长的数据记录区域一一对应形成的。

在DVD-R/RW中，作为数据格式，用1帧(93字节)×26构成1扇区；作为记录格式，每1帧分配8个周期的摆动信号。另外，在DVD-R/RW中，除摆动之外，还以一定的间隔，在轨道上设置有被称作“陆地预置槽(LPP)”的、记录着盘上的物理性的位置信息(地址信息)的区域。该LPP，以每2帧一次的比例设置。通过LPP的再生而获得的LPP信号，基本上以摆动信号的每16个脉冲中1～3个脉冲的比例，使摆动信号重迭。而且，通过1个扇区的LPP信号的组合，可以获得地址信息。

另一方面，在DVD+R/RW中，用1帧(93字节)×26构成1扇区，作为数据格式，和DVD-R/RW一样。但是记录格式却和DVD-R/RW不同，每2帧分配93个周期的摆动信号。另外，在DVD+R/RW中，不形成LPP，通过对摆动的蛇行成分进行调制，调制摆动信号的相位，从而形成表示盘上的物理性的位置信息(地址信息)的地址隐含槽(ADIP)。该ADIP，以每2帧一次的比例设置，对93个周期的摆动信号中，前头的8个周期进行相位调制后制作而成。所以，通过组合1个扇区的ADIP，可以获取地址信息。

图3是表示在DVD+R/RW中的摆动信号的一个示例的波形图。该图所示的(a)～(c)，摆动信号A的相位分别被调制。作为相位调制的模式，例如，可以准备3种，各模式分别与SYNC(同步)、位值“0”、位值“1”对应。而且，1个扇区的ADIP的模式，可分别与各值替换，成为显示地址信息的数据。

例如，图3(a)表示与SYNC(同步)对应的模式，图3(b)表示与位值“0”对应的的模式，图3(c)表示与位值“1”对应的的模式。此外，在该图中，“PW”、“NW”，表示摆动信号A的相位的正、负，信号B，表示将摆动信号A二值化后的摆动数据。

可是，当在旋转控制这些盘媒体，并使用激光照射该旋转控制的盘媒体以便在其上记录数据之际，最好能使该记录动作按照与盘媒体的旋转速度同步的基准时钟脉冲进行。使用这种与盘媒体的旋转速度同步的基准时钟脉冲，就能将在盘媒体上记录的例如1比特的数据的记录区域保持一定等等，从而可以准确地进行数据的记录控制。

这种基准时脉冲，可采用下述方法获取：再生所述摆动信号A后，将其2值化，利用PLL电路，生成与该摆动数据B同步的脉冲信号。也就是说，用相位比较器，比较通过压控振荡器振荡控制的时钟脉冲与摆动数据B的相位，将与这两个信号的相位差对应的电压反馈给控制振荡器，就能生成与摆动信号A同步的基准时钟脉冲。

但是，如上所述，摆动中形成有ADIP，这样，在表示地址信息的相位调制方式的盘媒体中，因摆动信号A的相位会反转，所以存在摆动数据B的周期与摆动信号A原来的周期不同(脉冲宽度变长)的部位(参照图3)。因此，在生成基准时钟脉冲之际，因PLL电路会跟踪所述周期不同之处，所以不能高精度地生成与摆动信号A正确同步的基准时钟脉冲。

另外，因上述原因，在现有技术中，无法用共同的PLL电路生成分别与形成有LPP的盘媒体(例如DVD-R/RW等)和形成有ADIP的盘媒体(例如DVD+R/RW等)对应的基准时钟脉冲。

发明内容

本发明就是针对这种情况而研制出来的，其目的是要提供能高精度地生成与通过相位调制所记录地址信息的摆动信号同步的基准时钟脉冲的时钟脉冲生成装置。

为了达到上述目的，本发明之1所述的发明，在接收包括通过相位调制处理而记录的地址信息在内的一定周期的摆动信号，生成与所述摆动信号同步的时钟脉冲信号的时钟脉冲生成装置中，PLL电路，按照所述摆动信号和所述时钟脉冲信号的相位差，生成振荡时钟脉冲，使该振荡时钟脉冲与所述摆动信号同步后，作为所述时钟脉冲信号输出。检测电路，监视所述摆动信号，检测所述摆动信号中含有所述地址信息的期间，根据其检测结果，使所述PLL电路的振荡输出固定。这样，在生成与所述摆动信号同步的时钟脉冲信号之际，可以防止所述PLL电路跟踪所述摆动信号的周期变化，从而高精度地生成与所述摆动信号正确同步的时钟脉冲信号。

本发明之2所述的发明，在所述检测电路中，保持信号生成部，根据所述检测结果，在互不相同的期间，生成固定所述PLL电路的振荡输出的第1及第2保持信号。然后，信号选择部，选择第1及第2保持信号中的某一个，向所述PLL电路输出。这样，就能在与所述第1保持信号对应的期间，或与所述第2保持信号对应的期间，固定所述PLL电路的振荡输出。

在本发明之3所述的发明中，所述第1保持信号，从所述摆动信号的周期变化的第1时刻起，到该第1时刻以后的下一个所述摆动信号的周期变化的第2时刻为止的期间，固定所述PLL电路的振荡输出。将这种第1保持信号作为固定所述PLL电路的振荡输出的信号采用时，可以将PLL电路的保持期间限定在最小限度，从而能使时钟脉冲信号与摆动信号高速同步。

在本发明之4所述的发明中，所述第2保持信号，将所述摆动信号的周期变化的时刻作为始点，在至少比所述第1保持信号长的任意期间，固定所述PLL电路的振荡输出。在将这种第2保持信号作为固定所述PLL电路的振荡输出的信号采用时，能够可靠地防止PLL电路跟随摆动信号的周期变化。

采用本发明之5所述的发明后，还具有根据所述摆动信号进行计数动作，推测摆动信号中含有所述地址信息的期间，输出同步保护信号的同步保护电路；所述检测电路，将所述同步保护电路输出的所述同步保护信号，作为第3保持信号，向所述PLL电路输出。这样，在检测电路不能检测摆动信号的周期变化时，也能在该处可靠地防止PLL电路跟随摆动信号的周期变化。

采用本发明之6所述的发明后，所述PLL电路还具有：输出与所述摆动信号和所述振荡时钟脉冲的相位差相适应的相位差信号的相位比较器，和按照所述相位差信号进行输出的电荷泵；所述检测电路，将所述第1乃至第3保持信号中的某一个，向所述相位比较器和所述电荷泵中的至少某一方输出，使所述PLL电路的振荡输出固定。

采用本发明之7所述的发明后，还具有用一定的分频比率，对所述振荡时钟脉冲进行分频，然后向所述相位比较器输出的分频器，从而能够根据所述摆动信号的周期，变更所述分频器的分频比率。这样，就可以使用共同的PLL电路，生成与记录格式不同的多种盘媒体一一对应的时钟脉冲信号。

附图说明

图1是表示数据记录控制装置具有的时钟脉冲生成装置的一种实施方式的方框图。

图2是表示该实施方式中，检测与SYNC模式对应的ADIP时，检测电路动作示例的波形图。

图3是表示摆动信号的一个示例的波形图，(a)是表示与SYNC模式对应的模式，(b)是表示与位值(0)对应的模式，(c)是表示与位值(1)对应的模式。

图中：S1…第1保持信号；S2…第2保持信号；S3…作为第3保持信号的同步保护信号；S4…保持信号；11…时钟脉冲生成装置；12…检测电路；13…PLL电路；16…同步保护电路；21…作为保持信号生成部的监视器部；24～26…作为选择信号的第1～第3选择器；31…相位比较器；32…电荷泵；35…分频器。

具体实施方式

下面，参阅附图，在与DVD+R/RW之类的盘记录媒体对应的数据记录控制装置所具有的时钟脉冲生成装置中，应用本发明涉及的时钟脉冲生成装置的一种实施方式，作一阐述。

在本实施方式中，成为数据记录控制装置的记录对象的DVD+R/RW，作为该盘内起导向槽作用的预置槽，形成螺旋状。在这个预置槽上，形成所定周期的蛇行成分(摆动)。由该摆动成分获得的摆动信号，具有“817.5kHz”的频率。另外，在预置槽上，例如，将8个摆动周期作为一个单位，每隔93个摆动周期，写入通过对所述摆动成分进行调制后，表示盘上的物理性的位置信息(地址信息)的ADIP(参阅图3(a)～(c))。

图1是表示数字记录控制装置中的时钟脉冲生成装置的结构的方框图。

时钟脉冲生成装置11，包括检测电路12及PLL电路13。检测电路12，监视从盘读取的二值化的摆动数据，检测通过相位调制后，摆动数据的周期与摆动信号本来的周期的相异(脉冲宽度变长)的部位。然后，在与检测结果对应的期间，生成固定PLL电路13的输出的保持信号。PLL电路13，比较该电路13的输出信号(分频信号)和所述摆动数据的相位，将与该相位差对应的电压，向压控振荡器(VCO)输出，生成与该摆动信号同步的基准时钟脉冲(时钟脉冲信号)。

由该PLL电路13输出的分频时钟脉冲，输入给解调电路15。解调电路15，输入分频时钟脉冲及所述摆动数据，检测出摆动信号记录的ADIP(摆动信号的相位调制部分)，解调地址信息。该解调电路15与同步保护电路16连接。同步保护电路16，根据摆动数据进行计数动作，根据计数值，推断记录各ADIP的部位(相当于1个ADIP单位的8个摆动周期的期间)，生成同步保护信号。该同步保护信号，在相当于1ADIP单位的8个摆动周期的期间，上升成H电平，即使由于某种原因，没有检测出ADIP期间，也能在摆动数据上，每2帧生成一个分隔，以便判断。

首先，详述检测电路12的具体结构。

检测电路12，具有：作为保持信号生成部的监视器部21；第1及第2OR门22、23；以及作为选择部的第1～第3选择器24～26。

监视器部21，监视摆动信号二值化后的摆动数据，在被相位调制后的该摆动数据(图3所示的摆动数据B)的脉冲宽度变长的部位，生成使PLL电路13的输出固定的第1及第2保持信号S1、S2。

在这里，第1保持信号S1，是在每93个摆动周期中所记录的各ADIP中摆动数据的相位分别反转的部位，具体地说，是在摆动数据的相位成为负(图3所示的“NW”)的部位，使PLL电路13的输出成为固定的的信号。而第2保持信号S2，设定得至少比第1保持信号S1长，是在从各ADIP中摆动数据的相位最初开始反转的部位起，具体地说，从摆动数据的相位最初成为负(图3所示的“NW”)的部位起的任意期间，使PLL电路13的输出成为固定的的信号。此外，输出第2保持信号S2的任意期间，可由图中未示出的寄存器等预先设定，例如，在本实施方式中，设定成比记录各地址信息的8个摆动周期(1个ADIP单位)长若干的期间。

现在，如图2所示，讲述监视器部21检测出例如相当于SYNC模式的ADIP(参阅图3(a))时的情况。这时，监视器部21，在ADIP的一个单位——摆动数据的8个周期中，从摆动数据的周期不同的点(第1时刻)起，到下一个摆动数据的周期不同的点(第2时刻)为止的4个摆动周期的期间，输出H电平的第1保持信号S1。另外，监视器部21，将摆动数据的周期不同的点(时刻)，作为始点，根据寄存器的设定，例如10个摆动周期的期间，输出H电平的第2保持信号S2。

第1OR门22，向第1选择器24输出监视器部21输出的第1保持信号S1与同步保护电路16输出的同步保护信号S3(第3保持信号)的逻辑和的信号。第1选择器24，响应第1选择信号SE1，选择所述第1保持信号S1和第1OR门22输出的信号中的某一个，向第3选择器26输出。

第2OR门23，向第2选择器25输出监视器部21输出的第2保持信号S2与同步保护电路16输出的同步保护信号S3(第3保持信号)的逻辑和的信号。第2选择器25，响应第2选择信号SE2，选择所述第2保持信号S2和第2OR门23输出的信号中的某一个，向第3选择器26输出。

第3选择器26，响应第3选择信号SE3，选择所述第1及第2选择器24、25输出的信号中的某一个，将该信号作为第4保持信号S4，向PLL电路13输出。

此外，上述第1～第3选择信号SE1～SE3，由图中未示出的控制电路供给。

采用这种结构的检测电路12，可以将监视器部21输出的第1保持信号S1、第2保持信号S2及同步保护信号S3(第3保持信号)中的某一个，作为保持信号S4输出。

下面，详述PLL电路13的具体结构。

PLL电路13，具有相位比较器31、电荷泵32、低通滤波器(以下称作“LPF”)33及压控振荡器(以下称作“VCO”)34和分频器35。

相位比较器31，输入摆动数据和分频器35输出的分频信号，比较它们的相位，向电荷泵32输出具有与该相位差对应的脉冲宽度的信号。电荷泵32，向LPF23输出与来自相位比较器31的相位差信号对应的电流；LPF33，向VCO34输出与电荷泵32的输出电流量对应的电压。VCO34，根据LPF33的输出电压振荡输出，将其振荡时钟脉冲作为所述基准时钟脉冲输出。

该VCO34输出的振荡时钟脉冲，被输入分频器35。然后，分频器35，生成具有用一定的分频比对该振荡时钟脉冲进行分频后的频率的分频信号。该分频信号，作为一方的输入，反馈给所述相位比较器31。

在这种结构的PLL电路13中，根据来自相位比较器31的相位差信号，变更电荷泵32的输出电流值和LPF33的输出电压值，从而相应地变更VCO34的振荡频率。PLL电路13，反复进行这种反馈动作，从而使基准时钟脉冲(具体地说，是VCO34输出的振荡时钟脉冲的分频信号)与摆动信号同步。

在本实施方式中，来自所述检测电路12的保持信号S4，输入给该PLL电路13的相位比较器31。相位比较器31，响应该保持信号S4，停止摆动信号和VCO的振荡时钟脉冲(的分频信号)的相位比较动作。这样，电荷泵32的电流值及LPF33的电压保持一定值。即：在此期间，PLL电路输出的基准时钟脉冲的频率固定为一定值。

所以，PLL电路13，在生成基准时钟脉冲之际，不跟踪摆动数据的周期变化，能够高精度地生成与该摆动数据正确同步的基准时钟脉冲。

此外，以上讲述了生成与DVD+R/RW的摆动信号同步的基准时钟脉冲的情况。但本实施方式的时钟脉冲生成装置11，还可以通过变更分频器35的分频比，生成与DVD-R/RW的摆动信号同步的基准时钟脉冲。

例如，在对应来自DVD+R/RW的摆动数据生成基准时钟脉冲时，因对817.5KHz摆动数据的2个周期，将基准时钟脉冲分割成32个周期，就成为26.16MHz，所以将分频器35的分频比设定成“1/32”。而对应来自DVD-R/RW的摆动数据，生成基准时钟脉冲时，因对140KHz摆动数据的2个周期，将基准时钟脉冲分割成186个周期就成为26.16MHz，所以将分频器35的分频比设定成“1/186”。

采用上述的本实施方式后，可以获得如下效果：

(1)、检测电路12，监视摆动信号(具体地说，是摆动数据)，在该摆动信号的周期不同的部位，生成使PLL电路13的输出固定的保持信号S4。这样，在生成基准时钟脉冲时，能防止PLL电路13跟随摆动信号的周期变化。所以，时钟脉冲生成装置11，可以高精度地生成与摆动信号正确同步的时钟脉冲。

(2)、检测电路12，能够从监视器部21输出的保持期间互不相同的2种的第1及第2保持信号S1、S2中，选择某一个，作为保持信号S4输出。这样，在将第1保持信号S1作为保持信号S4采用时，可以将PLL13的保持期间限制在最小限度，使基准时钟脉冲与摆动信号高速同步。另外，在将第2保持信号S2作为保持信号S4采用时，能可靠地防止PLL电路13跟随摆动信号的周期变化。

(3)、检测电路12，可以将来自同步保护电路16的同步保护信号S3，作为保持信号S4输出，以便在记录着各ADIP的部位，使PLL电路可靠地保持。这样，在监视器部21不能检测摆动信号的周期变化时，也能可靠地防止PLL电路在该部位追随摆动信号的周期变化。

(4)、在本实施方式中，通过变更分频器35的分频比，可以利用共同的PLL电路13，生成与记录格式互不相同的多种盘媒体(DVD-R/RW及DVD+R/RW等)一一对应的基准时钟脉冲。而且，采用这种结构，还有利于消减时钟脉冲生成装置11的电路规模。

此外，所述实施方式，还可以做如下的变更。

·第1保持信号S1，并不限于本实施方式的样态。就是说，作为第1保持信号S1，只要是在记录ADIP的部位(8个摆动周期的期间)，至少在摆动数据的周期与摆动信号本来的周期不同的部位，能使PLL电路13保持的信号就行。

·第2保持信号S2，并不限于本实施方式的样态。就是说，输出第2保持信号S2的所定的期间，可以通过变更预先设定的寄存器的内容，在比相当于1个ADIP单位的8个摆动周期长的期间或短的期间等中任意变更。

·使PLL电路13保持的方法，并不局限于本实施方式所示的方法。例如，也可以向电荷泵32输入来自检测电路12的保持信号S4，从而使PLL电路13的输出固定。这时，电荷泵32，在输入保持信号S4的期间，无视来自相位比较器31的相位信号，输出一定的电流值。

·在本实施方式中，作为电荷泵32，示出了电流输出型的电荷泵，但也可以是电压输出型的电荷泵。

·在本实施方式中，将作为记录对象的盘媒体，定为DVD+R/RW，但并不限于这些盘媒体。

综上所述，采用本实施方式后，可以提供能高精度地生成与通过相位调制而记录的地址信息的摆动信号同步的基准时钟脉冲的时钟脉冲生成装置。

Claims (7)

1.一种时钟脉冲生成装置，是接收包含通过相位调制处理而记录的地址信息在内的所定周期的摆动信号，生成与所述摆动信号同步的时钟脉冲信号的时钟脉冲生成装置，其特征在于：

包括：按照所述摆动信号和所述时钟脉冲信号的相位差，生成振荡时钟脉冲，并使该振荡时钟脉冲与所述摆动信号同步后作为所述时钟脉冲信号输出的PLL电路；和

监视所述摆动信号，检测所述摆动信号中含有所述地址信息的期间，根据其检测结果，使所述PLL电路的振荡输出固定的检测电路。

2.如权利要求1所述的时钟脉冲生成装置，其特征在于：所述检测电路包括：

根据所述检测结果，生成在彼此不同的期间固定所述PLL电路的振荡输出的第1及第2保持信号的保持信号生成部；和

选择所述第1及第2保持信号中的某一个，向所述PLL电路输出的信号选择部。

3.如权利要求2所述的时钟脉冲生成装置，其特征在于：所述第1保持信号，从所述摆动信号的周期产生变化的第1时刻起，到该第1时刻以后的下一个所述摆动信号的周期产生变化的第2时刻为止的期间，固定所述PLL电路的振荡输出。

4.如权利要求2或3所述的时钟脉冲生成装置，其特征在于：所述第2保持信号，将所述摆动信号的周期产生变化的时刻作为始点，在至少比所述第1保持信号长的任意期间，固定所述PLL电路的振荡输出。

5.如权利要求1～4中任一项所述的时钟脉冲生成装置，其特征在于：还具有根据所述摆动信号进行计数动作，推测摆动信号中含有所述地址信息的期间，输出同步保护信号的同步保护电路，

所述同步保护电路，向所述检测电路输出所述同步保护信号，

所述检测电路，将所述同步保护信号，作为第3保持信号，向所述PLL电路输出。

6.如权利要求5所述的时钟脉冲生成装置，其特征在于：所述PLL电路还具有：输出与所述摆动信号和所述振荡时钟脉冲的相位差相对应的相位差信号的相位比较器；和

按照所述相位差信号进行输出的电荷泵，

所述检测电路，将所述第1乃至第3保持信号中的某一个，向所述相位比较器和所述电荷泵中的至少某一方输出，使所述PLL电路的振荡输出固定。

7.如权利要求6所述的时钟脉冲生成装置，其特征在于：还具有用所定的分频比率，对所述振荡时钟脉冲进行分频，然后向所述相位比较器输出的分频器，

根据所述摆动信号的周期，变更所述分频器的分频比率。