TWI245983B - Clock generation apparatus - Google Patents
Clock generation apparatus Download PDFInfo
- Publication number
- TWI245983B TWI245983B TW093103872A TW93103872A TWI245983B TW I245983 B TWI245983 B TW I245983B TW 093103872 A TW093103872 A TW 093103872A TW 93103872 A TW93103872 A TW 93103872A TW I245983 B TWI245983 B TW I245983B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- phase
- clock
- period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
- G11B7/2407—Tracks or pits; Shape, structure or physical properties thereof
- G11B7/24073—Tracks
- G11B7/24082—Meandering
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1245983 五、發明說明(1) 【發明所屬之技術領域 評…Γ”是有關於一種產生用於例如碟媒體(disc ^ 二)的記錄控制等的時脈的時脈產生裝置。 【先刖技術】 ^年來,作為記錄媒體,光碟等碟媒體正在日益普 ϊ 些碟媒體中’ ·存在*可以記錄資料的媒體。例
_ R(Digital Versatile Disc-Recordable) 'DVD 錄!VerSatile DisC-Rewritable)等,就是這 ”,、-。另外,碟的記錄格式與_R、DVD _RW(以 下,將它們稱作MD-R/RW)不同的DVD+R、MD+RW(以 下’將它們稱作DVD+R/RW)等也在日益普及。 DVD — R/RW在碟的平坦面(陸地;丨扣心上具有被稱作" 槽(groove),’的溝所構成的軌道。該軌道略呈蛇行(擺 動),由這種蛇行可以讀取出具有一定周期的擺動 (yobb 1 e)彳5號。擺動是與碟的記錄格式所確定的資料長的 資料§己錄區域一一對應形成的。 在DVD-R/RW中,作為資料袼式,用位元組)χ 2 6構成1磁區,作為記錄格式,每}幀分配8個周期的擺動 信號。另外,在DVD—R/RW中,除擺動之外,還以一定的 間隔,在軌道上設置有被稱作,,陸地預置槽(1犯(1 pre p 11,LPP)π的記錄著碟上的物理性的位置資訊(地址資訊) 的區域。該LPP以每2幀一次的比例設置。藉由Lpp的再生 而獲得的LPP信號,基本上以擺動信號的每16個脈衝 〜3個脈衝的比例,使擺動信號重疊。而且,藉由1個磁區
13143pif.ptd 第6頁 1245983 五、發明說明(2) 的L P P信號的組合,可以獲得地址資訊。 另一方面,在DVD +R/RW中,用1幀(93位元組)X 26構 成1磁區,作為資料格式,和DVD —r/rw —樣。但是記錄格 式卻和DVD —R/RW不同,每2幀分配93個周期的擺動信號。 另外’在DVD +R/RW中,不形成LPP,藉由對擺動的蛇行成 分進行調製,調製擺動信號的相位,從而形成表示碟上的 物理性的位置資訊(地址資訊)的地址隱含槽(addressing implicit groove,以下用,,ADIP” 表示)。該ADIp 以每2 幀 一次的比例設置,對93個周期的擺動信號中,前頭的8個 周期進行相位調製後製作而成。所以,藉由組合1個磁區 的AD I P,可以獲取地址資訊。 信號的一個示例的波 號A的相位分別被調 以準備3種,各模式 位(b i t )值11 〇 ”、位值 式’可分別與各值替 對應的模式,圖3 (b) c)表示與位值” 1 ”對 、nNW” ’表示擺動信 擺動信號A數位化後 圖3是表示在DVD +R/RW中的擺動 形圖。該圖所示的(a)〜(c ),擺動信 製。作為相位調製的模式,例如,可 分別與同步(,以下用,’SYNC”表示)、 ’’ 1 ’’對應。而且,1個磁區的AD〗p的模 換,成為顯示地址資訊的資料。 一例如’圖3(a)表示與SYNC(同步) 表不與位值” 〇"對應的的模式,圖3 ( 應的的模式。此外,在該圖中,,,pw" 號A的相位的正、負,信號B,表示將 的擺動資料。 旋轉:料
1245983 五、發明說明(3) 言己錄動作按照與碟媒體的旋轉速度 使用廷種與碟•體的方走轉速度同步纟時脈進行。 碟媒體上記錄的例如1位元的資料的基準時脈’就能將在 這種基準時脈衝,可採用下 號A後,將其數位化1用相鎖定迴=取.再生擺動信 loop,以下用"pTT"本-、 (Phase locked 的脈衝信铲。也'"不用’產生與該擺動資料β同步 制挺$ a也尤 用相位比較器,比較藉由電爆於 x濟态振蕩控制的時脈與擺動資料B的相彳二 個信號的相位差對應的電壓的^將與這兩 與擺動信號Α同步的基準時脈。“㈣振^ ’就能產生 資二如ί,擺動中形成有ADIP,這樣,在表示地址 反轉,製方式的碟媒體令,因擺動信號A的相位會 不ru r又存在擺動資料8的周期與擺動信號A原來的周期 :同(脈衝寬度變長)的部位(參照圖3)。因 术的月』 口 =,PLL電路會跟縱周期不同之處,所以不能 门π又 生與擺動“號A正確同步的基準時脈。
另卜口上述原因,在現有技術中,無法用共同的 Λ電路產生分別與形成有LPP的碟媒體(例如DVD — R/RW f )和形成有ADIP的碟媒體(例如MD +R/RW等)對應的基準 時脈。 【發明内容】 本發明提供的時脈產生裝置就是針對這種情況而研製 出來的其目的是要能高精度地產生與藉由相位調製所記 翻 第8頁 13143pi f.ptd 1245983 五、發明說明(4) 錄位址資訊的擺動信號同步的基準時脈。 在接達到上述目的,本發明提出一種時脈產生裝置, 又包括藉由相位調製處理而記錄的地址資訊在内 於時擺動信號’產生與擺動信號同步的時脈信號,而 相位ί產ί裝置中,PLL電路按照擺動信號和時脈信號的 後,作*產生振蕩時脈,使該振蕩時脈與擺動信號同步 擺動=ϋ脈信號輸出。檢測電路則監視擺動信號,檢測 PLL電°敗、含有地址資訊的期間,根據其檢測結果,使、 同步的振蕩輸出功率固定。因此,在產生與擺動信號 周期變: ::,:’可以防止PLL電路跟蹤擺動信號的 信號化,…精度地產生與擺動信號正確同步的時脈 =照本發明的較佳實施例時脈 號產生部,根據檢=果 信號中的宜一袖: 琥選擇部,選擇第1及第2保接 PLL電路的振蕩輪出功率。干符^就對應的期間,固定 保持本:ΚΓί實施例時脈產生裝置,上述之第1 時刻以後的下周期變化的第1時刻起,到該以 期間,固定PLL電^動^ #b的周期變化的第2時刻為止的 作為固定PLL電路的振#山J率。將這種第1保持信號 的振蕩輸出功率的信號採用時,可以將 1245983 五、發明說明(5) PLL電路的保持期間限 與擺動信號高速同步。在最小限度,從而能使時脈信號 依照本發明的較祛每— 保持信號將擺動信缺只施例時脈產生裝置,上述之第2 比第1保持信號長^任咅周髮期變化的時刻作為始黑占,在至少 率。在將這種第2保拄=^間,固定PLL電路的振蕩輸出功 率的信號採用時,处」吕號^作為固定PLL電路的振蕩輸出功 的周期變化。 犯^可罪地防止PLL電路跟隨擺動信號 擺動= =實施例時脈產生裝4 ’還具有根據 期間,輸出同步保$ =測擺動信號中含有地址資訊的 將同步保護電路輪出^ =本一同步保護電路。而檢測電路 向PLL電路輸出的同/保護信號作&第3保持信號’ 周期變化時,也妒。Λ’/檢測電路不能檢測擺動信號的 號的周期變化。匕^處可罪地防止PLL電路跟隨擺動信
電路施例時脈產生裝4,上述之PLL . b較态,用以輸出與擺動信號和振蕩時 一個 A 4 7 檢測電路將第1乃至第3保持信號中的某 DT T +,向相位比較器和電荷泵中的至少某一方輸出,使 PLL電路的振蕩輸出功率固定。 /、 …沾,照本發明的較佳實施例時脈產生裝置,還具有用一 二的二,比ί對振蕩時脈進行分頻,然後向相位比較器輸 、刀頻器,從而能夠根據擺動信號的周期,變更分頻
第10頁 1245983 五、發明說明(6) H : f 1匕率。這樣,就可以使用共同的PLL電路,產生 /、11 2式不同的多種碟媒體一 一對應的時脈信號。 易懂下之i述和其他㈣、特徵和優點能更明顯 說明如ΐ 幸父佳實施例’並配合所附圖式,作詳細 【實施方式】 對廡’參閱附圖,在與DVD+R/RW之類的碟記錄媒體 = = = :裝置所具有的時脈產生裝置中,: 在本與於生裝置的一種實施方式,作一闡述。 的_ +R/貝RW%\,/肉為資料記錄控制裝置的記錄物件 螺旋狀。在這個預内起導向㈣㈣預置槽’形成 動)。由w、 ,形成所定周期的蛇行成分(擺 頻率。擺動/^刀獲得的擺動信號,具有”817.5kHZ,'的 個簞付—,預置槽上,例如,將8個擺動周期作為一 製後,表母擺動周期’寫入藉由對擺動成分進行調 Π/ 的物理性的位置資訊(地址資訊)的 ADIP(參閱圖3(a) 〜(c))。 構的;1 框是圖表不數位記錄控制裝置中的時脈產生裝置的結 、目I φ ϋ產生裝置11 ’包括檢測電路12及pll電路13。檢 讀取的數位化的擺動資料,檢測二 昱(脈衝=声貝料的周期與擺動信號本來的周期的相 t脈衝1度—變長)的部位。然[在與檢測結果對應的期 曰 固疋PLL電路13的輸出的保持信號。PLL電路13, 第11頁 1245983 五、發明說明(7) 比較該電路1 3的輸出信號(分頻信號)和擺動資料的相位, 將與該相位差對應的電壓,向電壓控制振蕩器(vc〇)輸 出,產生與該擺動信號同步的基準時脈(時脈信號)。 由該PLL電路13輸出的分頻時脈,輸入給解調b電路 15。解調電路15,輸入分頻時脈及擺動資料,檢測出擺動 信號記錄的AD I P (擺動信號的相位調製部分),解調地址資 訊。該解調電路15與同步保護電路丨6連接。同步|呆護電路 1 6,根據擺動資料進行計數動作,根據計數值,推斷記錄 各ADIP的部位(相當於1個ADIP單位的8個擺動周期的期 間),產生同步保護信號。該同步保護信號,在相當於 1AD IP單位的8個擺動周期的期間,上升成η電平,即使由 於某種原因,沒有檢測出ADIP期間,也能在擺動資料上, 每2幀產生一個分隔,以便判斷。 、 首先,詳述檢測電路1 2 檢測電路1 2,具有:作 21 ;第1 及第 20R 閘 22、23 ; 擇器2 4〜2 6。 的具體結構。 為保持信號產生部的監視器部 以及作為選擇部的第1〜第3選 監視器部21,監視擺動信號數位化後的擺動 被相位調製後的該擺動資料(圖3所示的擺動資料= 寬度變長的部位,產生使PLL電路13的輸出 及第2保持信號si、S2。 口疋的第1 在這裏’第1保持信號81,是在每93個擺 記錄的各謝中擺動資料的相位分別反轉的M d中所 說,是在擺動資料的相位成為負(圖3所示的" ”體地
1245983
輸出功率成為固定的的信號。而第2保 持t唬S2,,又疋得至少比第}保持信號S1長,是 ADIP中擺動資料的相位最初開始反轉的部位起,具 說,從擺動資料的相位最初成為負(圖3所示的if =的任意期間,使PLL電路13的輸出功率成為固定的的 k唬。此外,輸出第2保持信號32的任意期間,可由 未不出的寄存器等預先設定,例#,在本實施方式中,設 定成比記錄各地址資訊的8個擺動周期(丨個…卯單位)長若 干的期間。 現在,如圖2所示,講述監視器部21檢測出例如相合 於SYNC模式的ADIP(參閱圖3(a))時的情況。這時,監視田器 部21 l在ADIP的一個單位一 一擺動資料的8個周期中π,從 擺動資料的周期不同的點(第丨時刻)起,到下一個擺動資 料的周期不同的點(第2時刻)為止的4個擺動周期的期間、, 輸出Η電平的第1保持信號81。另外,監視器部21,將擺動 ^料的周期不同的點(時刻),作為始點,根據寄存器^設 疋例如1 0個擺動周期的期間,輸出Η電平的第2保持信號 第10R閘22 ’向第1選擇器24輸出監視器部21輸出的第 1保持彳a號S 1與同步保護電路1 6輸出的同步保護信號μ (第 3保持信號)的邏輯和的信號。第i選擇器24,回應第i選擇 化號8£1 ’選擇第1保持信號81和第1〇R閘22輸出的信號中 的某一個,向第3選擇器26輸出。 第20R閘23,向第2選擇器25輸出監視器部21輸出的第2保
13143pif.ptd 第13頁 1245983 五、發明說明(9) 〜 持$號S2與同步保護電路16輸出的同步保護信號S3(第3保 f #唬)的邏輯和的信號。第2選擇器2 5,回應第2選擇信 號SE2 ’選擇第2保持信號32和第2〇R閘23輸出的信號中的 某一個,向第3選擇器26輸出。 第3選擇器26,回應第3選擇信號3]5;3,選擇第1及第2 選擇器24、25輸出的信號中的某一個,將該信號作為第4 保持信號S 4,向P L L電路1 3輸出。 此外,上述第1〜第3選擇信號SE1〜SE3,由圖中未示 出的控制電路供給。
採用這種結構的檢測電路12,可以將監視器部21輸出 的第1保持信號S1、第2保持信號S2及同步保護信號33(第3 保持信號)中的某一個,作為保持信號34輸出。 下面,詳述PLL電路13的具體結構。 PLL電路13,具有相位比較器31、電荷泵32、低通濾 波器(low pass filtei·,以下稱作” LPF”)33及電壓控制振 iW 器(voltage controlled oscillator,以下稱作,,vc〇") 3 4和分頻器3 5。 相位比較器3 1,輸入擺動資料和分頻器3 5輸出的分頻 信號,比較它們的相位,向電荷泵32輸出具有與該相位差 對應的脈衝寬度的信號。電荷泵32,向LPF23輸出與來自 相位比較器31的相位差信號對應的電流;lPF33,向vc〇34 輸出與電荷栗32的輸出電流量對應的電壓。vc〇34,根據 LPF33的輸出電壓振蕩輸出功率,將其振蕩時脈作為基準 時脈輸出。 "
13143pif.ptd
1245983 五、發明說明(10) 、該VC034輸出的振蕩時脈,被輸入分頻器35。然後, 7刀頻器3 5 ’產生具有用一定的分頻比對該振蕩時脈進行分 頻後的頻率的分頻信號。該分頻信號,作為一方的輸入, 反饋給相位比較器3 1。 在這種結構的PLL電路1 3中,根據來自相位比較器31 的相=差k號,變更電荷泵32的輸出電流值*LpF33的輸 出電壓,,從而相應地變更vc〇34的振蕩頻率。pLL電路 1J3,,復進行這種反饋動作,從而使基準時脈(具體地 說’是VC034輸出的振蕩時脈的分頻信號)與擺動信號同 〇 在本實施方式中,來自檢測電路12的保持信號S4,輸 ^給該PfL電路1 3的相位比較器3丨。相位比較器3丨,回應 该保持信號S4,停止擺動信號和礼〇的振蕩時脈(的分頻信 號^的相位比較動作。這樣,電荷泵32的電流值及的 電壓保持一定值。即:在此期間,PLL電路輸出的基準時 脈的頻率固定為一定值。 &次所以,PLL電路13,在產生基準時脈之際,不跟蹤擺 貝料的周期變化,能夠高精度地產生與該擺動 同步的基準時脈。 $ 此外’以上講述了產生與DVD +R/RW的擺動信號同步 σ、土準時脈的情況。但本實施方式的時脈產生裝置11,還 可以藉由變更分頻器35的分頻比,產生與DVD—^0的 動h號同步的基準時脈。 例如,在對應來自DVI) +R/RW的擺動資料產生基準時
1245983
五、發明說明(11) 脈時’因對817· 5KHz擺動資料的2個周期,將基準時脈八 割成32個周期,就成為26·16ΜΗζ,所以將分頻器”的分^ 比設定成”1/32”。而對應來自DVD—R/RW的擺動資料,產 生基準時脈時,因對14〇KHz擺動資料的2個周期,將基準 時脈分割成186個周期就成為26· 16MHz,所以將分頻=35 的分頻比設定成"1 / 1 8 6,,。 採用上述的本實施方式後,可以獲得如下效果: 次”(1 )、檢測電路1 2,監視擺動信號(具體地說,是擺動 育料),在該擺動信號的周期不同的部位,產生使pLL電路
=的輸出固定的保持信號84。這樣,在產生基準時脈時, 能防止PLL電路13跟隨擺動信號的周期變化。所以,時脈 產生裝置1 1,可以高精度地產生與擺動信號正確同步的 脈。 τ (2)、檢測電路12,能夠從監視器部以輸出的保持期 間互不相同的2種的第1及第2保持信號SI、S2中,選擇某 一個,作為保持信號S4輸出。這樣,在將第丨保持信號 =為保持信號S4採用時,可以wpLL13的保持期間限制在 =]限度,使基準時脈與擺動信號高速同步。另外,在將 "2保持化^S2作為保持信號S4採用時,能可靠地防止PLL 電路1 3跟隨擺動信號的周期變化。 半仅檢測電路12,可以將來自同步保護電路16的同 ^ ^S3,作為保持信號S4輸出,以便在記錄著各 = 立,飢[電路可靠地保持。這樣,在監視器部 月匕欢測擺動彳5號的周期變化時,也能可靠地防止PLl
13143pif.ptd 第16頁 1245983 五、發明說明(12) 電路在該部位追隨擺動信號的周期變化。 (4)、在本實施方式中, 比,可以利用共同的…電路13,3與/己=,分頻 準時脈。而且:用:^ VD^R/RW f )--對應的基 置11的電路規模。 、。冓’還有利於消減時脈產生裝 此=,貫施方式,還可以做如下的變更。 第1保持仏號s 1,並不限於本實施方式的;1 是說,作為第1保掊作铼以 4貝〇乃式的樣態。就 個擺動周期的期間)f ^少^是在記錄ADIP的部位(8 行。 此使PLL電路13保持的信號就 是說2: ‘2出保第1 ί fS2,並不限於本實施方式的樣態。就 預先設;:Γ存保/二號,在所定的_^ 擺動周期長的期間或短:期單位的8個 3.使PLL電路1 3保持的方法, 所示的方法。例如,也可u w +局限於本只把方式 也T以向電荷泵32輸入來自檢測電路 :=ΐ3Γ,;Γ使PLL電路13的輸出功率固η 比軟琴3 1的相/彳輸入保持信號^的期間,無視來自相位 比車又⑽的i目位信號,輸出-定的電流值。 型的電5 t H"式中’作為電荷泵32,*出了電流輸出 但也可以是電壓輸出型的電荷泵。 貝施方式中,將作為記錄物件的碟媒體,定為 13143pif.ptd 第17頁 1245983 五、發明說明(13) DVD + R/RW ’但並不限於這些碟媒體。 綜上’採用本實施方式後,可以提供能高精度地產生 與藉由相位調製而記錄的位址資訊的擺動信號同步的基準 時脈的時脈產生裝置。 雖然本發明已以較佳實施例揭露如上,然其並 限定本發明,任何熟習此技藝者,在不脫離本^ 和範圍内,當可作些許之更動與潤飾,因此本 精神 範圍當視後附之申請專利範圍所界定者為準。x月之保護
1245983 圖式簡單說明 圖1是表亍^二欠、 一種實施方式的貝料記錄控制裝置具有的時脈產生裝置的 圖2是表示實方框圖。 時,檢測電路备^施方式中,檢測與SYNC模式對應的ADIP 圖3是表示勒作示例的波形圖。 表示與SYNC模不式"對動*信號的一個示例的波形圖,其中U)是 模式以及(〇是表_應^的模式、(b)是表示與位值(〇)對席的 【'式標示說明】不與位值⑴對應的模式。 第1保持信號 第2保持信號 為同步保護信號 保持信號 時脈產生裝置 檢測電路 相鎖定迴路(PLL)電路 解調電路 同步保護電路 作為保持信號產生部的監視器部 23 : OR閘 … ·作為信號選擇部的第1〜第3選擇琴 相位比較器 ° 電荷泵 低通濾波器 電壓控制振蕩器 3 5 ··分頻器 13143pif.ptd 第19頁
Claims (1)
- Ϊ245983 六、申請專利範圍 理而_種時脈產生裝置,用以接收包含藉由相位調製處 產生鱼:的一地址資訊在内的所定周期的一擺動信號,而 產生裝ίϊί信號同步的一時脈信號,其特徵在於該時脈 信號的:〃鎖疋迴路(PLL)電路,按照該擺動信號和該時脈 動信f卢Π j差,產生一振蕩時脈,並使該振蕩時脈與該擺 疏冋步後輸出為該時脈信號;以及 中含有::!岔,監視該擺動信號,以於檢測該擺動信號 迴路!的期間,根據—檢測結果,使_ 尾路的一振蕩輸出功率固定。 貝疋 徵在====第1項所述的時脈產生裝置,其特 一保持信號產生部,根據 冋的期間固定該相鎖定迴路^ /則、、果’產生在彼此不 1保持信號與-第2保持信號以J该振蕩輸出功率的-第 第1與_持信號其中之 徵在於該第1保持J^虎圍^ U述的時脈產生裝置,其特 -第1時刻起,到該第i時刻?:動信號的周期產生變化的 期產生變化的一第2時刻為1後的下一個該擺動信號的周 電路的振蕩輪出功率。‘、的期間,固疋該相鎖定迴路 4.如申請專利範圍第2 在於該第2保持信號,將項的時脈產生裝置,其特徵 __ μ擺動信號的周期產生變化的時 I 13143pif.ptd 第20頁 1245983 六、申請專利範圍 刻作為始點,在至 定該相鎖定迴路電 5 ·如申請專利 裝置,其特徵在於 一同步保護電 推測該擺動信號中 護信號, 該同步保護電 號 該第1保持信號長的任意期間,固 路的振蕩輸出功率。 =第1〜3項中任一項所述的時脈產生 更包括: t 路,以根據該擺動信號進行計數動作, 含有該地址資訊的期間,輸出一同步保 路,向該檢測電路輸出該同步保護信 將該同步保護信號,作為一第3保持 路電路輸出。 ° 範圍第5項所述的時脈產生裝置,发 路電路更包括: 〃、 ’輸出與該擺動信號和該振蕩時脈 位差信號;以及 照該相位差信號進行輸出, 將該第1至第3保持信號中的一個,向該 荷泉中的至少一方輸出,使該相鎖定= 功率固定。 範圍第6項所述的時脈產生裝置,其特 便用所定的分頻比率,對該振蕩時脈進 相位比較器輸出, 就的周期,變更该分頻器的分κ 該檢測 向該相 6.如申 電路, 鎖定迴 請專利 徵在於該相鎖定迴 一相位比較器 號 位差相對應 一電荷 該檢測 相位比較器 路電路的振 7.如申 徵在於更包 一分頻 行分頻,然 根據該 的一相 泵,按 電路, 和該電 蕩輸出 請專利 括: 器,以 後向該 擺動信
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042417A JP2004253057A (ja) | 2003-02-20 | 2003-02-20 | クロック生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200422813A TW200422813A (en) | 2004-11-01 |
TWI245983B true TWI245983B (en) | 2005-12-21 |
Family
ID=33025700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093103872A TWI245983B (en) | 2003-02-20 | 2004-02-18 | Clock generation apparatus |
Country Status (5)
Country | Link |
---|---|
US (1) | US20050002299A1 (zh) |
JP (1) | JP2004253057A (zh) |
KR (1) | KR100597158B1 (zh) |
CN (1) | CN1320550C (zh) |
TW (1) | TWI245983B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI427458B (zh) * | 2006-11-30 | 2014-02-21 | Semiconductor Energy Lab | 時脈產生電路以及具有時脈產生電路之半導體裝置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070247199A1 (en) * | 2006-04-19 | 2007-10-25 | Mediatek Inc. | Phase-locked loop apparatus having aligning unit and method using the same |
CN105388817B (zh) * | 2015-12-23 | 2018-02-27 | 珠海格力智能装备技术研究院有限公司 | 脉冲的生成方法及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528574A (en) * | 1992-03-09 | 1996-06-18 | Hitachi, Ltd. | Disk reproducing apparatus capable of increasing speed of access to disks recorded at constant linear velocity |
US5563860A (en) * | 1993-05-28 | 1996-10-08 | Teac Corporation | Optical disk drive |
JPH0793911A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 情報記録再生装置 |
EP0886275B1 (en) * | 1996-10-11 | 2004-03-31 | SANYO ELECTRIC Co., Ltd. | Digital recording method |
TW451191B (en) * | 1997-03-19 | 2001-08-21 | Hitachi Ltd | Wobble signal detecting circuit, wobble abnormality detecting circuit, information processing apparatus using these circuit and method, and recording medium used in the apparatus or method |
JPH1173645A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 光ディスク装置 |
US6606286B1 (en) * | 1998-01-05 | 2003-08-12 | Mitburri Electric Co., Ltd | Tln signal generating apparatus used in optical disc drive and optical disc drive equipped with the apparatus, and optical disc drive equipped with amplitude adjusting apparatus for tracking error signal |
DE69926957T2 (de) * | 1998-06-23 | 2006-07-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Aufzeichnungsgerät für optische Platte und Verfahren zur Aufzeichnung von Daten auf eine optische Platte |
US6104682A (en) * | 1998-07-23 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Disk apparatus having a data reproducing system using a digital PLL |
JP2000339692A (ja) * | 1999-05-26 | 2000-12-08 | Hitachi Ltd | 情報の記録再生方法、及び情報の記録再生装置 |
JP2002208231A (ja) * | 2001-01-10 | 2002-07-26 | Ricoh Co Ltd | 情報記録再生装置のpll装置 |
JP4487433B2 (ja) * | 2001-03-02 | 2010-06-23 | ヤマハ株式会社 | 記録媒体記録装置 |
JP2003007004A (ja) * | 2001-06-19 | 2003-01-10 | Sony Corp | 情報記録再生装置および方法、記録媒体、並びにプログラム |
TW591613B (en) * | 2002-03-26 | 2004-06-11 | Via Tech Inc | Method and related device for achieving stable writing state of compact disk driver by adjusting writing clock |
-
2003
- 2003-02-20 JP JP2003042417A patent/JP2004253057A/ja active Pending
-
2004
- 2004-02-16 CN CNB200410005076XA patent/CN1320550C/zh not_active Expired - Fee Related
- 2004-02-18 TW TW093103872A patent/TWI245983B/zh not_active IP Right Cessation
- 2004-02-18 US US10/781,330 patent/US20050002299A1/en not_active Abandoned
- 2004-02-19 KR KR1020040011066A patent/KR100597158B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI427458B (zh) * | 2006-11-30 | 2014-02-21 | Semiconductor Energy Lab | 時脈產生電路以及具有時脈產生電路之半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
KR20040075758A (ko) | 2004-08-30 |
KR100597158B1 (ko) | 2006-07-05 |
CN1320550C (zh) | 2007-06-06 |
JP2004253057A (ja) | 2004-09-09 |
TW200422813A (en) | 2004-11-01 |
US20050002299A1 (en) | 2005-01-06 |
CN1534669A (zh) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3176331B2 (ja) | Pll回路 | |
TWI267841B (en) | Phase locked loop for controlling an optical recording device and method thereof | |
US5212601A (en) | Disk drive data synchronizer with window shift synthesis | |
TWI267722B (en) | Clock generating method and clock generating apparatus | |
TWI275078B (en) | Frequency and phase control apparatus and maximum likelihood decoder | |
JPS5850827A (ja) | フェーズ・ロック・ループ回路 | |
TW529247B (en) | Digital wave generation device and method | |
JPH10312542A (ja) | 光ディスクの製造方法、光ディスク及び光ディスク装置 | |
JPS623498B2 (zh) | ||
TWI245983B (en) | Clock generation apparatus | |
TW472248B (en) | Optical disc recording method and apparatus, optical disc, and optical disc reproducing apparatus | |
TW200910332A (en) | PLL circuit, recording apparatus, and clock-signal generating method | |
TW441186B (en) | PLL circuit | |
JPH10276044A (ja) | デジタル信号の位相比較方法、位相比較回路、位相比較器における位相比較方法、位相比較器、pll回路、データ復調回路、及び、データ読み出し装置 | |
TWI277962B (en) | Method and apparatus for generating sampling clock for burst cutting area of an optical disc | |
TW587372B (en) | Method and apparatus for fast locking clock phase of phase lock loop | |
TW200412581A (en) | High speed optical recording apparatus | |
US3996612A (en) | Test code generator | |
TW200426787A (en) | Decode apparatus | |
TW501113B (en) | Optical disc | |
JP2009099169A (ja) | ジッタ計測器及びこれを用いた光ディスク装置 | |
JPS59111415A (ja) | 位相比較器 | |
TWI283112B (en) | Phase locked loop control method and apparatus | |
JP3847731B2 (ja) | クロック生成回路、光ディスク装置 | |
JPH0879059A (ja) | 基準クロック発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |