JP2002208231A - 情報記録再生装置のｐｌｌ装置 - Google Patents

Abstract

(57)【要約】 【課題】 情報記録再生装置のＰＬＬ回路において、位
相変調ウォブル方式で記録されたディスクの再生データ
に再生クロックを再同期させるときの回復に要する時間
を短かくし、ウォブル信号の周期の測定精度を向上させ
る。 【解決手段】 位相変調ウォブル方式で記録されたディ
スクの情報の記録再生を行う情報記録再生装置のＰＬＬ
回路１３に、立上がり検出器３２，３３、カウンタ３
４，３５、比較器３６、フリップフロップ３７を設け
て、ウォブル信号の位相の反転を検出したときは周波数
検出器２０による再生クロックＣＫの周波数制御を禁止
させ、それ以外のときは禁止させないように制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光ビームをディ
スク形状の情報記録媒体に照射することにより、データ
の記録と再生を行う情報記録再生装置の、製造時にディ
スク上に書込まれたディスク上のアドレス情報等を表わ
す位相変調ウォブル信号と記録されているデータを同時
に再生し、そのデータからクロック信号を抽出するＰＬ
Ｌ回路等のＰＬＬ装置に関する。

【０００２】

【従来の技術】従来、情報の記録及び再生が可能な光デ
ィスクは、図６に示すように、ディスクの回転数を制御
するために情報を記録する溝であるグルーブ１００を一
定周期でウォブル（Ｗｏｂｂｌｅ）して形成している。
ここで、「ウォブルする」とは、グルーブ１００をディ
スクの半径方向に僅かに蛇行させることを意味してい
る。また、製造時にディスク上のアドレスを表わす情報
（アドレス情報）が書込まれていて、情報が記録されて
いなくても、光ディスク上のアドレスが検出できるよう
になっている。

【０００３】そのアドレス情報は、溝と溝の間に位置す
るデータ記録領域でないランド１０１の領域にピットを
形成する方式や、データ単位であるセクタの先頭のデー
タトラック中に一定長さの領域を割り当てる方式等によ
り書込みして記録されている。この２つの方式のうち、
前者の方式では、記録されているデータがノイズになる
ため、アドレス情報の検出が容易でないという問題があ
り、後者の方式では、その領域を割り当てた分だけデー
タ用の有効領域が減少するという問題がある。

【０００４】そこで、ウォブルしたグルーブ１００の蛇
行方向に応じて電圧の変化する信号（以下「ウォブル信
号」という）の位相を変調させ、それによってアドレス
情報を表わす方式（以下「位相変調ウォブル方式」とい
う）の光ディスクが開発され、商品化されようとしてい
る。

【０００５】ここで、上述のような光ディスクにおける
位相変調ウォブル方式について、図面を参照して説明す
る。図７は、位相変調したウォブル信号の波形の一例を
図示したものである。この方式では、８ウォブル周期を
一単位として０または１を表している。同図の（Ａ）と
（Ｂ）とでは、それぞれウォブル信号の位相が変調され
ていて、同図（Ａ）は０を、（Ｂ）は１を表わしてい
る。

【０００６】また、この例では８ウォブル周期を一単位
とする情報が９３ウォブル毎に一つづつ等間隔で配置さ
れていて、その５２単位で一つの情報を表わしている。
この８ウォブル周期を一単位とする情報をアドレス・イ
ン・プリグルーブ（以下「ＡＤＩＰ」と略記する）と呼
ぶ。なお、図７において正、負はそれぞれウォブル信号
の位相の正負を示している。Ｖｒｅｆはウォブル信号を
出力するバンドパスフィルタ（ＢＰＦ）の基準電圧を示
し、Ｖｔ１とＶｔ３はともに位相の反転を検出するため
のしきい電圧を示している。

【０００７】次に、従来のディスクの回転を制御する方
法を線速一定（ＣＬＶ）とする場合を例にとり、光スポ
ットが光ディスクのトラックを正しくたどるようにトラ
ッキングを制御するための制御信号を出力する方法と、
プッシュプル法によりグルーブ１００のウォブル信号を
読み出す方法を行うための信号再生回路１４について説
明する。

【０００８】図８は、その信号再生回路１４の構成を示
すブロック図である。信号再生回路１４は、ディテクタ
１、Ｉ／Ｖ変換器２、アナログ演算器３、等化回路４、
２値化回路５、フェーズ・ロックド・ループ回路（一般
に「ＰＬＬ回路」と称している）６及びローパスフィル
タ（ＬＰＦ）７と、トラッキング駆動回路８、バンドパ
スフィルタ（ＢＰＦ）９、検出回路１０、周波数比較回
路１１及び分周器１２とから構成されている。

【０００９】この信号再生回路１４は、グルーブ１００
上に集光されたビームスポット１０２からの戻り光（図
６参照）を４分割のＰＩＮダイオードで光電変換して出
力し、その出力電流をＩ／Ｖ変換器２により電圧に変換
して、それぞれ各ＰＩＮダイオードに対応する電圧信号
ＶＡ、ＶＢ、ＶＣ、ＶＤを出力する。

【００１０】その電圧信号ＶＡ、ＶＢ、ＶＣ、ＶＤは、
アナログ演算器３に入力され、ＶＡ＋ＶＢ−ＶＣ−ＶＤ
なる演算処理を行ってトラッキング誤差信号Ｅが出力さ
れ、同時にグルーブ１００のウォブル信号Ｆも再生され
る。

【００１１】そして、信号再生回路１４は、ローパスフ
ィルタ７により、トラッキング誤差信号Ｅのみを出力し
てトラッキング駆動回路８に入力させ、トラッキング駆
動信号Ｇを出力する。また、ウォブル信号Ｆをバンドパ
スフィルタ９を通過させることによって、Ｓ／Ｎ比の良
好なウォブル信号Ｆを生成して、これを検出回路１０に
より２値化した上で、その２値化したウォブル信号のデ
ータ（以下「２値化データ」という）Ｈを周波数比較回
路１１に入力する。その周波数比較回路１１は、分周器
１２から出力される基準周波数を所定の分周比Ｎで分周
した信号と２値化データＨを比較してスピンドルモータ
制御信号Ｉを出力する。

【００１２】上記各ＡＤＩＰの一単位は、位相の変調に
よってそれぞれ周波数が変動し、異なった周波数になっ
ているため、検出回路１０は、図７のしきい電圧Ｖｔ
１、Ｖｔ３を基準にウォブル信号の位相が反転したこと
を検出すると、図示しない内部カウンタにより、８ウォ
ブル周期に相当する期間は制御信号Ｓを１にして出力す
る。すると、周波数比較回路１１に対して基準周波数と
の比較の禁止が指示される。

【００１３】次に、上述した信号再生回路１４におい
て、再生信号から再生クロックＣＫを抽出する方法につ
いて説明する。アナログ演算器３から電圧信号ＶＡ、Ｖ
Ｂ、ＶＣ、ＶＤを加算した（ＶＡ＋ＶＢ＋ＶＣ＋ＶＤ）
再生信号Ｊを出力し、それをコンデンサＣＰによるＡＣ
カップリング後、等化回路４で記録再生の周波数特性を
補償する。その後に再生信号Ｊが２値化回路５によって
２値化されると再生データＫが得られる。その再生デー
タＫをＰＬＬ回路６に入力すると、再生クロックＣＫが
抽出される。

【００１４】図９は、そのＰＬＬ回路６の内部構成を示
すブロック図である。ＰＬＬ回路６は、２値化回路２６
及び立上がり検出器２７と、周波数検出器２０、チャー
ジポンプ２１、２３と、位相比較器２２、ループフィル
タ２４及び電圧制御発振器（ＶＣＯ）２５から構成され
ている。

【００１５】２値化回路２６は、図７のしきい電圧Ｖｔ
１を基準にウォブル信号Ｆを２値化し、立上がり検出器
２７は、その立上がりに同期してパルスＰを出力する。
周波数検出器２０は、電圧制御発振器（ＶＣＯ）２５か
ら出力される再生クロックＣＫを入力して、制御信号Ｓ
が０の時に、２値化したデータのパルスＰの立上がりの
時間間隔を測定し、ウォブル信号Ｆと再生クロックＣＫ
の周波数を比較して、その比が分周比Ｎを中心とする所
定の範囲内に入っているか否かを検出する。

【００１６】チャージポンプ２１、２３は、周波数検出
器２０の検出結果にしたがって、１、０またはフロート
を出力し、ループフィルタ２４は、チャージポンプ２
１、２３の出力信号をそれぞれ積分して直流電圧に変換
し、再生クロックＣＫの周波数を制御する。このとき、
再生クロックＣＫとウォブル信号Ｆの周波数の比が分周
比Ｎを中心とする所定の範囲内に入るように制御され
る。その後に位相比較器２２がＯＮにされる。

【００１７】位相比較器２２は、ＯＮにされると再生デ
ータＫの立上がりと立下がりの両方のエッジを再生クロ
ックＣＫの立下がりエッジと比較し、再生データＫの立
上がり又は立下りエッジが再生クロックＣＫの立下がり
エッジよりも進んでいるか遅れているかを検出する。

【００１８】

【発明が解決しようとする課題】上述したＰＬＬ回路６
は、従来、周波数検出器２０において次のような問題が
あった。周波数検出器２０は、上記各ＡＤＩＰの一単位
の期間は、ウォブル信号Ｆの位相の反転に伴い制御信号
Ｓが１で出力されるため、一律にウォブル信号Ｆと再生
クロックＣＫの周波数の比較を禁止している。このた
め、トラックジャンプ（１つのトラックから離れた別の
トラックに移動することをいう)をした後、再生クロッ
クＣＫが再生データＫと再同期するまでの時間が長くな
り、トラックジャンプを頻繁に繰り返すような使い方を
すると、アクセス時間が長くなるという問題があった。
また、周波数検出器２０は、しきい電圧Ｖｔ１を基準に
してウォブル信号Ｆの周期を検出しているため、ウォブ
ル信号Ｆの振幅が変動してしきい電圧Ｖｔ１を超える時
間が変動すると、それに応じて測定される周期も変動す
るという問題があった。

【００１９】この発明は、上記の問題点を解決するため
になされたものであり、情報記録媒体として光ディスク
を用いる情報記録再生装置、特にＤＶＤ−ＲＷおよびＤ
ＶＤ−ＲＡＭなどの情報記録再生装置の光学ピックアッ
プが出力するアナログ信号から再生クロックを抽出する
ためのＰＬＬ回路等のＰＬＬ装置において、第一に、位
相変調ウォブル方式で記録されたディスクの再生データ
に対して、再生クロックを再び同期させるときの回復に
要する時間を短かくすること、第二に、ウォブル信号の
周期の測定精度を向上させることを目的とする。

【００２０】

【課題を解決するための手段】この発明は、上記の目的
を達成するため、アドレス情報を表わす位相変調ウォブ
ル信号が予め記録された情報記録媒体に対する情報の記
録再生を行う情報記録再生装置のＰＬＬ装置において、
上記位相変調ウォブル信号の周期を検出して再生クロッ
クの周波数を制御させる周波数検出手段と、上記ウォブ
ル信号の位相が反転したことを検出する位相反転検出手
段と、該手段が上記ウォブル信号の位相が反転したこと
を検出したときは、上記周波数検出手段による再生クロ
ックの周波数制御を禁止させ、それ以外のときは禁止さ
せないように制御する手段とを設けたものである。

【００２１】また、上記位相反転検出手段は、前記ウォ
ブル信号の位相の反転を第１と第３のしきい電圧で検出
し、前記ウォブル信号の周期をその第１と第３のしきい
電圧の中間値をとる第２のしきい電圧で検出するように
構成されているとよい。

【００２２】このとき、第２のしきい電圧を、前記ウォ
ブル信号の直流電圧成分にほぼ一致するようにして設定
する設定手段を有するように構成されているとさらによ
い。

【００２３】上記いずれのＰＬＬ装置においても、ウォ
ブル信号の振幅の大きさが所定の大きさになるように制
御する振幅制御手段を設けたものが好ましい。この振幅
制御手段は、ＡＧＣ回路で構成することができる。

【００２４】

【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて詳細に説明する。図１は、この発明による
第１の実施形態におけるＰＬＬ回路１３を設けた信号再
生回路１５の内部構成を示すブロック図である。なお、
従来と同じ構成については同一の符号を付して説明す
る。

【００２５】信号再生回路１５は、ディテクタ１、Ｉ／
Ｖ変換器２、アナログ演算器３、等化回路４、２値化回
路５、ローパスフィルタ７と、トラッキング駆動回路
８、バンドパスフィルタ９、検出回路１０、周波数比較
回路１１、分周器１２及びＰＬＬ回路１３とから構成さ
れ、上述した従来の信号再生回路１４と比較してＰＬＬ
回路１３のみが異なる。その他はすべて同じ構成になっ
ている。

【００２６】ディテクタ１は、図中１Ａ、１Ｂ、１Ｃ、
１Ｄで示される４分割のＰＩＮダイオードで構成され、
従来と同様にグルーブ１００上に集光されたビームスポ
ット１０２（図６参照）からの戻り光を光電変換して出
力する。Ｉ／Ｖ変換器２は、ディテクタ１から出力され
る電流を電圧に変換して、それぞれ４分割された各ＰＩ
Ｎダイオード１Ａ、１Ｂ、１Ｃ、１Ｄに対応する電圧信
号ＶＡ、ＶＢ、ＶＣ、ＶＤを出力する。

【００２７】アナログ演算器３は、電圧信号ＶＡ、Ｖ
Ｂ、ＶＣ、ＶＤを入力として、ＶＡ＋ＶＢ−ＶＣ−ＶＤ
なる演算処理を行い、プッシュプル方式のトラッキング
誤差信号Ｅを出力する。このトラッキング誤差信号Ｅ
は、従来と同様にグルーブ１００とビームスポット１０
２の半径方向における相対的な位置関係に対応した信号
であるから、このトラッキング誤差信号Ｅと同時にグル
ーブ１００のウォブル信号Ｆも再生されてその読み出し
が行われる。

【００２８】ローパスフィルタ７は、アナログ演算器３
から出力されるトラッキング誤差信号Ｅとウォブル信号
Ｆを入力して、トラッキング誤差信号Ｅのみを出力す
る。トラッキング駆動回路８は、トラッキング誤差信号
Ｅを入力してトラッキング駆動信号Ｇを出力する。

【００２９】バンドパスフィルタ（ＢＰＦ）９は、帯域
の狭いウォブル信号Ｆを通過させるために設けられた回
路である。ウォブル信号Ｆをバンドパスフィルタ（ＢＰ
Ｆ）９を通過させることによって、Ｓ／Ｎ比の良好なウ
ォブル信号Ｆが得られる。検出回路１０は、バンドパス
フィルタ９を通過したウォブル信号Ｆを入力してこれを
２値化し、その２値化したウォブル信号のデータ（２値
化データ）Ｈを周波数比較回路１１に入力する。周波数
比較回路１１は、分周器１２から出力される基準周波数
を所定の分周比Ｎで分周した信号と２値化データＨを比
較して光ディスクの回転を制御するスピンドルモータ制
御信号Ｉを出力する。基準周波数は、光ディスクにデー
タを記録する時に、記録データの出力クロックとしても
使用されるため、ウォブル信号Ｆと光ディスク上の記録
データとの周波数比は１：Ｎとなる。

【００３０】上記各ＡＤＩＰの一単位は、それぞれ位相
の変調によって周波数が変動し、異なった周波数になっ
ている。このため、検出回路１０は、図３に示すしきい
電圧Ｖｔ１、Ｖｔ３を基準にウォブル信号の位相が反転
したことを検出すると、図示しない内部カウンタによ
り、８ウォブル周期に相当する期間は制御信号Ｓを１に
して出力し、周波数比較回路１１に対して基準周波数と
の比較の禁止を指示するようにしている。

【００３１】次に、上述した信号再生回路１４におい
て、再生信号から再生クロックＣＫを抽出する方法につ
いて説明する。ここでいう再生信号は、光ディスクに記
録された信号の再生信号であり、アナログ演算器３で電
圧信号ＶＡ、ＶＢ、ＶＣ、ＶＤを加算した（ＶＡ＋ＶＢ
＋ＶＣ＋ＶＤ）再生信号Ｊである。

【００３２】この再生信号Ｊは、コンデンサＣＰによる
ＡＣカップリング後、等化回路４で記録再生の周波数特
性を補償する。その後、再生信号Ｊが２値化回路５によ
って２値化されると、２値化した再生データＫが得られ
る。その２値化した再生データＫをＰＬＬ回路１３に入
力すると、ＰＬＬ回路１３から再生データＫのクロック
である再生クロックＣＫが抽出される。

【００３３】続いて、再生クロックＣＫを抽出するため
のＰＬＬ回路１３について説明する。図２は、そのＰＬ
Ｌ回路１３の内部構成を示すブロック図である。ＰＬＬ
回路１３は、２値化回路３０、３１と、立上がり検出器
３２、３３と、カウンタ３４、３５と、比較器３６、フ
リップフロップ３７及び立下がり検出器３８とが設けら
れ、さらに、周波数検出器２０、チャージポンプ２１、
２３と、位相比較器２２、ループフィルタ２４及び電圧
制御発振器（ＶＣＯ）２５が設けられている。

【００３４】このＰＬＬ回路１３は、上述したＰＬＬ回
路６と比較して、２値化回路２６と立上がり検出器２７
の代わりに、２値化回路３０，３１、立上がり検出器３
２，３３、カウンタ３４，３５、比較器３６、フリップ
フロップ３７及び立下がり検出器３８が設けられている
点で異なり、検出回路１０から制御信号Ｓを入力してい
ない点でも異なる。その他の構成はＰＬＬ回路６と同じ
である。

【００３５】２値化回路３０，３１は、図３のタイミン
グチャートに示すように、しきい電圧Ｖｔ３、Ｖｔ１を
使用して後続の位相反転検出手段である立上がり検出器
３２などによりウォブル信号Ｆの位相の反転を検出する
ため、しきい電圧Ｖｔ３、Ｖｔ１を基準にしてそれぞれ
ウォブル信号Ｆを２値化し、データ信号ｂ３，ｂ１を出
力する。

【００３６】立上がり検出器３２、３３と、カウンタ３
４，３５、比較器３６、フリップフロップ３７及び立下
がり検出器３８は、ウォブル信号Ｆの位相の反転を検出
する位相反転検出手段であり、位相の反転を検出したと
きは、周波数検出器２０による再生クロックＣＫの周波
数制御を禁止させ、それ以外のときは禁止させないよう
に制御する手段でもある。そのそれぞれは次のように構
成されている。

【００３７】立上がり検出器３２は、２値化されたデー
タ信号ｂ３を入力して、再生クロックの周期の時間幅を
持ち、かつデータ信号ｂ３の立上がりに同期したパルス
Ｐ３を出力する。同様に、立上がり検出器３３は、デー
タ信号ｂ１を入力してその立上がりに同期したパルスＰ
１を出力し、立下がり検出器３８は、データ信号ｂ１の
立下がりに同期したパルスＰ２を出力する。

【００３８】カウンタ３４，３５は、立上がり検出器３
２，３３が出力するパルスＰ３、Ｐ１をそれぞれ入力し
てそれらをカウントし、その結果を比較器３６に入力す
る。比較器３６は、カウンタ３４，３５から入力される
データを比較して、それらが一致か不一致であるかにし
たがい、０または１を出力する。フリップフロップ３７
は、立下がり検出器３８からの立下り検出パルスＰ２を
入力したときに、比較器３６の出力する０または１の出
力信号Ｔを読み込み、それを制御信号Ｓ１として周波数
検出器２０に出力する。なお、この立下り検出パルスＰ
２は、カウンタ３４，３５にも両者をリセットするリセ
ット信号Ｒとして入力される。

【００３９】周波数検出器２０は、電圧制御発振器（Ｖ
ＣＯ）２５から出力される再生クロックＣＫ、フリップ
フロップ３７が出力する制御信号Ｓ１及び立上がり検出
器３３から出力されるパルスＰ１を入力し、その制御信
号Ｓ１が０の時は、立上がり検出器３３から出力される
パルスＰ１の立上がりの時間間隔（立上がりのエッジの
周期）を測定し、ウォブル信号Ｆと再生クロックＣＫの
周波数を比較してその比が分周比Ｎを中心とする所定の
範囲内に入っているか否かを検出する。それ以外の制御
信号Ｓ１が１の時は、従来と同様に周波数の比較を禁止
する。

【００４０】チャージポンプ２１は、上述した周波数検
出器２０の検出結果にしたがって、１、０またはフロー
トを出力する。ループフィルタ２４は、チャージポンプ
２１の出力信号を積分して直流電圧に変換し、再生クロ
ックＣＫの周波数を制御する。このとき、再生クロック
ＣＫとウォブル信号Ｆの周波数の比が分周比Ｎを中心と
する所定の範囲内に入るように制御される。その後に位
相比較器２２がＯＮにされる。

【００４１】位相比較器２２は、ＯＮにされると再生デ
ータＫの立上がりと立下がりの両方のエッジを再生クロ
ックＣＫの立下がりエッジと比較し、再生データＫの立
上がり又は立下りエッジが再生クロックＣＫの立下がり
エッジよりも進んでいるか遅れているかを検出する。チ
ャージポンプ２３は、位相比較器２２の検出結果にした
がって、１、０またはフロートを出力する。すると、ル
ープフィルタ２４がチャージポンプ２３の出力信号を積
分して直流電圧に変換し、電圧制御発振器２５から出力
される再生クロックＣＫの周波数と位相を制御する。

【００４２】以上のようにして、この発明によるＰＬＬ
回路１３は、図３に示すように、ウォブル信号の位相が
反転したときにのみ、フリップフロップ３７が制御信号
Ｓ１を１にして周波数検出器２０に出力することによっ
て、周波数の比較を禁止するように動作する。したがっ
て、従来のＰＬＬ回路６のように、各ＡＤＩＰの一単位
の期間は、ウォブル信号の位相の反転に伴ない制御信号
Ｓを１にして一律に禁止する場合に比べると不感時間が
短くなり、再生クロックを再び同期させるときの回復に
要する時間を短縮することができる。

【００４３】次に、この発明による第２の実施形態にお
けるＰＬＬ回路１６について説明する。図４は、第２の
実施形態におけるＰＬＬ回路１６の内部構成を示すブロ
ック図である。このＰＬＬ回路１６は、第１の実施形態
におけるＰＬＬ回路１３と比較して、２値化回路３９と
立上がり検出器４０が設けられ、その立上がり検出器４
０の出力を立上がり検出器３３の出力の代わりに周波数
検出器２０に入力している点で相違し、その他の点は同
じである。以下、同じ点の説明は省略ないし簡略化す
る。

【００４４】２値化回路３９は、しきい電圧Ｖｔ３と、
しきい電圧Ｖｔ１の中間値をとるしきい電圧Ｖｔ２を基
準にしてウォブル信号Ｆを２値化する。立上がり検出器
４０は、その２値化回路３９により２値化されたデータ
の立上がりに同期して、再生クロックＣＫの周期に相当
する時間幅のパルス信号Ｐ４を周波数検出器２０に出力
する。そして、周波数検出器２０は、再生クロックＣＫ
の周波数についての上記と同様の検出を、しきい電圧Ｖ
ｔ１ではなく、しきい電圧Ｖｔ２を入力することによっ
て行うから、ウォブル信号Ｆの振幅に変動があっても、
その周期の測定において、その振幅変動による影響を抑
制することができる。これによって、ウォブル信号Ｆの
周期の測定精度が向上する。

【００４５】特に、２値化回路３９が、ウォブル信号Ｆ
の直流電圧成分にほぼ一致するようにしてしきい電圧Ｖ
ｔ２を設定する設定手段を有するようにして、しきい電
圧Ｖｔ２をしきい電圧Ｖｔ３と、しきい電圧Ｖｔ１の中
間値とせずに、バンドパスフィルタ９の基準電圧Ｖｒｅ
ｆにすると、ウォブル信号の振幅変動による影響を最小
に抑制でき、ウォブル信号の振幅変動による周期変動の
影響をさらに抑制することができる。

【００４６】次に、この発明による第３の実施形態にお
けるＰＬＬ回路１７について説明する。図５は、第３の
実施形態におけるＰＬＬ回路１７の内部構成を示すブロ
ック図である。このＰＬＬ回路１７は、第２の実施形態
におけるＰＬＬ回路１６と比較して、オート・ゲイン・
コントロール（一般に「ＡＧＣ」と称している）回路４
１が２値化回路３０、３１及び３９の前段に設けられて
いる点で相違し、その他の点は同じである。以下、その
同じ点の説明は省略ないし簡略化する。

【００４７】ＡＧＣ回路４１は、ウォブル信号Ｆの振幅
が所定の大きさになるように制御するための回路であ
る。このＡＧＣ回路４１を２値化回路３０、３１及び３
９の前段に設けると、ウォブル信号Ｆの振幅を所定の大
きさになるように制御でき、振幅の大きさが、Ｖｔ１、
Ｖｔ３を基準にして位相の反転を検出できる範囲内に制
御されたウォブル信号Ｆを２値化回路３０、３１及び３
９に入力することができる。こうすると、ウォブル信号
Ｆの振幅の変動により、Ｖｔ１、Ｖｔ３を基準にして位
相の反転を検出することができなくなるという問題を回
避することができる。

【００４８】

【発明の効果】以上説明してきたように、この発明によ
るＰＬＬ装置によれば、請求項１〜５において、各ＡＤ
ＩＰの一単位に相当する期間において、ウォブル信号の
位相が反転した時にのみ、周波数検出器による周波数の
制御を禁止するため、不感時間を短くし、同期回復に要
する時間を短縮することができる。

【００４９】また、請求項２および３に係るＰＬＬ装置
によれば、ウォブル信号の周期の測定において、第１、
第３のしきい電圧の中間値をとる第２のしきい電圧を用
いるため、ウォブル信号の振幅変動による周期変動の影
響を抑えることができ、周期の測定精度が向上する。請
求項３に係るＰＬＬ装置によれば、その影響をさらに抑
制することができる。さらに、請求項４および５に係る
ＰＬＬ装置によれば、ウォブル信号の振幅が変動してし
きい電圧Ｖｔ１、Ｖｔ３では、位相の反転を検出できな
いという問題を回避することができる。

【図面の簡単な説明】

【図１】この発明による第１の実施形態におけるＰＬＬ
回路１３を設けた信号再生回路１５の内部構成を示すブ
ロック図である。

【図２】ＰＬＬ回路１３の内部構成を示すブロック図で
ある。

【図３】位相変調したウォブル信号の波形と、ＰＬＬ回
路１３の内部の信号の出力タイミングの一例を示す図で
ある。

【図４】第２の実施形態におけるＰＬＬ回路１６の内部
構成を示すブロック図である。

【図５】第３の実施形態におけるＰＬＬ回路１７の内部
構成を示すブロック図である。

【図６】光ディスク上に形成されるグルーブとランドを
模式的に示す平面図である。

【図７】位相変調したウォブル信号の波形の一例を示す
図である。

【図８】従来の信号再生回路１４の内部構成を示すブロ
ック図である。

【図９】従来のＰＬＬ回路６の内部構成を示すブロック
図である。

【符号の説明】

１：ディテクタ ２：Ｉ／Ｖ変換器 ３：アナログ演算器 ４：等化回路 ５，３０，３１，３９：２値化回路 ７：ローパスフィルタ ８：トラッキング駆動回路 ９：バンドパスフィルタ １０：検出回路 １１：周波数比較回路 １２：分周器 １３，１６，１７：ＰＬＬ回路 １５：信号再生回路 ２０：周波数検出器 ２１，２３：チャージポンプ ２４：ループフィルタ ２５：電圧制御発振器 ３２，３３，４０：立上がり検出器 ３８：立下がり検出器 ３６：比較器 ３７：フリップフロップ ４１：オート・ゲイン・コントロール

Claims (5)

【特許請求の範囲】
1. 【請求項１】 アドレス情報を表わす位相変調ウォブル
   信号が予め記録された情報記録媒体に対する情報の記録
   再生を行う情報記録再生装置のＰＬＬ装置であって、 前記位相変調ウォブル信号の周期を検出して再生クロッ
   クの周波数を制御させる周波数検出手段と、 前記ウォブル信号の位相が反転したことを検出する位相
   反転検出手段と、 該手段が前記ウォブル信号の位相が反転したことを検出
   したときは、前記周波数検出手段による再生クロックの
   周波数制御を禁止させ、それ以外のときは禁止させない
   ように制御する手段とを設けたことを特徴とする情報記
   録再生装置のＰＬＬ装置。
2. 【請求項２】 前記位相反転検出手段は、前記ウォブル
   信号の位相の反転を第１と第３のしきい電圧で検出し、
   前記ウォブル信号の周期をその第１と第３のしきい電圧
   の中間値をとる第２のしきい電圧で検出するように構成
   されていることを特徴とする請求項１記載の情報記録再
   生装置のＰＬＬ装置。
3. 【請求項３】 前記第２のしきい電圧を、前記ウォブル
   信号の直流電圧成分にほぼ一致するようにして設定する
   設定手段を有することを特徴とする請求項２に記載の情
   報記録再生装置のＰＬＬ装置。
4. 【請求項４】 請求項１乃至３のいずれか一項に記載の
   情報記録再生装置のＰＬＬ装置において、 前記ウォブル信号の振幅の大きさが所定の大きさになる
   ように制御する振幅制御手段を設けたことを特徴とする
   情報記録再生装置のＰＬＬ装置。
5. 【請求項５】 前記振幅制御手段をＡＧＣ回路で構成し
   たことを特徴とする請求項４に記載の情報記録再生装置
   のＰＬＬ装置。