CN1525910A - 真空辅助底部填充电子元件的方法及装置 - Google Patents

真空辅助底部填充电子元件的方法及装置 Download PDF

Info

Publication number
CN1525910A
CN1525910A CNA028137981A CN02813798A CN1525910A CN 1525910 A CN1525910 A CN 1525910A CN A028137981 A CNA028137981 A CN A028137981A CN 02813798 A CN02813798 A CN 02813798A CN 1525910 A CN1525910 A CN 1525910A
Authority
CN
China
Prior art keywords
air chamber
chip
negative pressure
substrate
instrument
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028137981A
Other languages
English (en)
Inventor
B・休伊
B·休伊
帕吉特
D·N·帕吉特
岚履谒
H·基尼奥内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US29/151,038 external-priority patent/USD466140S1/en
Priority claimed from US29/162,409 external-priority patent/USD473883S1/en
Priority claimed from US29/162,410 external-priority patent/USD474214S1/en
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of CN1525910A publication Critical patent/CN1525910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/84—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks by moulding material on preformed parts to be joined
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3406—Components, e.g. resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

沿着倒装芯片(12)的一个或多个边缘分配液体封装剂或底部填充材料(16)的焊缝。一个气室沿着芯片(12)封装剂或底部填充材料还未沉积，例如与沉积材料相反，的侧边设置。然后，将气室抽取负压用来将芯片(12)和衬底(10)下的区域抽真空。负压辅助了正常的毛细底部填充作用并加快并更有效提高了芯片的底部填充。同时多个芯片(12)的底部填充可以通过将相同的多个真空工具装配在一个板上来实现，该板可被移动定位与装配在衬底上的相同多个芯片/衬底工作站对准。通过将真空工具可操作地连接到控制器，并连接至合适的阀，该阀可用于调整真空量。

Description

真空辅助底部填充电子元件的方法及装置
技术领域
本发明涉及一种施于衬底材料的分配及分配系统。特别地，本发明涉及在半导体封装制造中使用的液体材料的分配。尤其是，本发明涉及一种已装配在衬底，例如线路板上的半导体器件的底部填充方法及装置。
技术背景
在电子工业中，普遍是电力和机械地装配半导体器件，也就是，将一种集成电路芯片装配到衬底上。这样一种结构排列通常被称作“倒装法”。“倒装法”是在一个晶片形状内利用电力传导接触，或粘结垫，直接向上地进行装配。然后，将每一个“倒装芯片”半导体器件从晶片中分离出来并翻转致使现在向上的直接电接触可以被电连接到衬底上相应的接触点。一种典型的电连接包括在衬底上的焊接块和倒装芯片活性表面上的粘结垫之间的接触。很多情况下焊接块和/或粘结垫被再流平以在倒装芯片半导体器件和衬底之间形成焊接接点。这导致在半导体器件和衬底之间形成缝隙。
半导体器件和衬底通常是由具有不同机械性能的不同材料形成的，因此，它们对于操作条件和机械负载有不同的反应。这种情况在半导体器件和衬底之间的电连接上产生应力。这样，为了加强和巩固半导体器件和衬底之间的机械连接，在电子工业中通常使用封胶填充材料来填充半导体器件和衬底之间的缝隙。
随着电子工业向更大尺寸的芯片和更小尺寸的缝隙发展，封装和/或填充所必需的时间变得更长且有效性较差。而且，由于电连接的空间变得更加密集，在底部填充产生空隙的可能，也就是没有封装材料的空穴，变得更大。在封装材料内空隙的存在削弱了整体结构，对于最终产品的可靠性有着负面影响。
本发明的一个目的是提高在装配到衬底上的芯片间的缝隙中需要底部填充封装材料的电子元件的耐久性和可靠性。
本发明的另一个目的是减少在装配到衬底上的集成电路芯片间的缝隙中有效地和可靠地底部填充封装材料所需的时间。
本发明还有一个目的是为了提高封装在集成电路芯片和其所装配的衬底之间延伸的电连接所需的底部填充操作的可靠性和控制性，特别是当电子工业向更大尺寸的芯片、更小的缝隙以及更加密集的电连接的方向发展时。
本发明的另一个目的是为了提高衬底芯片工艺的整体生产能力、或加工能力，而同时适于灵活性的需要并适应于不同芯片尺寸、较小的缝隙尺寸，以及工业中使用的不同类型的液体封装剂。
发明概述
本发明通过使用真空压力来辅助封装底部填充材料的毛细管作用来达到上述目的。而此处使用的术语“真空”或“真空压力”是指低于大气压力的压力，也就是负压。将真空压力施加在位于接近集成电路芯片边缘的工具的部分开口的气室(plenum)内。其与芯片及衬底之间的缝隙相通，并最好是多腿的。例如，它可以是具有两个腿的L型或具有三个腿的U型。压降是在气室与大气之间形成的，并且此压力降有助于将封装剂流体材料从通常芯片的对边抽吸到缝隙中。此压差或压降辅助封装剂的毛细管作用与单独使用毛细管作用相比明显降低了底部填充时间。
根据使用的液体封装剂材料类型和/或芯片和/或缝隙的尺寸及形状，本发明适用于很多不同的底部填充环境。例如，该工具可以包括将负压施于气室的多真空通道。多个通道的使用可以使不同大小的负压施加于不同面积的气室，从而在芯片下的缝隙中达到所需的流动特性。如果需要的话，气室可以用内壁来分割，将真空通道和负压源施加于工具的每一分区中。负压的用量及持续时间将依赖于一系列的因素，列举一些包括封装剂材料、缝隙尺寸以及芯片尺寸。
按照本发明的另一个方面，工具可以包括通常朝着与衬底和芯片相平行方向的插块，将气室分割成上下两个区域。插块包含多个孔分布在下方区域中，在上方区域中施加负压，依赖于孔的大小和间距以所需的形式出现。
按照本发明的一个实施例，在装配在衬底上的一个集成电路芯片和其中的缝隙中，一液体封装剂材料焊缝优选以连续的方式沿着芯片的两个或更多侧边沉积。然后，将一个真空工具设置于芯片的对边上以将负压连通到衬底和芯片之间的缝隙。施于气室的负压，通过至少一个在工具侧壁中形成的通道，在气室和大气压之间形成压降。由于气室同芯片下的缝隙相通，负压辅助了正常细底部填充作用并促进加快和更有效芯片的底部填充。
按照本发明的另一个实施例，很多真空工具按照所需方位被装配于安装元件(例如板)上，该板可随装配在衬底上的类似多个芯片移动定位，也就是芯片/衬底工作站。每一真空工具通过多条真空管线可操作地连接到负压源和控制器上。控制器可以使操作者选择性地控制施于气室的负压量，以及将被施于或从气室中除去的负压的速率。而该实施例的另一个选择是，安装元件或板包含多个真空供给口，其与板一侧的相应开口或狭缝相通，并构形为分别负压通向工具。该实施例消除了对于连接每个工具的多个真空管线及装置的需求因而得到更经济有效的制造系统。
由于底部填充步骤在多个芯片/衬底工作站中同时进行，本发明的这些自动化版本提高了倒装芯片制造业的生产能力。而且，负压和控制器为多个工作站中同时进行的底部填充提供选择性控制。这种安排提高的不仅是改进了加工能力，而且在某种意义上提高了灵活适应很多不同条件，例如芯片尺寸、缝隙尺寸、封装剂类型或粘度下的加工能力。按照本实施例的进一步变化，控制器可以被安排为不同的负压量和施加或消除负压量的不同速率可以被用于同一气室的不同部分，以在缝隙内达到所需的流形。例如，对于一个方形芯片，所需的施于气室中心的真空较大，因为封装剂必须流动较长的距离到达工具中心。
而按照本发明的另一个实施例，对于装配在衬底上的一个集成电路芯片来说，一液体封装剂或未填充材料焊缝优选以连续的方式沿着芯片的两个或更多侧边沉积。然后，将一个多腔气室工具设置在通常是芯片的对边，来将负压连通到衬底和芯片之间的区域。随着施于气室的负压，在气室和大气压之间形成压降。由于气室同芯片下的区域相通，负压辅助了自然的毛细底部填充作用并加快和提高了芯片的有效底部填充。进入到气室的空气量通过改变在底部填充步骤中允许的进气区域来控制。
本发明的这些以及其他特点通过以下详细说明和附图将会更加容易理解。
附图说明
并入和构成本说明书一部分的附图描述了本发明，并与上述本发明一般说明的实施例和以下对于实施例的详细说明一起，用来解释本发明的原理。
图1是本发明的一个实施例所使用的L型真空工具的透视图，同时示出了装配在衬底上的集成电路芯片。
图2是图1中示出的工具、芯片和衬底的顶部俯视图。
图3是沿着图2中3-3线的截面图。
图3A是沿着图2中3A-3A线的截面图。
图4是与图3相似的一个截面图但示出了底部填充步骤的进一步步骤。
图5是本发明的另一个实施例所使用的真空工具的底部的平面图。
图6是本发明的又一个实施例所使用的真空工具的透视图。
图7是图6中所示工具的分解图。
图8是沿着图6中8-8线的截面图。
图9是本发明的又一个实施例所使用的真空工具的透视图。
图10是一个流程图，示意性地表示了本发明的一个自动化实施例中控制施于真空工具的负压的控制器配置。
图11以分解图的形式表示了本发明的另一个实施例所使用的真空工具。
图12以透视图的形式表示了图11中所示类型的装配工具。
图13以透视图的形式表示了图12中所示类型的多个工具，该工具固定到板上以利于在多个工作站中自动地且同时进行的多个电器元件的底部填充。
图14示出了图13的一个选择性实施例的透视图，其施加在具有集成真空通道的板上。
图15是图14中所示装置的侧视图。
图16是图14中所示板的透视图，但为了清楚除去了各种真空工具。
图17是图14中描述的真空工具之一的顶视图。
图18是沿着图17中18-18线的截面图。
图19是图17中所示工具的底视图。
图20是本发明另一个实施例的真空工具的示意图，同时示出了装配在衬底上的集成电路芯片和封装材料分配器。
图21是图20中真空工具的透视图，表示了与集成电路芯片相连的多腔气室。
图22是沿着图21中22-22线的截面图。
图23是图21的实施例的顶部俯视图。
图24是沿着图23的24-24线的放大局部图。
图25-28是图23的多腔气室的局部截面图。
图29是另一可选择的多腔气室的截面图。
图30是多腔气室的一个可选择实施例的截面图。
具体实施方式
图1示意性地示出了本发明的一个实施例，其用于底部填充衬底10和集成电路芯片或模12之间的缝隙。衬底10可包括有机或陶瓷衬底材料，例如印刷线路板、多芯片倒装芯片模块或倒装芯片载体。芯片12和衬底10之间的缝隙13在图3和4中看得更加清晰，该缝隙13由将芯片12电气和机械连接到衬底10的电传导焊接块14形成。
图1还示出了沿着芯片12两侧边缘以L型焊缝(bead)施于衬底10的液体封装剂材料16。工具18被定位于沿着芯片12相对的两侧边缘，以使工具18接触，也就是放置在衬底10上。优选工具18可以沿着芯片12的两侧区域延伸。这样，优选工具18通常为L型的，尽管也可以使用其它构形。例如，可以仅沿着芯片12的一侧边缘施加一焊缝。在这种情况下，工具可以不是L型而为U型的。可以使用其它构形来有效地达到相同目的。工具18主要由壁20，特别是由内周壁20a和20b、端壁20c和20d和外周壁20e和20f，连同顶壁20g形成，顶壁20g通常朝着与衬底10和芯片12相平行的方向取向。这些壁20，连同一个或多个接口22，界定了一个内腔或气室24，其在图3和4中更清晰地示出。端壁20c和20d的外形阻挡了工具18与芯片12的接触。工具20，特别是工具的侧壁，可以由任何适用的材料构成(其硬度足以经受加工环境的严酷)，例如下边缘使用适宜封装材料的铝，这与以下将要讨论的另一个实施例有关。
如图1所示，在图2中可能更清楚地示出了，壁20和工具18的大小和尺寸设计为使气室24(图3)遍布芯片12的外围，但并不需要将芯片12紧密封装。在芯片12的上表面和内周壁20a与20b之间可以存在一个非常细小的缝隙(未示出)。这样的一个缝隙不足以达到能够阻碍气室24与大气压之间形成的充分压降的程度。根据一个优选实施例，该压差在25-300托之间。然而，依赖于应用的需要，也可以使用其它更高或更低的压差。
将一液体封装剂材料的焊缝16以L型置于衬底10上并相邻芯片12(图1和2)的两个邻边。将真空通过连接件34和导管35施于一个或更多接口22，从而在气室24内产生负压。气室24内的压降同位于衬底10和芯片12之间的缝隙13相通。该压降，加上通常的毛细作用，使封装剂16流动芯片12下面并流到缝隙13中。如图3A所示，在芯片12的侧边缘12a与端壁20c、20d的插入侧边缘20h(仅示出一个)之间存在一个缝隙26。缝隙26通过阻碍封装剂16在这些位置的毛细上升使芯片12和工具18保持清洁。也就是说，缝隙26为气室24提供少量的空气泄漏。该空气泄漏足以使工具18保持清洁，但并没有大到会阻碍气室24中足够引起封装剂16流芯片12下面并流动到缝隙13中的压降的产生。在此实施例中，使用连接件或流体接头34与适宜的导管将真空与气室24连通。
图5示出了工具18细小的内部改动。尤其是，图5示出了具有分别与气室24的三分区36a、36b和36c相应的三个接口22a、22b和22c的工具18。该分区是由内壁38和40来界定的。
使用与气室24中分区36a、36b和36c对应的多接口22a、22b和22c可以根据芯片12的形状或尺寸、芯片12和衬底10(图3)之间的缝隙13和/或封装剂的类型，有选择地控制真空度，以达到在特殊状况下被认为是最理想的流动特性。
图6-9示出了本发明的其他结构变形，用来增强施加负压的适应性以在芯片12和衬底10(图3)之间的缝隙13中底部填充液体封装剂材料。尤其是，图6示出了包括上下两部分118a和118b的工具118，当被连接时形成与图1-5中所示工具18的壁外形相似的壁。工具118具有一个真空接口122，其界定了一个内腔或气室124，如图7中所示。图7还示出了工具118进一步包括一个气室插块125，它将气室124分别划分为上下两个区域124a和124b。气室插块125还包括很多间隔孔127，使上下两个气室区域124a和124b彼此流体连通。
而且，如图8中更清晰地示出，气室插块125，特别是沿着气室插块125分布的孔127，将气室区域124b中通过接口122施于工具118的真空进行分布。这种分布通过方向箭头128示出。孔127的尺寸和间距可以按照需要改变，达到施于下方气室区域124b的真空的理想分布，从而促成缝隙13(图3)中液体封装剂材料16的理想流形。
图9说明了本发明变形的又一方面。尤其是，图9示出了本发明的另一种结构变形，其中一个类似的成形工具218具有在外周壁220e和220f中形成的真空接口222。根据芯片12的尺寸、芯片12和衬底10之间的缝隙13的尺寸、液体封装剂材料16，可以按照需要在一个方向，通常是平行于衬底10和芯片12(图3)的表面，将负压施于工具218。工具218提供了进行这种操作的结构。而且，可以再次选择孔222的尺寸和间距以便选择性变化施于气室224的负压分布，从而在芯片12和衬底10之间的缝隙13中达到理想的流动效果。
图10-13示意性地说明了本发明另一个实施例的细节和控制，包括能对多个芯片12(图1-3)同时进行底部填充的能力。本发明的这一实施例使这一具有创造性的底部填充工艺的原理进一步自动化并选择性地进行控制以达到提高加工生产能力的目的。
图11和12分别以分解图和透视图示出了本发明的这一实施例的工具318。工具318包括上下两个底部区域320a和320b，分别由铝和硅树脂制成。尽管在图11中为了更加清楚以分解的形式显示，衬垫321优选一体地模制在底部区域320a内，而在工具318内提供流体密封从而使施于由此形成的气室324的真空发挥最大效力。另一方面，衬垫321可以以分离的靴状结构或其它适宜方式构成并被压入底部区域320a内的位置。申请人使用硅树脂构成该衬垫321以及底部区域320b的其余部分，尽管其它材料也是适宜的。上片323固定到工具318的顶部，优选用螺丝325穿过密封321。上片323可以用透明材料制成，例如聚碳酸酯。上片323具有至少一个在其中形成的真空接口322，此处示出了三个真空接口322。相应地，三个连接件334在三个接口322处固定到工具318上，三个连接件334具有三个相应的真空管线连接部分335。图12以总成的形式示出了这些零件。
图11和12同样示出了包括外侧法兰327和329的上方区域320a，其具有贯穿形成的孔331。法兰327和329，沿着相应的孔331，被用来将工具318装配到板336上，如图13中所示。板336包含多个制好的开口337。图13示出了具有10个这种开口337的板。这些开口337的数量对应于以相关方式移动到开口337的定位的芯片/衬底工作站的数量，这样可以在多个相同布置的芯片/衬底工作站同时进行底部填充。
为了达到这一点，板本身336包含孔(未示出)，该孔与螺丝325对准以使工具318固定在开口337内的正确位置。尽管只示出了关于工具318之一的范例式样，工具318中的每一个都具有三个接口322，和三个具有相应真空管线连接部分335的连接件334与真空管线连接(未示出)。
如图10中更清晰地示出，本发明的这一自动化实施例用于一个芯片/衬底或在多个芯片/衬底工作站的底部填充步骤的自动化控制。尤其是，负压源或真空源340可操控地连接到带有真空量控制阀342和在其间连接的泄漏率阀344的每个连接件334的部分335。一个可改变电压或电流的可变电力输入346操控连接到真空量控制阀342上。一个同样通过改变电流或电压的可变电力输入348操控连接到泄漏率阀344上。
通过调整电力输入346来控制阀342，操作者可以选择施于真空工具318的气室324的负压量。而且，通过电力输入348的选择控制，操作者也可以控制泄漏率阀344，以选择性地控制施于气室或从气室324中除去负压的速率。这意味着被施加的负压可以按照需要“坡形上升”或“坡形下降”。
而且，如果为了达到每一个工具318中的理想流形，需要将不同量的负压施于气室324的不同部分，例如在气室324的中心施加较大量的负压，然后该真空控制结构可以被用于分别控制通过每一连接件334施加的负压。例如，在气室324中心施加的负压同施加在气室324外端的负压相比可以被设定在一个较高的量，并以不同的速率坡形上升或坡形下降。进一步的控制可以按照图5-9中所示的不同组合通过改变工具318来完成。
这样，工具318的不同连接件334可以被操控连接到能够同时控制不同真空用量和不同“坡形上升”或“坡形下降”速率的控制器上，来达到理想的流形。多接口322和连接件334或真空输入的设置有助于气流平衡空气流以使液体封装剂材料能更好地引入到芯片12和衬底10(图3)之间的缝隙13中以消除空隙。
图14-16说明了装配到如图13中所示的另一种工具，其包括用于固定多个真空工具362和相应数量衬底10及芯片12(图17、18)的板360。如合适或必要，真空工具362可以在本公开的范围内用其它形式的工具代替。在同图13中所示的实施例相比较时，此实施例省略了对于将负压连通到工具362所需要的多个接头和独立导管。板360包含接收各个芯片和衬底的贯穿开口364(如前面图13所描述的)和适宜的、用于将板固定到必要的支撑结构，例如传送装置(未示出)上，的安装孔366。各个芯片和衬底从下板360被移动到贯穿开口364内，这样使其承受由工具362施加的负压，如前面的实施例所描述的以及以下将会进一步描述的。板360包含各自的真空供给通道368、370(图16)。已经示出了两种选择。在板360的一侧，通道368与圆形口372相通。在另一种选择中，如图所示板360的另一侧，通道370与L型槽374相通。在实际生产中，根据应用需要通常仅使用两种选择性配置中的一种。L型槽374可以在工具362内为气室提供更平均的真空分布。作为另一种选择，多通道和接口372可以同每一工具362内气室的不同部分直接相通，这样不同的真空量可以被施加于每一工具362内气室的不同区域，通常如以上使用多个接头所述的情况。
图17-19描述了具有一个顶侧380、一个底侧383和具有两个腿362a、362b的L型的工具362。同前面所描述的实施例一样，该工具也可以采用其它构形，例如具有三个腿的U型构形。工具362的底侧383包含一个密封，例如前面实施例中所描述的硅树脂密封。底面包括一个同气室386相通的槽384。槽384与任一个接口372相通，通常是在槽384的角处，或与板360的L型槽374相通，此时槽384与槽374基本上是共延伸的。气室386接收来自穿过图18中所示从流体通道388的槽384来的负压。如图18中进一步所示，每一工具优选是由透明塑料作为分顶部390和刚性材料例如共模浇铸到或固定到密封383的铝作为中间或中心区域392。气室386与衬底10和芯片12(见图3)之间的缝隙13相通以与如前面所述相同方法提供真空辅助的底部填充。
按照本发明的另一个实施例，如图20所示，示出了一个真空工具组件410、一个半导体器件封装件412和一个用于分配底部填充材料416的分配器414。半导体器件封装件412可以为装配在衬底420上的倒装芯片集成电路418的形式，与上述图1-19的实施例中有关的芯片12和衬底10相似。倒装芯片418可以通过倒装芯片内面的多个焊接块或球422被电气和机械连接到衬底420上，该倒装芯片与衬底上的焊垫对准，多个如前面详细描述的。
工具组件410包括一个多腔气室或歧管424。气室的腔通过多导管428被连接到负压源426。优选来自每一腔的流体的流动被独立控制，这会在气流的控制中提供最大的灵活性。因此，每一导管428可以有一个阀430。阀430可以为开关型阀，或可变类型的阀，这样使气流能够被较容易地调整或改变。然而，也可以看到一个以上的腔能够被一起操纵或控制。这样，一个阀430能够控制一个以上的导管，也就是一个以上的腔。阀430和负压源426的操纵控制是通过控制器432完成的。
现在，参考图20-24，气室424可以有一个基本上“L”型顶壁434，一对从顶壁434的端440、442延伸出来的端壁436、438，内周壁444和外周壁446。内外周壁444、446的每一个分别从顶壁434和端壁436、438之间延伸出来。优选地，内周壁444较外周壁446从顶壁434延伸较短的距离。在操作中，内周壁444从顶壁大致延伸至倒装芯片418的上表面448，而外周壁446从顶壁延伸至衬底420的上表面。密封件454，例如衬垫，被连接到内、外和端壁的底部，分别为芯片418和衬底420的顶部448提供密封。衬垫可与壁整体成型或可拆卸地连接。例如，衬垫可以被压入类似靴的位置。这使衬垫允许由于磨损、污染等而很容易地替换。而端壁436、438基本上延伸至衬底的顶部，端壁和密封件454也被分阶以便与内周壁444配合并大致与倒装芯片418的顶部448接合。端壁436、438的台阶部分以及密封件454进一步在工具组件410和倒装芯片418之间提供一个开口或缝隙452。该缝隙452使端壁436、438和密封件454与芯片418隔开，这样它们将不会在如上述图1-19的实施例中所详细介绍的底部填充步骤中与分布材料接触。该缝隙同样为气流提供了通道，如以下将进一步讨论的。换句话说，该空间的尺寸应被设定为使粘合剂不会接触或者是污染工具，而又能使空气适宜的自由流动。
按照本发明的此实施例，气室424包括多个腔456a-g。腔的具体数量是(但不限于)模具的尺寸和控制分辨率的函数。在这一具体实施例中，气室424包括七个腔456a-g。此外，优选每个气室424被连接到负压源426。最初，气室424的所有腔都在大气压下。一旦流体被分配，负压源426开始在所有腔抽真空，使气室424和大气之间形成充分的压降。此时，空气仅有穿过通道或缝隙452才能进入到气室424。缝隙452的尺寸必须在保持工具组件410不被污染或不与分配材料接触而仍然能够产生充分的压降以允许底部填充材料被吸引到芯片下面来提供无空隙底部填充之间保持平衡。
进入到气室424的多个腔456a-g的进气孔的控制在某种意义上是为了在底部填充步骤中改变进气孔的位置。换句话说，进气孔是沿着模具418的外周随着分布材料的波阵面在模具下传播而改变的。优选这样控制，当底部填充材料到达气室424下面模具418的边缘时，进气孔不会沿着外侧法兰吸引流体，这样沿着外侧法兰的流体将超过模具418下面流体正面流使其被抽空以形成空隙。这可以在底部填充材料到达模具边缘时通过沿着模具418的边缘移动进气孔的位置来实现。在底部填充步骤中进气孔位置的改变可以通过，例如控制气室的腔456a-g使其成为进气孔来完成。
在分配循环的开始，气室424的所有腔456a-g被置于大气压。封装剂416沿着芯片418的一个或多个边缘分布，此时气室424的所有腔456a-g被接入负压源426。空气仅通过缝隙452被接收到气室424。因此，进气孔通过缝隙452。当底部填充材料被引入下部时，腔456a-g将陆续被排入大气。当腔456a-g被排入大气时，空气会从排通的腔而不是缝隙452排出。随着腔456a-g逐步适宜排空，大多数进气孔将引导底部填充材料正面流而不允许空气沿着模具或芯片418的边缘吸引流体。
现在，参考图25-28，该步骤将会进一步详细描述。气室腔456a-g被排入大气压力。优选地，底部填充材料416沿着倒装芯片418的两个相邻边缘分布。然后阀430被激活使气室腔456a-g连接到负压源426。进气孔则穿过缝隙452。底部填充材料416的波前面458被引入到倒装芯片418的下面。当波前面458的一部分460到达芯片的边缘462、464时，腔456a和456g的相关控制阀430被操控为使这些腔排入大气压力。同时，气室腔456b-f仍然连接到负压源426上。由于气室腔456a、456g和缝隙452之间相对尺寸的差异，主要的进气源为排气的气室腔456a和456g。
在相邻的气室腔456a和b之间存在缝隙452a。同452相似，缝隙452a的尺寸被设定避免污染或与底部填充材料相接触，且在完成底部填充分布所必需的气流和压降之间达到平衡。当底部填充材料继续在芯片下扩散时，气室腔456b-f继续抽真空直到波前面的部分466到达邻近气室腔456b和456f的芯片462、464边缘。这时，气室腔456b和f被排入大气，而气室腔456c-e继续抽真空。同样地，当底部填充材料到达邻近气室腔456c和456e的芯片462、464边缘时，这两个腔被排入大气仅留下气室腔456d继续抽真空。最后，当底部填充材料到达角470时，气室腔456d最后被排入大气而芯片被完成底部填充。
可以使用传感器，例如光纤光学传感器，来确定底部填充材料到达邻近气室腔的芯片边缘462、464的时间。举一个例子，可以使用美国专利6,255,142中公开的光纤光学传感器(此处引用公开文本)检测材料。在检测边缘上的材料时，该区域的真空腔则被排入大气。然而，气室腔456a-g的次序可以较容易地基于一个时基系统。例如，对于一种已知的底部填充材料，衬底和倒装芯片构造等来说，可以确定底部填充材料在芯片下传播达到各个气室腔附近所必需的时间。因此，沿着芯片一侧边缘的气室腔456a-g的依次排气，这样就不需要检测材料实际到达芯片边缘，但最好在时间X气室腔456a和456g排空，在时间Y气室腔456b和456f排空，等等，这样可减少ACU组件的开销，而不会削减其强度。
在以上的实例中，气室424的腔456a-g被成对控制。这对于，例如，在一个具有均匀数量球和焊垫的方形模具内，是很好的，较理想的是在模具下能够对称流动。然而，也有其它情况下较理想的却不这样做，例如希望底部填充材料不对称流动时。例如，模具可以不是方形的，在模具下没有均匀的球和焊垫分布，等等。在这种情况下，气室424一个腿的腔不需要与气室相对腿的腔串联控制。另外，在这种不对称流动中，可以预见沿着芯片一个边缘的几个腔与芯片相邻边的腔的数目不等。
另外，虽然工具组件410的腔456a-g通常等于截面面积和容积时，但是它们可以不必这样。理想的是，特别是在不对称气流中，利用不同截面面积和容积的腔，来达到底部填充材料的理想分布。例如，参照图29，气室488的腔会越来越大，或逐渐地从腿484、486的外腔482朝着气室的两个腿的连接处移动。换句话说，腔490会比腔482更大，但小于腔492。
可以理解多个真空工具410能够在一个理想的方向装配在装配元件例如板上，且该板可以移动到装配在衬底的同类芯片上，即，前面所详细描述的芯片/衬底工作站。本发明的这一版本由于在多个芯片/衬底工作站中采取了同步发生的底部填充步骤而提高了倒装芯片418的加工产量。
也可以采用工具组件的其他结构，例如一个“U”型组件。参照图30，一个“U”型工具组件一般如500所示。和前面一样气室502包括多个腔504和缝隙506。底部填充材料508的分布仅沿着倒装芯片的一个边缘。腔504的控制同样连同倒装芯片512下底部填充410的一起扩散。当波前面510朝着芯片512的远腿514移动时，腔504依次排空到大气。腔504的控制仍然是这样，沿着芯片边缘的气流不会吸引底部填充材料使流体沿着芯片外侧法兰流动，而超过模具下底部填充材料的前流，这样该材料则会自行坍陷在底部填充材料中形成空洞。
当上述实例中的腔被以某种方式控制时，在以开关方式操作时，它们或者被排空或者被连到真空源上，可以预见对于不同的控制它也是不同的，例如腔的坡形上升或坡形下降。
在详细说明描述了本发明的几个优选实施例和其多个变形之后，将会使本领域技术人员容易理解对于许多其它置换的创造性的概念是允许的。申请人不希望被这些附图或详细说明中示出的特殊结构细节所局限。这些附图和说明是对于本发明原理的解释性说明。而且，附图描述了本发明对于很多结构置换的多变化性和适应性。这包括，但不局限于，将一个实施例的特征和/或元件被用于其它实施例。因此，申请人希望由以下权利要求来限定。
如本发明所描述的，权利要求是：

Claims (66)

1.一种装置使用封装剂材料底部填充集成电路芯片与衬底之间的缝隙以封装其间形成的多个电连接，包括：
一个多腿真空工具，沿着芯片的至少两个外边缘支撑在衬底上，该工具具有界定一个部分封闭气室(plenum)的侧壁，由此对气室施加的负压在缝隙与气室之间产生压降，以使封装剂材料从衬底一个位置沿芯片的至少一个外边缘流入该缝隙中。
2.如权利要求1所述的装置，其中，该工具具有至少两个接口，该接口形成在位于相对且大致平行于衬底的工具的一个壁内。
3.如权利要求1所述的装置，其中，该工具具有至少两个接口，该接口位于工具的至少一个垂直于衬底取向的外壁内。
4.如权利要求1所述的装置，其中，该工具包括至少一个内壁以将气室划分为一个以上的分区，每个分区带有至少一个接口且将负压施于每个分区内而使封装剂材料的底部填充。
5.如权利要求1所述的装置，其中，该气室包括一个大致平行于衬底方向的插块，以将气室划分为上下方区域，该插块具有多个在其中形成的孔，并将施于上方区域中的负压通过该孔传递到下方区域中，该插块中孔的尺寸和形状被设计为使气从室的上方区域至下方区域的负压达到所需的分布。
6.如权利要求1所述的装置，其中，该工具包括至少一个插块壁部分，构造成与芯片的一个边缘分隔开，从而允许少量的大气进入到气室中。
7.一种用来底部填充集成电路芯片与衬底之间的缝隙的装置，包括：
一种工具，具有多个在其内形成有至少一个接口的壁，这些壁界定出一气室，该工具具有多个腿用来沿着芯片的多个边缘延伸并使气室沿着多个腿与所述缝隙相通；
一个负压源，通过接口可操作地连接到气室，这样当液体封装剂焊缝沿着芯片的至少一个边缘沉积在衬底上时，在缝隙和气室之间产生压降而使液体封装剂流入朝着气室的缝隙中并底部填充芯片；以及
一个控制器可操作地连接到负压源上，其包括至少一个真空量控制阀，以选择性地控制由负压源施于气室上的负压量，和一个阀，用来选择性地控制施于气室的负压量变化的速率。
8.如权利要求7所述的装置，其中，该控制器包括一个可变真空控制阀，其通过电力输入可选择地控制。
9.如权利要求7所述装置，进一步包括：
一个用来支撑多个同类多腿工具的安装板，该安装板可相对于装配在衬底上的多个同类芯片定位，负压源可操作地连接到每一多腿工具的气室上并连接到控制器上，从而可选择地控制多个芯片的同时底部填充。
10.如权利要求9所述的装置，其中，每一工具具有多个接口，相应的多个通道可操作地连接到控制器以能够可选择地控制所施加的负压源，从而根据相对于气室的相应接口位置区别不同的通道。
11.一种底部填充支撑在衬底上的集成电路芯片的方法，包括：
沿着芯片的至少一个边缘布置封装剂材料焊缝；
在衬底上定位一个多腿工具，该工具的第一和第二腿沿着芯片的至少两个其余的边放置，第一和第二腿界定了至少一个与芯片相邻的气室；以及
将负压施于气室以使封装剂材料流底部填充集成电路芯片。
12.如权利要求11所述的方法，其中，该气室负压的施加是通过一个以上的接口而进行的。
13.如权利要求11所述的方法，其中，该工具具有至少两个接口，该接口形成在工具的一个壁内，该壁位于衬底对面且大致平行于衬底。
14.如权利要求11所述的方法，其中，该工具具有至少两个接口，该接口位于工具的至少一个外壁内，该外壁的方向垂直于衬底。
15.如权利要求11所述的方法，其中，该工具包括至少一个内壁以将气室划分为一个以上的分区，每个分区带有至少一个接口，且将负压施于每个分区而使封装剂材料底部填充。
16.如权利要求15所述的方法，其中，选择施于分区的负压量以在芯片下得到所需的封装剂材料流形。
17.如权利要求11所述的方法，其中，该气室包括一个大致平行于衬底的插块，以将气室划分为上下方区域，该插块具有形成在其中的多个孔，并将施于上方区域中的负压通过该孔传递到下方区域，该插块中孔的尺寸和形状被设计为使从气室的上方区域至下方区域的负压达到所需的分布。
18.如权利要求11所述的方法，进一步包括：
沿着芯片的至少二个边缘设置二个封装剂材料焊缝(bead)；
沿着芯片与二个焊缝相对的两侧定位工具的腿；以及
将负压施于气室而使封装剂材料流底部填充集成电路芯片。
19.一种底部填充衬底和集成电路芯片之间间隙的方法，包括：
沿着芯片的至少二个边缘将二个连续的液体封装剂焊缝沉积在衬底上；
沿着芯片的至少二个边缘放置一个多腿工具，该工具具有至少两个腿，该腿带有多个壁，该壁形成一个部分封闭的气室和至少一个接口；以及
将负压通过至少一个接口施于气室从而在缝隙与气室之间产生压降，而使封装剂材料流入到该缝隙中。
20.如权利要求19所述的方法，其中，该工具包括一个以上的接口，且负压通过每一接口施于气室。
21.如权利要求20所述的方法，其中，该工具包括至少一个内壁以将气室划分为一个以上的分区，每个分区带有至少一个接口，且将负压施于每个分区而使封装剂材料底部填充。
22.如权利要求22所述的方法，其中，选择施于分区的负压量以在芯片下得到所需的封装剂材料流形。
23.如权利要求19所述的方法，其中，该气室包括一个大致平行于衬底方向的插块，以将气室划分为上下方区域，该插块有多个形成在其中的孔，并将施于上方区域中的负压通过该孔传递到下方区域中，该插块中孔的尺寸和形状被设计为使从气室的上方区域到下方区域的负压达到所需的分布。
24.一种根据权利要求11所述的步骤制造的集成电路芯片。
25.一种底部填充集成电路芯片与衬底之间缝隙的方法，包括：
沿着芯片的至少二个边缘将连续的液体封装剂焊缝沉积在衬底上；
沿着芯片的至少二个边缘放置一个多腿工具，该工具具有多个壁，该壁形成一个部分封闭的气室和至少一个接口；以及
将负压通过至少一个接口施于气室以在缝隙与气室之间产生压降，并使封装剂材料流入到缝隙中，其中，所施加的负压量被选择控制以实现封装剂的所需流形。
26.如权利要求25所述的方法，其中，所施加负压的选择性控制包括：
在施加步骤中选择一个所施加的负压量；以及
控制一个真空量控制阀以达到所选量，真空量控制阀可操作地连接到气室和负压源上。
27.如权利要求25所述的方法，其中，施加负压的选择性控制包括：
在施加步骤中选择负压施加的速率；以及
控制阀以得到所选的速率，该阀可操作地连接到气室和负压源上。
28.如权利要求26所述的方法，其中，该选择性控制进一步包括：
在施加步骤中选择一个负压施加的速率；以及
控制阀以得到所选的速率，这样来选择性地控制负压量及施加和除去负压的速率。
29.如权利要求25所述的方法，进一步包括通过多个安装在板上的相同工具同时在多个工作站进行放置及施加步骤，用于相对于多个同类集成电路芯片移动就位。
30.如权利要求29所述的方法，其中，每一工具包括多个真空通道，它们可操作地连接到一个控制器上以在多个工作站提供同时底部填充操作的选择性控制。
31.如权利要求30所述的方法，其中，一真空量控制阀与一个阀通过真空通道连接到多个气室及该控制器上，以选择性地控制所施加的负压量和施加及除去负压的速率。
32.一种装置，使用封装剂材料来底部填充多个集成电路芯片与多个衬底之间的缝隙，以封装其间形成的多个电连接，包括：
多个多腿真空工具，分别定位在相邻的多个衬底上，并具有沿着每一芯片的至少两个外边缘延伸的腿，每一工具具有多个壁，该壁形成一个部分封闭的气室，由此将负压施于每一气室就可在缝隙与气室之间产生压降，以使封装剂材料从沿着每一芯片至少一个外边缘的每一衬底上的一个位置流入到每一芯片和衬底之间的缝隙中；
一个用来支撑多个多腿工具的安装件，该安装件具有与各个气室相通的孔并构造成可容置装配在衬底上的多个芯片；以及
与该工具的各个气室相通的多个真空通道，以将负压连通到各个缝隙中并将封装剂材料抽取到缝隙中。
33.如权利要求32所述装置，其中，该安装件为板且该真空通道被在该板内一体地制成。
34.如权利要求32所述装置，其中，该工具包括与气室相通的流体接头，且该真空通道被包含在各个连接到该流体接头的导管内。
35.如权利要求32所述装置，其中，每一工具具有多个接口，相应的多个真空通道可操作地连接到控制器，该控制器根据相对于气室的相应出口的位置可操作地施加不同量的负压到不同的通道中。
36.如权利要求32所述装置，其中，每一工具具有至少两个与其气室的不同部分相通的真空通道，该真空通道形成在位于衬底对面且大致平行于衬底的工具的一个壁内。
37.如权利要求32所述装置，其中，每一工具具有至少两个真空通道，该真空通道位于工具的至少一个垂直于衬底的外壁内。
38.如权利要求32所述装置，其中，每一工具包括至少一个内壁，以将气室划分为一个以上的分区，该真空通道中的至少一个与每一分区相通，并将负压施于每个分区内以使封装剂材料底部填充。
39.如权利要求32所述装置，其中，每一气室包括一个大致是平行于相应衬底的插块，以将气室划分为上下方区域，插块中具有形成在其内的多个孔，并将施于上方区域中的负压通过插块中的孔连通到下方区域中，插块中孔的尺寸和形状被设计成可使从气室的上方区域到下方区域的负压达到所需的分布。
40.一种同时底部填充多个电子元件的方法，其使用包括多个多腿工具的真空装置，该工具相邻于安装件内对应的多个孔而装配，该电子元件由分别装配在衬底上的电路芯片构成，在每一芯片和相应衬底间形成有缝隙，该方法包括：
沿着每一芯片的至少一个外边缘分配封装剂材料；
在孔内定位电子元件，以使每一缝隙与每一工具的气室相通，且每一工具的至少两个腿沿着每一芯片的两个相应边缘延伸；以及
将负压连通到每一工具的气室内以将封装剂抽取到每一芯片的缝隙中。
41.如权利要求40所述的方法，进一步包括：使负压从每一气室通过形成在每一工具和芯片的一个边缘之间的空间泄露。
42.如权利要求40所述的方法，进一步包括：将负压通过连接到每一气室的各个导管连通。
43.如权利要求40所述的方法，进一步包括：将负压通过安装件内形成的通道连通并与每一气室连通。
44.如权利要求40所述的方法，进一步包括：将不同量的负压连通至每一气室的不同部分。
45.一种辅助底部填充集成电路芯片和衬底之间区域的装置，包括：
一个负压源；
具有多个腔和一个具有阶梯沟道底部的气室，其中，多个腔与沟道流体相通，并可选择性地与负压源和大气压相通；以及
将气室的腔连接到负压源的控制器，其随后在操作中将腔连接到大气。
46.如权利要求45所述装置，其中，操作中在将气室与芯片边缘隔开以在其间形成流体接口时，该气室的沟道与芯片项部紧密配合。
47.如权利要求45所述装置，其中，该气室底部进一步包括一个在操作中与芯片和衬底配合的衬垫。
48.如权利要求45所述装置，其中，该气室大致为“L”型的。
49.如权利要求45所述装置，其中，该气室大致为“U”型的。
50.如权利要求45所述装置，其中，该气室的腔为孔。
51.如权利要求45所述装置，其中，该气室进一步包括第一和第二腿，其中，位于该第一或第二腿外端的腔小于其内侧设置的腔。
52.一种底部填充集成电路芯片与衬底之间区域的方法，包括以下步骤：
沿着芯片的至少两个边缘定位一个多腔气室，该气室从芯片的两个边缘阶进，同时与芯片项部的紧密接合形成具有一对连通到大气压力的入口的流体通道，该流体通道与气室的腔以及芯片和衬底之间的区域流体相通；
沿着芯片的一个或多个边缘分配底部填充材料；
将负压施加于气室的腔；
依次将腔排放到大气。
53.一种底部填充集成电路芯片与衬底之间区域的方法，包括以下步骤：
沿着芯片的至少两个边缘定位一个多腔气室，该气室与衬底和芯片顶部接合，同时与芯片的两个边缘相隔开；
沿着芯片的两个其余边缘分配底部填充材料；
将负压施加于气室的腔；
从与最接近于芯片边缘的腔开始依次将气室的腔排气，在该腔内已经分配了底部填充材料。
54.如权利要求53所述的方法，其中，依次排气是以时间为基础的。
55.如权利要求53所述的方法，其中，该腔的依次排气步骤是成对完成的。
56.一种底部填充集成电路芯片与衬底之间区域的方法，包括以下步骤：
沿着芯片两个边缘定位一个具有第一和第二腿的“L”型气室，该气室的每一腿具有多个腔，该气室与衬底和芯片顶部相接合，同时与芯片的两个边缘相隔开；
沿着芯片的两个其余边缘分配底部填充材料；
将负压施加于气室的腔；
从距另一腿最远的腔开始依次将气室每一腿的腔排气。
57.如权利要求56所述的方法，其中，依次排气是以时间为基础的。
58.如权利要求56所述的方法，其中，该气室第一腿的腔的排气是与气室第二腿的腔的排气结合的。
59.一种底部填充集成电路芯片与衬底之间区域的方法，包括以下步骤：
沿着芯片的至少三个边缘部分定位一个“U”型多腔气室，该气室与衬底和芯片顶部接合，同时与芯片的两个边缘相隔开；
沿着芯片的一个边缘分配底部填充材料；
将负压施加于气室的腔；
从距芯片边缘最近的腔开始依次将腔排气，在该腔中已经分配了底部填充材料。
60.如权利要求59所述的方法，其中，依次排气是以时间为基础的。
61.一种底部填充集成电路芯片与衬底之间区域的方法，包括以下步骤：
沿着芯片的至少二个边缘分配一个多腔气室，该气室与衬底和芯片顶部接合，同时与芯片的两个边缘相隔开；
沿着芯片的二个其余边缘分配底部填充材料；
将负压施加于气室的腔；以及
一旦底部填充材料到达与腔相邻的芯片边缘就将腔排放到大气。
62.如权利要求61所述的方法，其中，该气室为“L”型的。
63.如权利要求61所述的方法，其中，该气室为“U”型的。
64.如权利要求61所述的方法，其中，将腔排放大气的步骤包括将腔从真空坡形上升到大气压的步骤。
65.如权利要求61所述的方法，其中，步骤(d)进一步包括在与腔相邻的芯片边缘检测底部填充材料。
66.如权利要求65所述的方法，其中，检测步骤包括使用一个光纤光学传感器。
CNA028137981A 2001-07-09 2002-07-08 真空辅助底部填充电子元件的方法及装置 Pending CN1525910A (zh)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
US30399001P 2001-07-09 2001-07-09
US30385501P 2001-07-09 2001-07-09
US60/303,855 2001-07-09
US60/303,990 2001-07-09
US34101001P 2001-10-30 2001-10-30
US34101101P 2001-10-30 2001-10-30
US60/341,010 2001-10-30
US60/341,011 2001-10-30
US33509001P 2001-10-31 2001-10-31
US33468201P 2001-10-31 2001-10-31
US60/335,090 2001-10-31
US29/151,038 2001-10-31
US60/334,682 2001-10-31
US29/151,038 USD466140S1 (en) 2001-10-31 2001-10-31 Tool for dispensing adhesives and sealants
US29/162,410 2002-06-14
US29/162,409 2002-06-14
US29/162,409 USD473883S1 (en) 2002-06-14 2002-06-14 Tool for dispensing adhesives, sealants, and underfill materials
US29/162,410 USD474214S1 (en) 2002-06-14 2002-06-14 Tool for dispensing adhesives, sealants, and underfill materials

Publications (1)

Publication Number Publication Date
CN1525910A true CN1525910A (zh) 2004-09-01

Family

ID=27578577

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028137981A Pending CN1525910A (zh) 2001-07-09 2002-07-08 真空辅助底部填充电子元件的方法及装置

Country Status (5)

Country Link
US (1) US20040241262A1 (zh)
JP (1) JP2005514760A (zh)
KR (1) KR20040017281A (zh)
CN (1) CN1525910A (zh)
WO (1) WO2003006230A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102209448A (zh) * 2010-03-29 2011-10-05 奥托立夫开发公司 电路板保护盒及其安装方法
CN106597814A (zh) * 2017-01-11 2017-04-26 深圳市大川光电设备有限公司 多功能曝光平台
CN113130331A (zh) * 2021-03-23 2021-07-16 浙江臻镭科技股份有限公司 贴装芯片结构及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659141B2 (en) 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
US7824013B2 (en) 2007-09-25 2010-11-02 Silverbrook Research Pty Ltd Integrated circuit support for low profile wire bond
WO2009039550A1 (en) * 2007-09-25 2009-04-02 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US7669751B2 (en) 2007-09-25 2010-03-02 Silverbrook Research Pty Ltd Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards
US7618842B2 (en) 2007-09-25 2009-11-17 Silverbrook Research Pty Ltd Method of applying encapsulant to wire bonds
US8063318B2 (en) 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US8025204B2 (en) 2007-09-25 2011-09-27 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US7988033B2 (en) 2007-09-25 2011-08-02 Silverbrook Research Pty Ltd Method of reducing wire bond profile height in integrated circuits mounted to circuit boards
US7875504B2 (en) 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US7741720B2 (en) 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
KR102008316B1 (ko) 2012-06-18 2019-08-08 삼성전자주식회사 반도체 소자의 제조 방법 및 이를 위한 언더필 설비
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
KR102499510B1 (ko) 2017-09-01 2023-02-14 삼성전자주식회사 전원 공급 회로 및 이를 포함하는 반도체 패키지
GB2570104B (en) * 2017-12-18 2021-12-29 Composite Integration Ltd Improved system and method for resin transfer moulding

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2457001A1 (de) * 1974-12-03 1976-06-10 Hedrich Vakuumanlagen Wilhelm Vorrichtung zum extrem schnellen, kontinuierlich homogenen mischen, intensivem entgasen oder eindicken von aus mehreren komponenten bestehenden, mit oder ohne fuellstoffe legierten kunstharzen oder anderen kunststoffen
DE2808183A1 (de) * 1978-02-25 1979-09-06 Hedrich Vakuumanlagen Wilhelm Vorrichtungen fuer giessharzanlagen zum kontrollieren gleicher und/oder unterschiedlicher, auch synchronisierter ausstossmengen fliessfaehiger bis hochviskoser medien
DE9014257U1 (de) * 1990-10-05 1991-01-17 Wilhelm Hedrich Vakuumanlagen GmbH und Co KG, 6332 Ehringshausen Anordnung zum Füllen von Gießformen mit Gießharz u.dgl.
GB2252746B (en) * 1991-01-17 1995-07-12 Towa Corp A method of molding resin to seal an electronic part on a lead frame and apparatus therefor
DE4119415A1 (de) * 1991-06-13 1992-12-17 Huebers Verfahrenstech Verfahren zum transport und zur aufbereitung von und zur beschickung einer giessanlage mit giessharz, sowie vorrichtung zur ausfuehrung des verfahrens
DE4222695C2 (de) * 1991-07-19 2003-01-30 Hedrich Vakuumanlagen Wilhelm Verfahren und Vorrichtung zur kontinuierlichen Entgasung von Gießharz
US5591252A (en) * 1991-07-19 1997-01-07 Wilhelm Hedrich Vakuumanlagen Gmbh & Co. Kg Device and method for the continuous degassing of casting resin
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
DE4210241A1 (de) * 1992-03-28 1993-09-30 Huebers Verfahrenstech Verfahren zum Vergießen von Bauteilen mit einer imprägnierenden Masse
DE4210687C2 (de) * 1992-04-01 2002-01-17 Huebers Verfahrenstech Vorrichtung für die Abgabe zähflüssiger, aushärtender Stoffe, sowie Verfahren zum Betrieb einer derartigen Vorrichtung
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
USD365830S (en) * 1994-10-31 1996-01-02 Nordson Corporation Fluid dispensing module for dispensing heated fluids, such as hot melt adhesives, sealants, or caulks
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5856211A (en) * 1996-04-10 1999-01-05 Donnelly Corporation Method for filling the cavities of cells with a chromogenic fluid
US5866442A (en) * 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
US6002171A (en) * 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US5942798A (en) * 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
US6284173B1 (en) * 1998-11-06 2001-09-04 Nordson Corporation Method for vacuum encapsulation of semiconductor chip packages
US6220503B1 (en) * 1999-02-02 2001-04-24 International Business Machines Corporation Rework and underfill nozzle for electronic components
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
USD429263S (en) * 1999-07-21 2000-08-08 Nordson Corporation Liquid dispensing gun and manifold
US6255142B1 (en) * 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
USD474214S1 (en) * 2002-06-14 2003-05-06 Nordson Corporation Tool for dispensing adhesives, sealants, and underfill materials
USD466140S1 (en) * 2001-10-31 2002-11-26 Nordson Corporation Tool for dispensing adhesives and sealants
USD473883S1 (en) * 2002-06-14 2003-04-29 Nordson Corporation Tool for dispensing adhesives, sealants, and underfill materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102209448A (zh) * 2010-03-29 2011-10-05 奥托立夫开发公司 电路板保护盒及其安装方法
CN102209448B (zh) * 2010-03-29 2015-03-25 奥托立夫开发公司 电路板保护盒及其安装方法
CN106597814A (zh) * 2017-01-11 2017-04-26 深圳市大川光电设备有限公司 多功能曝光平台
CN106597814B (zh) * 2017-01-11 2018-02-23 深圳市大川光电设备有限公司 多功能曝光平台
CN113130331A (zh) * 2021-03-23 2021-07-16 浙江臻镭科技股份有限公司 贴装芯片结构及其制备方法

Also Published As

Publication number Publication date
JP2005514760A (ja) 2005-05-19
WO2003006230A1 (en) 2003-01-23
KR20040017281A (ko) 2004-02-26
US20040241262A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
CN1525910A (zh) 真空辅助底部填充电子元件的方法及装置
US6923907B2 (en) Separation column devices and fabrication methods
CN1728365A (zh) 用于半导体集成电路封装的微通道冷却的设备和方法
TWI463707B (zh) 光電部件製造方法、光電部件製造系統和光電部件
CN1812093A (zh) 发光二极管、背光器件以及制造发光二极管的方法
CN1943989A (zh) 具有多个腔的承载头
CN1663044A (zh) 灯和制灯方法
CN1183585C (zh) 半导体器件的制造方法
WO2004034433A3 (en) Semiconductor stacked multi-package module having inverted second package
CN101807534B (zh) 光学器件模塑系统
CN1225718A (zh) 机动车带有室分隔件的热交换器汇集箱
CN1231327C (zh) 用于将固定元件放置和粘结在支承表面上的装置和工作方法
CN112951808A (zh) 一种led发光模组封装方法及设备
CN103117252A (zh) 一种对二维封装柔性基板进行三维折叠封装的方法
CN101031994A (zh) 用于集成电路单元的真空保持器
JP2011522969A (ja) Ａｌｄ反応器の接続部の構成
KR101062067B1 (ko) 프레스 장치 및 방법
CN109192684B (zh) 晶圆键合机
JP2007507714A5 (zh)
CN107887492A (zh) Led封装方法、led模组及其led器件
US6534345B1 (en) Method for mounting a semiconductor chip on a carrier layer and device for carrying out the method
CN111640840B (zh) 一种led真空封装工艺及真空压制装置
CN115445858A (zh) 一种一次挤压点胶机
CN111244011B (zh) 微元件的转移装置以及转移方法
JP7417774B1 (ja) 成形型、樹脂成形装置、及び、樹脂成形品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1072743

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1072743

Country of ref document: HK