CN113130331A - 贴装芯片结构及其制备方法 - Google Patents

贴装芯片结构及其制备方法 Download PDF

Info

Publication number
CN113130331A
CN113130331A CN202110309062.0A CN202110309062A CN113130331A CN 113130331 A CN113130331 A CN 113130331A CN 202110309062 A CN202110309062 A CN 202110309062A CN 113130331 A CN113130331 A CN 113130331A
Authority
CN
China
Prior art keywords
chip
packaged
underfill
substrate
isolation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110309062.0A
Other languages
English (en)
Inventor
王晨歌
周琪
张兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Zhenlei Technology Co Ltd
Original Assignee
Zhejiang Zhenlei Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Zhenlei Technology Co Ltd filed Critical Zhejiang Zhenlei Technology Co Ltd
Priority to CN202110309062.0A priority Critical patent/CN113130331A/zh
Publication of CN113130331A publication Critical patent/CN113130331A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Abstract

本发明提供一种芯片贴装结构及制备方法，制备方法包括：在基板上贴装芯片，在芯片周围制作隔离层，隔离层中预留气体进口和气体出口，在气体进口处涂底填胶材料，在气体出口处施加负压，基于空气压力使底填胶材料流入芯片组件底部形成底部填充胶。本发明通过在隔离层中制备气体进口和气体出口，在气体进口处涂底填胶材料，气体出口施加负压，通过增加负压使底部填胶在气压的作用下被压入芯片底部，能够减小底填胶的填充难度。本发明工艺简单，可以解决难以在芯片底部形成有效底部填充的问题，有利于解决填充气泡的问题，提高工艺效率及产品良率。本发明的方式还可以有效解决对于某一芯片只需要在特定区域填充的问题，以对芯片底部灵活填充。

Description

贴装芯片结构及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种贴装芯片结构及其制备方法，特别适用大尺寸贴装芯片结构及其制备。
背景技术
芯片的底部贴装技术是现在芯片跟终端互联的主要方式，为了防止芯片跟基板之间的应力差异较大导致焊接焊球断裂，往往需要在芯片跟基板之间做底部胶填充处理。
但是，随着芯片尺寸越来越大，底部填充胶要完全占据芯片底部的空间已经非常困难，如果有大量气泡嵌在芯片底部的填充胶里，在后续的热工艺和可靠性实验中，气泡可能会冲破芯片导致模组损坏。另外，对于某一芯片只需要在某些位置填充的问题也难以有效解决。
因此，如何提供一种贴装芯片结构及其制备方法以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种贴装芯片结构及其制备方法，用于解决现有技术中难以在芯片底部形成有效底部填充以及对于某一芯片难以实现只需要在某些位置填充等问题。
为实现上述目的及其他相关目的，本发明提供一种贴装芯片结构的制备方法，所述制备方法包括如下步骤：
提供基板；
将待封装芯片贴装在所述基板上；
在所述基板上制作隔离层，所述隔离层位于所述待封装芯片的外围；
其中，至少所述隔离层、所述待封装芯片以及所述基板之间形成腔体，且所述隔离层上设置有连通所述腔体与外界的气体进口及气体出口；
在所述气体进口处涂底填胶材料，在所述气体出口处施加负压，以基于空气压力使所述底填胶材料流入所述待封装芯片组件底部，形成底部填充胶；
去除所述隔离层，得到所述贴装芯片结构。
可选地，所述待封装芯片的尺寸介于20×20mm～50×50mm之间。
可选地，所述隔离层的材料包括环氧树脂胶、热固性胶体、热敏性胶体及光刻胶中的至少一种。
可选地，所述气体出口的数量为一个，所述气体进口的数量为至少一个。
可选地，所述待封装芯片包括至少一个填充区及至少一个空白区，其中，所述气体进口及所述气体出口设置在所述填充区，使得对应所述填充区形成所述底部填充胶，对应所述空白区形成间隙。
可选地，所述填充区分布在所述待封装芯片的外围，所述空白区分布在所述待封装芯片组件的内部。
另外，本发明还提供一种大尺寸贴装芯片结构，所述贴装芯片结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述大尺寸贴装芯片结构包括：
基板；
待封装芯片，贴装在所述基板上；
底部填充胶，形成在所述待封装芯片与所述基板之间，所述底部填充胶形成在需要填充的待封装芯片与所述所述基板的区域之间，且所述底部填充胶内部无气泡。
可选地，所述待封装芯片的尺寸介于20×20mm～50×50mm之间。
可选地，所述待封装芯片包括至少一个填充区及至少一个空白区，其中，所述填充区的所述待封装芯片区域与所述基板之间形成所述底部填充胶，所述空白区的所述待封装芯片区域与所述基板之间为间隙。
可选地，所述填充区分布在所述待封装芯片的外围，所述空白区分布在所述待封装芯片组件的内部。
如上所述，本发明的芯片贴装结构及其制备方法，特别适用大尺寸贴装芯片结构及其制备，在基板上贴装待封装芯片，并在待封装芯片周围制作隔离层，在隔离层中制备气体进口和气体出口，通过在气体进口处涂底填胶材料，在气体出口施加负压，通过增加负压使底部填胶在气压的作用下被压入芯片底部，能够减小底填胶的填充难度。本发明工艺简单，可以有效解决难以在芯片底部形成有效底部填充的问题，有利于解决填充气泡的问题，提高工艺效率及产品良率。另外，本发明的方式还可以有效解决对于某一芯片只需要在特定区域填充的问题，以对芯片底部灵活填充。
附图说明
图1显示为本发明实施例中贴片封装结构制备的工艺流程图。
图2-9显示为本发明实施例中贴片封装结构制备的各步骤得到的结构示意图。
元件标号说明
101 基板
102 待封装芯片
103 隔离层
103a 气体进口
103b 气体出口
104 底填胶材料
105 负压
106 底部填充胶
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种贴装芯片结构的制备方法，包括如下步骤：
S1，提供基板；
S2，将待封装芯片贴装在所述基板上；
S3，在所述基板上制作隔离层，所述隔离层位于所述待封装芯片的外围；
其中，至少所述隔离层、所述待封装芯片以及所述基板之间形成腔体，且所述隔离层上设置有连通所述腔体与外界的气体进口及气体出口；
S4，在所述气体进口处涂底填胶材料，在所述气体出口处施加负压，以基于空气压力使所述底填胶材料流入所述待封装芯片组件底部，形成底部填充胶；
S5，去除所述隔离层，得到所述贴装芯片结构。
下面将结合附图详细说明本发明的贴装芯片结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的贴装芯片结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了本发明一示例中的制备步骤。
首先，如图1中的S1及图2所示，进行步骤S1，提供基板101。
作为示例，所述基板101包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种。即，所述基板101可以是4，6，8，12寸晶圆。当然，所述基板101也可以是其他材质，例如，可以是玻璃、石英、碳化硅、氧化铝等无机材料，也可以是环氧树脂、聚氨酯等有机材料，可以用于提供支撑作用。
接着，如图1中的S2及图3所示，进行步骤S2，将待封装芯片102贴装在所述基板101上。其中，可以采用现有的贴装工艺在基板上贴装待封装芯片。
接着，如图1中的S3及图4-5所示，进行步骤S3，在所述基板101上制作隔离层103，所述隔离层103位于所述待封装芯片的外围；其中，至少所述隔离层103、所述待封装芯片102与所述基板101之间形成腔体，且所述隔离层103上设置有连通所述腔体与外界的气体进口103a及气体出口103b。
作为示例，所述隔离层103的材料包括环氧树脂胶、热固性胶体、热敏性胶体及光刻胶中的至少一种。其中，所述气体进口及所述气体出口可以是在所述隔离层形成的同时一并形成，当然，也可以是本领域基于选定材料采用现有方式形成。如，可以先涂覆一层光刻胶层，然后通过曝光显影的方式形成所述气体进口103a和气体出口103b。在一示例中，可以是在表面贴装芯片的基板上制作隔离层，隔离层位于芯片的边缘，隔离层预留进出气体的口子。
另外，需要说明的是，该步骤中所述的腔体、气体进口和气体出口并不局限于图中所示的方式，可以是任何可以基于后续负压实现底部填充的结构。在一示例中，所述隔离层与所述待封装芯片的边缘相接触，以利于后续底部填充工艺。
作为示例，所述气体出口的数量为一个，所述气体进口的数量为至少一个。另外，需要说明的是，该步骤中，所述的腔体、气体进口和气体出口并不局限于图中所示的方式，可以是任何可以基于后续负压实现底部填充的结构，所述气体进口及所述气体出口的相对位置基于毛细张力计算进行设置，可以基于毛细管原理实现填充即可。
例如，在一具体示例中，可以是把待封装芯片102通过表面贴装的方式焊接在带有焊盘的基板101上。然后，在芯片的边缘制作隔离胶层，隔离层胶可以是环氧树脂胶，也可以是可以去除的热固性或光敏性胶体，也可以是通过涂胶或者喷胶形成的光刻胶，然后通过光刻和显影的方式去除其他区域，只留下芯片边缘一圈的胶体，在芯片周围形成围墙。
接着，如图1中的S4及图6-8所示，进行步骤S4，在所述气体进口103a处涂底填胶材料104，在所述气体出口103b处施加负压105，以基于空气压力使所述底填胶材料104流入所述待封装芯片组件底部，形成底部填充胶106。其中，所述底填胶材料104可以选择为本领域常用的底部填充胶的材料。
具体的，可以是在隔离层预留的进气口放置点胶针头，然后涂底填胶材料104，同时在隔离层预留的出气口施加负压，通过空气压力使底填胶流入芯片底部。其中，可以通过设置真空泵的方式在所述气体出口103b处施加负压。在这一过程中，持续增加底填胶量，通过真空吸力将胶体吸入芯片底部，等底填胶完全充入芯片底部之后，完成点胶过程。
作为示例，所述待封装芯片102的尺寸介于20×20mm～50×50mm之间。目前芯片尺寸超过20mmx20mm，就不容易填满底填胶，容易出现气泡，而基于本发明的技术方案，可以实现任何尺寸的芯片的填充，例如，介于20×20mm～50×50mm之间，可以是30×30mm，还可以是其他任意尺寸的芯片，可以基于负压的引入使得其填充效果得到有效改善。本发明的工艺特别适用大尺寸贴装芯片结构及其制备。
其中，采用本发明的方式，在待封装芯片和基板之间构建一个腔体，其中，腔体具备气体进口和气体出口，在气体进口处涂底填胶材料，在气体出口中施加负压，在现有底部填充点胶的基础上，通过增加负压的方式，空气压力使所述底填胶材料流入所述待封装芯片底部，形成底部填充胶，从而可以有效解决多芯片的填充。特别是对于大尺寸的待封装芯片(基板上布置的待封装芯片的芯片面积较大)，现有难以完全填充，本发明基于负压可以有效实现底胶填充，可以解决胶体填充不满导致的气泡的问题，还可以提高填胶效率，提高填胶质量。
作为示例，如图9所示，所述待封装芯片102包括至少一个填充区102a、102b、102e、102f及至少一个空白区102g，其中，所述气体进口及所述气体出口设置在所述填充区，使得对应所述填充区形成所述底部填充胶，对应所述空白区形成间隙。采用本发明的方式还可以解决芯片填充时难以按需进行填充的问题。提高了工艺效率及产品良率。
具体的，该示例中，所述待封装芯片102中，有的部位需要填充，定义为填充区，有的部位不需要填充，定义为空白区。例如，填充区102a、102b、102e、102f需要填充上底部胶，而空白区102g不需要填充底部胶，另外区域102c、102d可以依据实际需求进行选择。这种情况下，基于现有的方式很难实现对应区域的填充，而基于本发明的负压的方式可以对应仅对填充区进行填充，对应所述空白区形成间隙。其中，可以是对应每一个填充区分别设置气体进口和气体出口，还可以是基于填充区的布局综合考虑，共同设置气体进口和气体出口。还可以是隔离层设置进一步配合，仅设置在填充区对应的位置，从而基于其进行填充。
作为示例，所述填充区分布在所述待封装芯片的外围，例如，102a、102b、102e、102f，即位于边缘，外缘不再有其他芯片区域；所述空白区设置在所述待封装芯片的内部，例如，102g，即，位于内部，外缘还具有有其他待封装芯片的区域。上述设计有利于填充工艺的实施。另外，还需要说明的是，对于本发明各个示例中，气体进口和气体出口的位置可以基于现有底部胶填充的原理，基于毛细管张力的计算布置进出口的位置，从而可以使得底填胶材料有效的填充的在需要填充胶体的芯片的底部，形成底部填充胶。
最后，如图1中的S5及图8所示，进行步骤S5，去除所述隔离层103，得到底部填有底填胶的贴装芯片结构。
具体的，当在待封装芯片底部形成所述底部填充胶106时，还包括进一步去除所述隔离层103的步骤。其中，去除工艺可以针对所选择的材料采用现有方式去除，如固化后，去除隔离层，得到底部填有底填胶的贴装芯片结构。
另外，本发明还提供一种贴装芯片结构，其中，所述贴装芯片结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述贴装芯片结构包括：
基板101；
待封装芯片102，贴装在所述基板101上；
底部填充胶106，形成在所述待封装芯片102与所述基板101之间，所述底部填充胶形成在需要填充的待封装芯片与所述所述基板的区域之间，且所述底部填充胶内部无气泡。
作为示例，所述待封装芯片的尺寸介于20×20mm～50×50mm之间。
作为示例，所述待封装芯片102包括至少一个填充区102a、102b、102e、102f及至少一个空白区102g，其中，所述填充区的所述待封装芯片区域与所述基板之间形成所述底部填充胶，所述空白区的所述待封装芯片区域与所述基板之间为间隙。
作为示例，所述填充区102a、102b、102e、102f分布在所述待封装芯片102的外围，所述空白区102g分布在所述待封装芯片组件的内部。
综上所述，本发明的芯片贴装结构及其制备方法，特别适用大尺寸贴装芯片结构及其制备，在基板上贴装待封装芯片，并在待封装芯片周围制作隔离层，在隔离层中制备气体进口和气体出口，通过在气体进口处涂底填胶材料，在气体出口施加负压，通过增加负压使底部填胶在气压的作用下被压入芯片底部，能够减小底填胶的填充难度。本发明工艺简单，可以有效解决难以在芯片底部形成有效底部填充的问题，有利于解决填充气泡的问题，提高工艺效率及产品良率。另外，本发明的方式还可以有效解决对于某一芯片只需要在特定区域填充的问题，以对芯片底部灵活填充。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种贴装芯片结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供基板；
将待封装芯片贴装在所述基板上；
在所述基板上制作隔离层，所述隔离层位于所述待封装芯片的外围；
其中，至少所述隔离层、所述待封装芯片以及所述基板之间形成腔体，且所述隔离层上设置有连通所述腔体与外界的气体进口及气体出口；
在所述气体进口处涂底填胶材料，在所述气体出口处施加负压，以基于空气压力使所述底填胶材料流入所述待封装芯片组件底部，形成底部填充胶；
去除所述隔离层，得到所述贴装芯片结构。
2.根据权利要求1所述的贴装芯片结构的制备方法，其特征在于，所述待封装芯片的尺寸介于20×20mm～50×50mm之间。
3.根据权利要求1所述的贴装芯片结构的制备方法，其特征在于，所述隔离层的材料包括环氧树脂胶、热固性胶体、热敏性胶体及光刻胶中的至少一种。
4.根据权利要求1所述的贴装芯片结构的制备方法，其特征在于，所述气体出口的数量为一个，所述气体进口的数量为至少一个。
5.根据权利要求1-4中任意一项所述的贴装芯片结构的制备方法，其特征在于，所述待封装芯片包括至少一个填充区及至少一个空白区，其中，所述气体进口及所述气体出口设置在所述填充区，使得对应所述填充区形成所述底部填充胶，对应所述空白区形成间隙。
6.根据权利要求5所述的贴装芯片结构的制备方法，其特征在于，所述填充区分布在所述待封装芯片的外围，所述空白区分布在所述待封装芯片组件的内部。
7.一种贴装芯片结构，其特征在于，所述贴装芯片结构包括：
基板；
待封装芯片，贴装在所述基板上；
底部填充胶，形成在所述待封装芯片与所述基板之间，所述底部填充胶形成在需要填充的待封装芯片与所述所述基板的区域之间，且所述底部填充胶内部无气泡。
8.根据权利要求7所述的贴装芯片结构，其特征在于，所述待封装芯片的尺寸介于20×20mm～50×50mm之间。
9.根据权利要求7或8所述的贴装芯片结构，其特征在于，所述待封装芯片包括至少一个填充区及至少一个空白区，其中，所述填充区的所述待封装芯片区域与所述基板之间形成所述底部填充胶，所述空白区的所述待封装芯片区域与所述基板之间为间隙。
10.根据权利要求9所述的贴装芯片结构，其特征在于，所述填充区分布在所述待封装芯片的外围，所述空白区分布在所述待封装芯片组件的内部。
CN202110309062.0A 2021-03-23 2021-03-23 贴装芯片结构及其制备方法 Pending CN113130331A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110309062.0A CN113130331A (zh) 2021-03-23 2021-03-23 贴装芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110309062.0A CN113130331A (zh) 2021-03-23 2021-03-23 贴装芯片结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113130331A true CN113130331A (zh) 2021-07-16

Family

ID=76773815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110309062.0A Pending CN113130331A (zh) 2021-03-23 2021-03-23 贴装芯片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113130331A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
CN1525910A (zh) * 2001-07-09 2004-09-01 诺德森公司 真空辅助底部填充电子元件的方法及装置
CN1812077A (zh) * 2005-01-25 2006-08-02 台湾积体电路制造股份有限公司 集成电路封装结构及底部填充胶工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
CN1525910A (zh) * 2001-07-09 2004-09-01 诺德森公司 真空辅助底部填充电子元件的方法及装置
CN1812077A (zh) * 2005-01-25 2006-08-02 台湾积体电路制造股份有限公司 集成电路封装结构及底部填充胶工艺

Similar Documents

Publication Publication Date Title
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
CN100555592C (zh) 芯片封装结构及其制作方法
CN112701071B (zh) 多芯片贴装结构及其制备方法
US7148576B2 (en) Semiconductor device and method of fabricating the same
TWI587472B (zh) 覆晶晶圓級封裝及其方法
TWI437683B (zh) 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
CN100539054C (zh) 芯片封装结构及其制作方法
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
CN106601627A (zh) 先封后蚀电镀铜柱导通三维封装结构的工艺方法
WO2017000852A1 (zh) 一种晶圆级扇出封装的制作方法
CN107946249A (zh) 一种扇出型晶圆级芯片封装结构及封装方法
US20160079110A1 (en) Semiconductor package, carrier structure and fabrication method thereof
CN107731761A (zh) 底部半导体封装件及其制造方法
CN101241890A (zh) 芯片封装结构及其制作方法
CN106449560A (zh) 芯片封装结构
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
JP2000124354A (ja) チップサイズパッケージ及びその製造方法
CN106601631A (zh) 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN112242358B (zh) 半导体装置及其制造方法
CN113130331A (zh) 贴装芯片结构及其制备方法
CN102779767B (zh) 半导体封装结构及其制造方法
US20190198455A1 (en) Semiconductor apparatuses with radio-frequency line elements, and associated manufacturing methods
US7432127B2 (en) Chip package and package process thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination