CN1519888A - 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 - Google Patents
可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 Download PDFInfo
- Publication number
- CN1519888A CN1519888A CNA031033369A CN03103336A CN1519888A CN 1519888 A CN1519888 A CN 1519888A CN A031033369 A CNA031033369 A CN A031033369A CN 03103336 A CN03103336 A CN 03103336A CN 1519888 A CN1519888 A CN 1519888A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- resilient coating
- layer
- electron mobility
- mobility improves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种可促进电子迁移率提高的缓冲层与具有该层的薄膜晶体管。本发明的缓冲层包括：一设置于衬底表面的非晶硅层(a－Si)；以及一设置于非晶硅层(a－Si)表面的氧化层。由于非晶硅不仅具有相当高的密度，可用以阻挡上述玻璃衬底中的杂质在后续工艺中扩散进入元件的作用层，例如半导体有源层，另外，非晶硅具有高热导系数的特点，可使后续进行激光退火结晶工艺以使非晶硅转变为多晶硅时，改变散热的状态，使得结晶的均匀性得以提高，如此一来，便可提高电子迁移率。
Description
技术领域
本发明涉及一种薄膜晶体管(thin film transistor；TFT)的缓冲层，且特别涉及一种可促进电子迁移率提高的缓冲层与具有该缓冲层的薄膜晶体管。
背景技术
现有驱动液晶显示装置的方法中，主要用来做为图像显示的为薄膜晶体管的方式，而目前常见的薄膜晶体管主要有非晶硅薄膜晶体管(a-Si:H TFT)及多晶硅薄膜晶体管(poly-Si TFT)两种。多晶硅又可分为高温多晶硅(hightemperature poly silicon；HTPS)与低温多晶硅(low temperature poly silicon；LTPS)两种。
现有的低温多晶硅薄膜晶体管利用准分子激光作为热源，激光经过投射系统后，会产生能量均匀分布的激光束，投射于非晶硅结构的玻璃衬底上，当非晶硅结构玻璃衬底吸收准分子激光的能量后，会转变成为多晶硅结构。低温多晶硅薄膜晶体管的结构于非晶硅有源层与玻璃衬底之间通常会设置一缓冲层(buffer)，缓冲层的主要功能不仅在于增加玻璃衬底与其表面的各作用层之间的附着性，还可提供阻挡玻璃衬底内部的杂质在工艺中扩散进入各作用层的功用。传统的缓冲层通常以厚度约为3000的氧化硅(SiOx)所构成，但是由于如此厚的氧化硅层制作必需耗费相当多的时间，会造成元件成本的增加，因此，一种具有SiOx/SiNx双层材料的缓冲层被提出来，该双层材料缓冲层以SiNx取代部分SiOx，减少缓冲层的厚度，以减少制造时间，降低成本，其中SiOx的厚度约为1500，而SiNx的厚度约为500。
然而，公元2002年Naoya等人于期刊(Active-Matrix Liquid-CrystalDisplays-TFT)发表“Crystal Growth Mechanism of Polystricalline Siby ExcimerLaser Annealing Considering hydrogen Molecule and Thermal Conductance”指出在针对形成于缓冲层表面的非晶硅层进行激光退火结晶(excimer laserannealing；ELA)工艺时，SiNx缓冲层内部所含有的氢气会穿过SiOx缓冲层进入设置于缓冲层上方的非晶硅半导体层中，产生一应力(stress)而阻碍晶粒生长(grain growth)，使得晶粒尺寸缩小，进而降低元件的电子迁移率。
发明内容
因此，为了解决上述问题，本发明主要目的在于提供一种可促进电子迁移率提高的缓冲层，可适用于薄膜晶体管(TFT)。
本发明的目的之一在于提供一种可促进电子迁移率提高的缓冲层与具有该缓冲层的薄膜晶体管，以阻挡薄膜晶体管(TFT)的玻璃衬底中的杂质扩散进入各作用层。
本发明的目的之二在于提供一种可促进电子迁移率提高的缓冲层与具有该缓冲层的薄膜晶体管，该缓冲层具有高热导系数(thermal conductivitycoefficient)，可促使非晶硅半导体层转变成结晶硅时的晶粒均匀成长，进而提高元件的电子迁移率。
为实现上述目的，本发明提出一种可促进电子迁移率提高的缓冲层，适用于一薄膜晶体管平面显示器的衬底表面，上述缓冲层包括：一设置于上述衬底表面的非晶硅层(a-Si)；以及一设置于上述非晶硅层(a-Si)表面的氧化层。
根据本发明，上述氧化层的材料可包括：氧化硅(SiOx)，其厚度大体为1000～2000，其密度大体为2.0～2.2g/cm3，热导系数(Thermal Conductivity)大体为1.2～1.4Wm-1K-1，并且可利用等离子体增强型化学气相沉积法(plasma enhanced chemical vapor deposition；PECVD)形成。
本发明的特征在于上述非晶硅层(a-Si)，由于非晶硅不仅具有相当高的密度，可用以阻挡上述玻璃衬底中的杂质在后续工艺中扩散进入元件的作用层(例如：半导体有源层)，而且非晶硅尚具有高热导系数的特点，可使后续进行激光退火结晶(ELA)工艺使非晶硅转变为多晶硅时，改变散热的状态，使得结晶的均匀性得以提高，如此一来，便可提高电子迁移率。根据本发明，上述非晶硅层(a-Si)的厚度大体为250～1000，其密度大体为2～2.3g/cm3，再者，其氢含量大体为1～5％，并且，上述非晶硅层(a-Si)可利用等离子体增强型化学气相沉积法等其它方法(plasma enhanced chemicalvapor deposition；PECVD)形成。
如前所述，本发明的缓冲层还可包括：一层氮化物缓冲层，例如：氮化硅SiNx，设置于上述衬底与上述非晶硅层(a-Si)之间。
本发明的可促进电子迁移率提高的缓冲层可适用于现有的薄膜晶体管。
附图说明
为使本发明的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下，其中：
图1是显示根据本发明的缓冲层的一优选实施例的结构剖面图；
图2是显示根据本发明的缓冲层的另一优选实施例的结构剖面图；以及
图3A至图3E是显示根据本发明的缓冲层制作薄膜晶体管的一优选实施例的工艺剖面图。
附图中的附图标记说明如下：
200、300～衬底； 202、30～非晶硅层；
204、306～氧化硅缓冲层； 206、308～非晶硅有源层；
206a～多晶硅有源层； 208～氧化层；
210～栅极； S～源极；
D～漏极； 212～介电层；
214～导电插塞。
具体实施方式
以下请配合参考图1与图2的结构剖面图，以说明根据本发明的一优选实施例。
首先，请参阅图1，本发明的缓冲层202、204，可适用于一薄膜晶体管平面显示器的衬底200表面，通常以玻璃作为衬底200。本发明的缓冲层202、204可包括：一非晶硅层(a-Si)202与一氧化层204。非晶硅层(a-Si)202设置于衬底200表面，且氧化层204设置于非晶硅层(a-Si)202表面。本发明的缓冲层202、204表面可设置一非晶硅有源层206。
非晶硅层202可利用等离子体增强型化学气相沉积法(plasma enhancedchemical vapor deposition；PECVD)形成。并且，非晶硅层202的厚度大体为250～1000，其密度大体为2～2.3g/cm3。再者，非晶硅层202的氢含量大体为1～5％，热导系数(Thermal Conductivity)大体为80～150 Wm-1K-1，较少于现有SiNx缓冲层的氢含量，可避免现有来自于SiNx缓冲层的氢气于后续进行激光退火结晶(excimer laser annealing；ELA)工艺时进入多晶细有源层而阻碍其晶粒成长的问题。
氧化层204可利用等离子体增强型化学气相沉积法(plasma enhancedchemical vapor deposition；PECVD)形成，其前驱物包括四乙烷基氧硅酸盐(tetraethyl orthosilicate Si(OC2H5)4；TEOS)。并且，氧化层204的材料可包括：氧化硅(SiOx)，其厚度大体为1000～2000，其密度大体为2.0～2.2g/cm3。
该非晶硅缓冲层202是本发明的主要特征，由于非晶硅不仅具有相当高的密度，提供阻挡玻璃衬底中的杂质于后续工艺中扩散进入元件作用层(例如：半导体有源层)的功效，再者，而且非晶硅具有高导热系数的特点，可使后续进行激光退火结晶(ELA)工艺使非晶硅转变为多晶硅时，改变散热的状态，使得结晶的均匀性得以提高，便可提高电子迁移率。
以下请参阅图3A至图3E，将简单说明采用本发明的非晶硅薄膜晶体管的制作过程。首先，如图3A所示，在衬底200表面依序例如以适当沉积(deposition)方法形成非晶硅缓冲层202、氧化硅层204以及非晶硅有源层206。其中，非晶硅层202可利用等离子体增强型化学气相沉积法(plasmaenhanced chemical vapor deposition；PECVD)形成，其前驱物包括硅烷气体，例如：SiH4、Si2H6，其氢含量约为1～5％。接着，如图3B所示，实施一激光退火结晶(ELA)程序，瞬间照射并且加热非晶硅有源层206，此时，非晶硅有源层206会再结晶(recrystallize)。由于非晶硅缓冲层202具有高热导系数的特点，使得进行激光退火结晶程序时热能在非晶硅有源层206可快速散去，便使非晶硅有源层206所转变成的多晶硅206a时，改变散热的状态，使得结晶的均匀性得以提高，如此一来，便可形成具有均匀性较佳的多晶硅有源层206a，因此，可提高电子迁移率。然后，如图3C所示，图案化非晶硅缓冲层202、氧化硅层204以及多晶硅有源层206a，以形成所需的图案。为增加后续各层的被覆粘附性，可将非晶硅缓冲层202、氧化硅层204以及多晶硅有源层206a分别图案化成阶梯状堆叠。然后，如图3D所示，在多晶硅有源层206a上沉积一氧化层208，然后在氧化层208上沉积一金属层，并且对金属层图案化以形成栅极210。然后，如图3E所示，先利用离子注入工序在上述多晶硅有源层206a未被栅极214遮盖的部分分别形成源极S与漏极区域D。最后，先在氧化层208与栅极210表面形成一介电层212，并且利用蚀刻的技术在上述源极S与漏极D区域上形成接触孔，填入导电插塞(plug)214于接触孔中，以便与其它部分的电路相连接。
如前所述，请参照图2，本发明也可视需求而定增加设置一层氮化物缓冲层302(例如：氮化硅SiNx)于玻璃衬底300与非晶硅层(a-Si)304之间，其它各部分皆与图1所显示的结构相同。
本发明虽以优选实施例公开如上，但是其并非用以限定本发明的范围，本领域技术人员在不脱离本发明的精神和范围的情况下，可做各种的更改与润饰，因此本发明的保护范围应当以所附的权利要求所界定的为准。
Claims (25)
1.一种可促进电子迁移率提高的缓冲层，适用于一薄膜晶体管平面显示器的衬底表面，上述缓冲层包括：
一非晶硅层(a-Si)，设置于上述衬底表面；以及
一氧化层，设置于上述非晶硅层表面。
2.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述氧化层包括：氧化硅SiOx。
3.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述氧化层的厚度大体为1000～2000。
4.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述氧化层利用等离子体增强型化学气相沉积法形成。
5.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述氧化层的密度大体为2.0～2.2g/cm3。
6.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述非晶硅层(a-Si)的厚度大体为250～1000。
7.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述非晶硅层(a-Si)的密度大体为2～2.3g/cm3。
8.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述非晶硅层(a-Si)的氢含量大体为5～10％。
9.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述非晶硅层(a-Si)利用等离子体增强型化学气相沉积法形成。
10.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述缓冲层还包括：一氮化物缓冲层，设置于上述衬底与上述非晶硅层(a-Si)之间。
11.如权利要求1所述的可促进电子迁移率提高的缓冲层，其中上述氮化物缓冲层包括氮化硅SiNx。
12.一种可促进电子迁移率提高的缓冲层，适用于一薄膜晶体管的衬底表面，上述缓冲层包括：
一非晶层，设置于上述衬底表面；以及
一结晶层，设置于上述非晶层表面。
13.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述结晶层包括：氧化物。
14.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述结晶层的厚度大体为1000～2000。
15.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述非晶层包括：非晶硅(a-Si)。
16.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述非晶层的厚度大体为250～1000。
17.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述非晶层的氢含量小于10％。
18.如权利要求12所述的可促进电子迁移率提高的缓冲层，其中上述缓冲层还包括：一层氮化硅SiNx缓冲层，设置于上述衬底与上述非晶层之间。
19.一种具有可促进电子迁移率提高的缓冲层的薄膜晶体管，包括：
一衬底；
一缓冲层，设置于上述衬底表面，上述缓冲层包括：
一非晶层，设置于上述衬底表面；以及
一结晶层，设置于上述非晶层表面；
一有源层，设置于上述结晶层表面；
一绝缘层，顺应性覆盖于上述有源层表面与上述非晶硅层、上述结晶层以及上述有源层的侧壁；
一导电层，设置于部分上述有源层上方的上述绝缘层表面；以及
一介电层，全面性覆盖于上述结晶层与上述导电层表面；
其中，未被上述导电层遮蔽的上述有源层分别被掺杂成一漏极与一源极。
20.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述结晶层包括：氧化物。
21.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述结晶层的厚度大体为1000～2000。
22.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述非晶层包括：非晶硅(a-Si)。
23.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述非晶层的厚度大体为250～1000。
24.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述非晶层的氢含量小于10％。
25.如权利要求19所述的具有可促进电子迁移率提高的缓冲层的薄膜晶体管，其中上述缓冲层还包括：一层氮化硅SiNx缓冲层，设置于上述衬底与上述非晶层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031033369A CN1317735C (zh) | 2003-01-23 | 2003-01-23 | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031033369A CN1317735C (zh) | 2003-01-23 | 2003-01-23 | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1519888A true CN1519888A (zh) | 2004-08-11 |
| CN1317735C CN1317735C (zh) | 2007-05-23 |
Family
ID=34282009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031033369A Expired - Lifetime CN1317735C (zh) | 2003-01-23 | 2003-01-23 | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1317735C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101487961B (zh) * | 2008-01-15 | 2013-04-24 | 三星显示有限公司 | 具有提高电子迁移率的量子阱的显示基板和显示装置 |
| CN103928536A (zh) * | 2014-04-25 | 2014-07-16 | 中利腾晖光伏科技有限公司 | 抗电势诱发衰减的晶体硅电池及其制备方法 |
| WO2019085013A1 (zh) * | 2017-11-03 | 2019-05-09 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| US10566357B2 (en) | 2016-12-13 | 2020-02-18 | Au Optronics Corporation | Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012912B2 (en) * | 2013-03-13 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafers, panels, semiconductor devices, and glass treatment methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3638055B2 (ja) * | 1996-04-18 | 2005-04-13 | ソニー株式会社 | 低抵抗導電膜の作製方法 |
| US6444566B1 (en) * | 2001-04-30 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of making borderless contact having a sion buffer layer |
| CN1173219C (zh) * | 2002-06-13 | 2004-10-27 | 统宝光电股份有限公司 | 薄膜晶体管平面显示器面板及其制造方法 |
-
2003
- 2003-01-23 CN CNB031033369A patent/CN1317735C/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101487961B (zh) * | 2008-01-15 | 2013-04-24 | 三星显示有限公司 | 具有提高电子迁移率的量子阱的显示基板和显示装置 |
| CN103928536A (zh) * | 2014-04-25 | 2014-07-16 | 中利腾晖光伏科技有限公司 | 抗电势诱发衰减的晶体硅电池及其制备方法 |
| US10566357B2 (en) | 2016-12-13 | 2020-02-18 | Au Optronics Corporation | Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal |
| WO2019085013A1 (zh) * | 2017-11-03 | 2019-05-09 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1317735C (zh) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1144275C (zh) | 薄膜晶体管制造方法及薄膜晶体管 | |
| TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| CN1097298C (zh) | 制造结晶硅半导体和薄膜晶体管的方法 | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| US7045469B2 (en) | Method of forming a buffer dielectric layer in a semiconductor device and a method of manufacturing a thin film transistor using the same | |
| CN1309091C (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN100565824C (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
| US7608475B2 (en) | Buffer layer for promoting electron mobility and thin film transistor having the same | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| TW543204B (en) | Method of fabricating thin film transistor | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN203367290U (zh) | 薄膜晶体管阵列基板及液晶显示器 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| WO2020134937A1 (zh) | 薄膜晶体管的制作方法和显示面板 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| CN1622339A (zh) | 薄膜晶体管及其制造方法、使用该薄膜晶体管的平板显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070523 |