CN1514492A - 半导体存储器模块 - Google Patents

半导体存储器模块 Download PDF

Info

Publication number
CN1514492A
CN1514492A CNA031225020A CN03122502A CN1514492A CN 1514492 A CN1514492 A CN 1514492A CN A031225020 A CNA031225020 A CN A031225020A CN 03122502 A CN03122502 A CN 03122502A CN 1514492 A CN1514492 A CN 1514492A
Authority
CN
China
Prior art keywords
chip
circuit
mentioned
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031225020A
Other languages
English (en)
Inventor
�yҰ����
辻野光纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1514492A publication Critical patent/CN1514492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

为了代替在模块基板2的表面的性能不合格的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2的功能，在模块基板2的背面上安装虽然BANK0、1、3为不合格但BANK2的功能正常的修复芯片3(芯片AA)和虽然BANK0为不合格但BANK1、2、3的功能正常的修复芯片3(芯片CC)。由此，可得到能安装既有效地利用作为合格的其它的存储体的功能、又起到成为不合格的存储体的代替功能的芯片以进行修复的半导体存储器模块。

Description

半导体存储器模块
技术领域
本发明涉及在模块基板上安装了半导体芯片的半导体存储器模块。
背景技术
半导体存储器大多被利用于个人计算机、工作站等。此外，由于近年的个人计算机正在实现高速化、高密度化和高功能化，故半导体存储器必须进一步增加存储器容量。此外，大量使用低成本的存储器的市场正在扩大。因此，对半导体存储器要求进一步实现大容量化和低成本化。
在上述那样的半导体存储器中，由于在每单位比特的成本方面较为有利，故在个人计算机等中的DRAM(动态随机存取存储器)的使用量正在增加。对于DRAM来说，即使使容量增加，通过增加晶片直径，也可降低每单位比特的成本，因此，DRAM正在频繁地被使用。
但是，即使在DRAM中，由于伴随大容量化的测试时间和测试成本的增加及伴随微细化加工技术的高级化的开发费和高级的设备用的费用非常大的缘故，是否能降低其成本也正在成为问题。
DRAM的输入输出的位结构通常是4位、8位或16位，由于位数的种类的宽度变窄，故通常一般使用将多个DRAM作成1个模块的存储器。这样，大多在模块状态下使用DRAM等的半导体存储器。
图19和图20中示出了现有的半导体存储器模块的例子。现有的半导体存储器模块象与能在印刷布线基板的两面上安装部件的表面安装技术对应的SOP(小轮廓封装)和TSOP(薄小轮廓封装)等那样，成为在模块基板102上安装了在模塑树脂108中摸塑了裸芯片101、安装岛104、键合引线105和引线框110的单个芯片117的结构。
此外，伴随存储器芯片的高性能化和高功能化，对于存储器封装体来说，将小型化和薄型化作为基本的开发的趋势进行了开发。而且，在存储器封装体中采用了插入方式，但近年来，随着采用表面安装方式，封装体的形态发生了较大的变化。
现在，与插入方式相比，表面安装方式成为主流，对其要求封装体的进一步的小型化和薄型化。现在，通过使用半导体存储器模块来谋求设计的简化、可靠性的提高以及成本下降。
此外，在现有的半导体存储器模块的制造过程中，在制造了半导体存储器模块后的模块测试中，在发生了不合格芯片的情况下，进行测试和不合格芯片的更换，直到消除该不合格芯片为止。
在上述现有的半导体存储器模块的制造过程中，在被检测出不合格的存储器芯片的更换中存在需要很多时间和工夫的问题。再者，作为能容易地进行高密度安装的半导体存储器模块，有COB(板上的芯片)化的存储器模块，但在现有的COB化的存储器模块中，在对裸芯片进行了摸塑密封后，存在不能修复被检测出不合格的裸芯片的问题。
对于该问题，本申请的发明者门研究了，即使在利用模塑树脂对芯片进行了摸塑后检测出芯片的不合格的情况下，通过新安装合格芯片来制造能有效地利用多个裸芯片中成为不合格的裸芯片以外的裸芯片的半导体存储器模块。
但是，在新安装修复用的芯片的情况下，如果通过安装代替裸芯片的全部功能的修复芯片来修复半导体模块，则在检测出在裸芯片内部形成的多个存储体中只有一部分存储体为不合格的情况下，不能发挥合格的其它的存储体的功能，必须在模块基板上安装全部的存储体的功能良好的新的修复芯片。在这样的修复方法中，不能有效地利用被检测出不合格的裸芯片的多个存储体中的合格的存储体的功能。
发明内容
本发明的目的在于提供下述的半导体存储器模块：在检测出在裸芯片内部形成的多个存储体中一部分存储体为不合格的情况下，能安装既有效地利用作为合格的其它的存储体的功能、又起到成为不合格的存储体的代替功能的芯片以进行修复。
本发明的半导体存储器模块是具备模块基板和在该半导体存储器模块上安装的半导体芯片的半导体存储器模块。
此外，本发明的半导体存储器模块的半导体芯片包含：可存储数据的多个存储体；以及地址输入端子，被输入能指定使该多个存储体中的哪一个存储体存储数据的存储体指定信号。
此外，本发明的半导体存储器模块在半导体芯片的内部或外部设置了指定存储体激活/非激活选择电路，该电路在被输入存储体指定信号的同时，能选择是否使指定存储体成为非激活状态，在该非激活状态下，在输入了该存储体指定信号时，不对该指定存储体输入在由该存储体指定信号指定的指定存储体中存储的预定的数据。
按照上述的结构，通过具有指定存储体激活/非激活选择电路，能只在输入了指定成为不合格的存储体的存储体指定信号的情况下，使半导体芯片成为非激活状态。因此，如果再安装代替指定存储体的功能的代替用半导体芯片，则既可有效地利用半导体芯片中的指定存储体以外的存储体，又可修复半导体存储器模块。此外，对于半导体芯片来说，由于不在半导体芯片内输入在指定存储体中被存储的预定的数据，故可防止半导体芯片消耗不必要的电力。
本发明的半导体存储器模块中，代替用半导体芯片可具有多个存储体，多个存储体中的代替指定存储体使用的存储体以外的存储体中包含成为不合格的存储体。
按照上述的结构，在修复半导体存储器模块时，作为代替用半导体芯片，可使用被检测出包含不合格的存储体的半导体芯片。因此，可有效地利用以往被废弃的、一部分存储体不合格的半导体芯片、即部分的合格品来修复半导体存储器模块。
本发明的半导体存储器模块具备指定指令控制启动电路，该电路是被输入多种指令的指令输入电路，在输入了该多种指令中的指定的种类的指令的情况下，指定存储体激活/非激活选择电路与是否使指定存储体成为非激活状态无关地输出将半导体芯片控制成由指定的种类的指令指定的控制状态的信号。
按照上述的结构，指定存储体激活/非激活选择电路与是否使指定存储体成为非激活状态无关，在对半导体芯片输入了指定的种类的指令的情况下，将半导体芯片控制成基于该指定种类的指令的控制状态。其结果，可防止起因于使指定存储体成为非激活状态而在合格的其它的存储体的控制中产生不良情况。
附图说明
图1是示出在实施例的半导体存储器模块中利用模塑树脂对在模块基板上安装的多个裸芯片以一体的方式进行了摸塑的状态的图。
图2是说明在模块基板上安装的裸芯片用的图。
图3是说明在模块基板上安装的裸芯片和裸芯片的剖面结构用的图。
图4是说明在模块基板上安装的裸芯片的一部分成为不合格品的情况用的图。
图5是说明使用在模块基板的背面上安装的合格芯片来修复半导体存储器模块的情况用的图。
图6是说明修复前的模块基板的结构用的图。
图7是说明修复后的模块基板的结构用的图。
图8是示出在实施例的半导体存储器模块中在芯片中的一部分的存储体成为不合格品的情况下用在背面上安装的部分合格品来修复半导体存储器模块的状态的图。
图9是说明在本实施例的半导体存储器模块中使用的裸芯片内部的存储器阵列存储体的结构用的图。
图10是说明在本实施例的半导体存储器模块中使用的裸芯片或修复芯片的内部或外部设置了INB电路的状态用的图。
图11是说明INB电路用的图。
图12是说明熔断器电路用的图。
图13是更具体地说明熔断器电路用的图。
图14是说明对图13中示出的电路输入的信号和输出的信号的转换的时序用的图。
图15是说明对本实施例的半导体存储器模块的裸芯片或修复芯片输入的指令用的指令表。
图16是说明输入到存储体地址中的信号和分别从输出端子A、B、C、D输出的信号的转换的时序用的时序图。
图17是说明从/CS端子输入的信号和分别从输出端子E、F、G、H输出的信号的转换的时序用的时序图。
图18是说明从/CS端子、/RAS端子、/CAS端子和/WE端子输入的信号和分别从输出端子E、F、G、H、I输出的信号的转换的逻辑用的逻辑图。
图19是从上面一侧看现有的半导体存储器模块的结构用的图。
图20是说明现有的半导体存储器模块的剖面结构用的图。
发明的具体实施方式
以下，使用图1～图7，说明在利用模塑树脂覆盖了裸芯片后能修复的本发明的实施例的半导体存储器模块。
本实施例的半导体存储器模块在检测出被摸塑的裸芯片为不合格的情况下，通过在模块基板上安装代替该裸芯片的修复芯片来进行修复。
在图1中示出了实施例的半导体存储器模块。如图1中所示，在实施例的半导体存储器模块中，在模块基板2的一个主表面上直接安装多个裸芯片1，利用模塑树脂8以一体的方式对多个裸芯片1进行了摸塑。
此外，如图2中所示，利用键合引线5连接了在裸芯片1上设置的键合焊区6与在模决基板2上设置的布线焊区7。
此外，在检测出多个裸芯片1中的某一个裸芯片1为不合格的情况下，如图3中所示，实施例的半导体存储器模块成为能在设置了多个裸芯片1的主表面的背面一侧安装代替裸芯片1使用的修复芯片3的结构。
再有，在本实施例的半导体存储器模块中，示出了在模块基板2的一个面(表面)上安装裸芯片1、在另一个面(背面)上安装修复芯片3的例子，但在能增大模块基板2的情况下，也可只在模块基板的一个面上安装裸芯片和修复芯片这两者，在另一个面上不安装芯片。
在本实施例的半导体存储器模块中，在模块基板2的表面上安装的裸芯片1和代替该裸芯片1使用的、在模块基板2的背面上安装的修复芯片3使用共同的电布线20。此外，在模块基板2的背面上安装修复芯片3的情况下，电布线20如图3中所示，经贯通模块基板2的通孔分别与在表面上安装的多个裸芯片1和在背面的多个修复芯片安装区域上安装的修复芯片3这两者导电性地连接。
在本实施例的半导体存储器模块的制造方法中，如图2中所示，在模块基板2上安装了多个裸芯片1后，利用键合引线5导电性地连接在裸芯片1上设置的键合焊区6与在模块基板2上设置的布线焊区7。其后，如图3中所示，通过利用模塑树脂8以一体的方式摸塑多个裸芯片1，完成半导体存储器模块。此外，已完成的半导体存储器模块成为能根据需要在模块基板2的背面上以单个的方式安装已被摸塑的修复芯片3的结构。
因此，在系统测试等的制造了半导体存储器模块后的各种测试中，在检测出多个裸芯片1中的指定的裸芯片1的多个存储体中的指定的存储体中存在不合格品的情况下，通过在模块基板2的背面上安装修复芯片3，使修复芯片3起到指定的裸芯片1的成为不合格品的指定的存储体的代替功能，可修复半导体存储器模块。
但是，为了使修复芯片3起到被检测出为不合格品的指定的裸芯片1的指定的存储体的代替功能，必须使被检测出为不合格品的裸芯片1的指定的存储体的工作停止。因此，在本实施例的半导体存储器模块中，必须控制裸芯片1的指定的存储体发挥其功能的激活状态和裸芯片1的指定的存储体不发挥其功能的非激活状态。
其结果，在本实施例的半导体存储器模块中，使用后述的INB(输入缓冲)电路，可变更指定的裸芯片1的指定的存储体的激活状态和非激活状态，通过使被检测出为不合格品的指定的裸芯片1的指定的存储体成为非激活状态，能使修复芯片3起到指定的存储体1的功能。此外，将修复芯片3构成为利用INB电路的功能使起到裸芯片1的代替功能的存储体以外的存储体成为停止其功能的非激活状态。
再有，在本实施例的半导体存储器模块中，在模块基板2上安装多个裸芯片1并导电性地连接了裸芯片1的键合焊区6与模块基板2的布线焊区7后，利用模塑树脂8以一体的方式进行了摸塑。因此，可减小半导体存储器模块的安装面积。
在图4和图5中示出了修复后的模块基板的结构例。如图4和图5中所示，在半导体存储器模块中，在模块基板2的表面上安装了裸芯片1(D0～D7)，在背面上设置了修复时安装的修复芯片3(D’0～D’7)用的修复芯片安装区域。
在图6中示出了修复前的安装了裸芯片1(D0～D7)的模块基板2的表面和背面的框图。在图7中示出了修复后的安装了修复时使用的被摸塑的单个的修复芯片3(D’0～D’7)的模块基板2的表面和背面的框图。再有，假定裸芯片1(D0～D7)和修复芯片3(D’0～D’7)使用分别连接到共同的电布线20上的数据输入输出端子DQ0～DQ63。再有，数据输入输出端子DQ0～DQ63是连接到其它的电路或存储器上的、在裸芯片1(D0～D7)或修复芯片3(D’0～D’7)与其它的电路或存储器之间的电信号的输入输出用的端子。
在图6中示出的修复前的半导体存储器模块结构中，由于没有安装修复芯片3，故没有问题，但在图7中示出的修复后的半导体存储器模块的结构中，由于使用将裸芯片1(D0)和修复芯片3(D’0)连接到共同的电布线20上的数据输入输出端子DQ0～DQ63，故在裸芯片1(D0)和修复芯片3(D’0)都工作的状态下，裸芯片1(D0)和修复芯片3(D’0)的各自的输入输出信号发生冲突，产生不良情况。
因此，在本实施例的半导体存储器模块中，使用以下说明的INB电路来消除上述的不良情况。
在图8中示出了在模块基板2的背面上安装的作为修复芯片3(芯片AA和芯片CC)的2个部分合格品起到在模块基板2的表面上安装的2个裸芯片1(芯片A和芯片C)各自的成为不合格品的指定的存储体的代替功能的半导体存储器模块的概略结构。再有，所谓部分合格品，意味着多个存储体的全部的存储体不是合格品、即包含不合格的存储体、但多个存储体中的某一个存储体为合格品的半导体芯片。
如图8中所示，在本实施例的半导体存储器模块中，在表面上安装的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2为不合格品。为了代替该模块基板2的表面的成为不合格品的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2的功能，在本实施例的半导体存储器模块中，在模块基板2的背面上安装了BANK0、1、3虽然为不合格品但BANK2的功能正常的修复芯片3(芯片AA)和BANK0虽然为不合格品但BANK1、2、3的功能正常的修复芯片3(芯片CC)。
这样，关于本实施例的半导体存储器模块，在背面上安装了代替表面上安装的裸芯片1的成为不合格品的指定的存储体的功能用的修复芯片3，作为整体来说，半导体存储器模块全部为合格品。此外，在背面上安装的芯片是在以往作为单个芯片来说是不合格的芯片、即虽然部分地留下了合格品、但作为整体来说被认定为不合格品。因而，按照本实施例的半导体存储器模块，可有效地利用以往成为应废弃的不合格品的单个芯片来修复半导体存储器模块。
在图9中示出了在图8中使用的裸芯片1和修复芯片3的各自的内部结构用的框图。再有，在本实施例的半导体存储器模块中，使用裸芯片1(芯片A或芯片C)的内部结构与修复芯片3(芯片AA或芯片CC)的内部结构相同的装置。
如图9中所示，在本实施例的半导体存储器模块中使用的裸芯片1和修复芯片3分别具备进行在存储体被存储的数据的输入输出用的数据输入输出端子DQ0～15和被输入指定存储体内的地址的地址信号的地址输入端子A0～A11。
此外，裸芯片1和修复芯片3分别具备：存储体地址端子BA0、BA1，被输入指定使4个存储体中的哪一个存储体存储数据的存储体地址信号；掩蔽时钟端子CLK，被输入时钟信号；以及时钟启动端子CKE，被输入容许时钟信号的输入的时钟启动信号。
此外，裸芯片1和修复芯片3分别具备被输入分别对于裸芯片1和修复芯片3存储数据的芯片选择信号的/CS(芯片选择)端子。裸芯片1和修复芯片3分别具备行地址选通端子/RAS、列地址选通端子/CAS和写启动端子/WE，使用这3个端子来输入多种指令。此外，在裸芯片1和修复芯片3中分别设置了输出禁止/写掩蔽端子DQM(U/L)。
此外，在裸芯片1和修复芯片3中分别设置了电源端子VDD、输出用电源端子VDDQ、接地端子VSS、输出用接地端子VSSQ和被输入切断在裸芯片1内设置的熔断器用的特大电流的熔断器切断电流输入端子K。
此外，在裸芯片1和修复芯片3的各自的内部设置了：4个存储器阵列存储体#0～#3；模式寄存器；输入外部信号并根据该外部信号来控制对存储器存储体的数据的写入的控制电路10；从地址端子输入地址信号的地址缓冲器、从/RAS端子、/CAS端子和/WE端子等输入控制信号的控制缓冲器；以及从CLK端子和CKE端子输入与时钟信号相关的信号的时钟缓冲器。
图10中示出了在本实施例的半导体存储器模块中使用的INB电路。对于INB电路来说，有设置在裸芯片1和修复芯片3的各自的内部的INB电路70和INB电路80，INB电路80设置在裸芯片1和修复芯片3的各自的外部，且时钟模块基板2的表面或背面上。
关于本实施例的半导体存储器模块，在裸芯片1(芯片A或芯片C)和修复芯片3(芯片AA或芯片CC)各自的内部存在的4个存储体0～3的某一个为不合格品的情况下，可利用INB电路70、80的功能不对作为不合格品的指定的存储体输入数据。
再有，在修复芯片3的多个存储体中也有包含下述的存储体的情况，即，即使该存储体是功能良好的存储体，但在与该功能良好的修复芯片3对应的裸芯片1的存储体的功能良好的情况下，也利用INB电路70、80将该存储体控制成非激活状态。即，对于本实施例的半导体存储器模块来说，利用INB电路70、80的功能，对于修复芯片3的多个存储体中的虽然是功能良好的存储体但不用作裸芯片1的代替的存储体，也可不输入数据。因而，可将本实施例的半导体存储器模块设定为修复芯片3的多个存储体中的功能良好的存储体不妨碍裸芯片1的多个存储体中的功能良好的存储体的功能。
此外，在INB电路70、80的内部，如图11中所示，设置了具有利用激光整形进行切断的熔断器的熔断器电路90。使用该熔断器电路90可变更裸芯片1或修复芯片3内的4个存储体中的指定的存储体的激活状态和非激活状态。再有，所谓激活状态，指的是对指定的存储体输入在指定的存储体中存储的预定的数据的状态，所谓非激活状态，指的是不对指定的存储体输入在指定的存储体中存储的预定的数据的状态。
在图11中示出了INB电路的内部结构。如图11中所示，被输入/CS信号的输入缓冲电路的输出端子连接到倒相器电路30的输入端子上。此外，此外，在倒相器电路30的输入端子上连接了NAND电路40的一个输入端子。此外，存储体地址端子BA0和存储体地址端子BA1分别经输入缓冲电路连接到切断熔断器选择电路上。该切断熔断器选择电路包含4个AND电路61～64。
此外，分别在原有的状态下对AND电路61的2个输入端子输入对存储体地址端子BA0输入的信号和对存储体地址端子BA1输入的信号。对存储体地址端子BA0输入的信号倒相后输入到AND电路62的2个输入端子上，但在其原有的状态下输入对存储体地址端子BA1输入的信号。
此外，对存储体地址端子BA1输入的信号倒相后输入到AND电路63的2个输入端子上，但在其原有的状态下输入对存储体地址端子BA0输入的信号。对存储体地址端子BA0输入的信号和对存储体地址端子BA1输入的信号分别倒相后输入到AND电路64的2个输入端子上。
此外，在将AND电路61～64各自的输出端子定为输出端子D、输出端子C、输出端子B、输出端子A的情况下，输出端子A～D分别连接到熔断器电路90的4个输入端子上。
此外，熔断器电路90的输出端子E与NAND电路40的一个输入端子连接，从熔断器电路90的输出端子E输出的信号在原有的状态下从NAND电路40的一个输入端子输入到NAND电路40中。此外，在NAND电路40的输出端子G与OR电路50的一个输入端子之间连接了倒相器电路45，以便从NAND电路40的输出端子G输出的信号倒相后输出的OR电路50的一个输入端子上。
此外，连接了指令输入是否适当的判别电路100的输出端子H与NAND电路35的一个输入端子，以便分别输入到/RAS端子、/CAS端子和/WE端子上的信号经指令输入是否适当的判别电路100从输出端子H输入到NAND电路35的一个输入端子上。
此外，倒相器电路30的输出端子F连接到NAND电路35的另一个输入端子上。此外，NAND电路35的输出端子I连接到OR电路50的另一个输入端子上。
从输出端子F输出的信号和从输出端子H输出的信号分别在原有的状态下分别输入到NAND电路35的一个和另一个输入端子上。此外，从输出端子I输出的信号在被倒相的状态下输入到OR电路50中。
因而，如果从指令输入是否适当的判别电路100的输出端子H输出的信号和从熔断器电路90的输出端子E输出的信号的某一个信号是指示使裸芯片1或修复芯片3成为激活状态的激活状态指示信号，则裸芯片1或修复芯片3成为激活状态。
因此，即使是熔断器电路90的输出端子E输出了指示使裸芯片1或修复芯片3成为非激活状态的信号的情况，在从指令输入是否适当的判别电路100的输出端子H输出了激活状态指示信号的时刻处，裸芯片1或修复芯片3将从外部送来的指令输入到内部，根据该已被输入的指令控制成指定的控制状态。
此外，如图12中所示，在熔断器电路90的内部，图11中示出的AND电路61～64的输出端子A、输出端子B、输出端子C、输出端子D分别与晶体管93、94、95、96的栅电极连接，在晶体管93、94、95、96的源/漏电极一侧，分别连接了熔断器93a、94a、95a、96a。
此外，在熔断器电路90中，备用启动端子SE连接到晶体管97的栅电极上，晶体管97的源/漏电极上也连接了熔断器97a。
再有，晶体管93、94、95、96分别是在栅电极中流过电流时、即栅电极为高电平的状态时导通、即源电极与漏电极导通的晶体管。
熔断器93a、94a、95a、96a是在模块基板2上安装了多个裸芯片1后并在涂敷模塑树脂8之前被决定是否切断的熔断器。
在本实施例的半导体存储器模块的制造过程中，进行多个裸芯片1各自的多个存储体中的某一个存储体中是否存在不合格品的检查。利用激光整形切断从熔断器93a、94a、95a、96a中选择的熔断器，以便只使用根据该检查没有检测出不合格品的良好的存储体。
因而，切断与没有检测出不合格品的存储体对应的熔断器，与检测出不合格品的存储体对应的熔断器按不切断的状态的原有状态留下来。
再有，如图12中所示，如果没有切断连接到晶体管97的源/漏电极上的熔断器97a，其中，该晶体管97的栅电极连接到备用启动端子SE上，则根据来自备用启动端子SE的信号的输入，使晶体管97导通，可在接地电极97b中流过从预充电电路99发送来的电流。
因此，在熔断器电路90中，即使是熔断器93a、94a、95a、96a全部被切断的情况，如果熔断器97a没有被切断，则通过从备用启动端子SE输入规定的信号，也能成为不对裸芯片1或修复芯片3输入数据的非激活状态。因而，在使用半导体存储器模块时，在切断熔断器93a、94a、95a、96a中与在半导体存储器模块中使用的存储体对应的熔断器的同时，必须切断与备用启动端子SE对应的熔断器97a。
此外，连接了晶体管93、94、95、96、97的熔断器93a、94a、95a、96a、97a的源/漏电极连接到预充电电路99上。
在该熔断器电路90中，在晶体管93、94、95、96、97中的某一个晶体管导通且熔断器93a、94a、95 a、96a、97a中连接到成为导通的晶体管的源/漏电极上的熔断器没有被切断的情况下，从预充电电路99流来的电流不到达2个倒相器电路91、92，而是流过接地电极93b、94b、95b、96b、97b。
但是，即使晶体管93、94、95、96、97中的某一个晶体管导通，在熔断器93a、94a、95a、96a、97a中连接到成为导通的晶体管的源/漏电极上的熔断器被切断的情况下，从预充电电路99输出的信号经2个倒相器电路91、92从图11中示出的输出端于E输出。
换言之，在熔断器93a、94a、95a、96a、97a中的某一个熔断器成为被切断的状态时，不管晶体管93、94、95、96、97中的被切断的熔断器连接到源/漏电极上的晶体管是否为导通，从预充电电路99输出的信号在其原有的状态下从输出端子E输出。
因而，在有被切断的熔断器的情况下，即使对熔断器93a、94a、95a、96a中的被切断的熔断器连接到源/漏电极上的晶体管的栅电极输入信号，对NAND电路40输出的信号也不变化。换言之，在被输入的存储体地址是与熔断器被切断的晶体管对应的存储体地址的情况下，来自预充电电路99的输出按原样对NAND电路40的另一个输入端子输出。
其结果，如果预先切断与裸芯片1或修复芯片3中打算使用的存储体对应的熔断器，则即使输入指定该存储体的存储体地址的信号并在该熔断器连接到源/漏电极上的晶体管的栅电极上有使晶体管导通的信号的输入，从预充电电路99输出的信号也在原有的状态下被输出。因此，从NAND电路40的输出端子G输出指示对与该被切断的熔断器对应的存储体输入数据的信号。
相反，由于与裸芯片1或修复芯片3中不使用的存储体对应的熔断器未被切断，故在输入指定该存储体的存储体地址的信号并在该熔断器连接到源/漏电极上的晶体管的栅电极上有使晶体管导通的信号的输入，从预充电电路99输出的电流流向接地电极93b、94b、95b、96b、97b中的与存储体地址对应的接地电极，不流向图11中示出的NAND电路40的另一个输入端子。因此，从NAND电路40的输出端子G输出指示不对与该被输入的存储体地址对应的存储体输入数据的信号。
在图13中示出了概念地只取出上述的熔断器电路的一部分的电路图。在图13中示出了具有连接了输出端子A的栅电极的晶体管93的外围的结构。再有，在图13中示出的电路图中，熔断器93a不是在本实施例的半导体存储器模块中使用的激光整形熔断器，而是铝熔断器，成为通过从熔断器切断电流输入端子K输入特大的电流使铝破裂的结构的熔断器电路。
这样，如果具备熔断器切断电流输入端子K和由铝构成的熔断器而不是具备激光整形熔断器，则在利用模塑树脂覆盖了构成裸芯片1或修复芯片3的内部的芯片后，即使是利用检查检测出有成为不合格品的存储体的情况，也能选择成为激活状态的存储体和成为非激活状态的存储体。
此外，在图14中，示出了说明图13中示出的熔断器电路90的工作用的时序图。在图13中示出的熔断器电路90中，如果从预充电电路99发送来的信号/PC的状态为低电平，则利用来自电源端子VDD的电流使晶体管98导通，节点N1和从输出端子E输出的信号的状态为高电平。但是，此时，晶体管93为未导通的状态。
此外，在上述的状态下，即使在输出端子A上有信号的输入且晶体管93导通了的情况下，如果熔断器93a被切断，则从电源端子VDD对节点N1(输出端子E)输入的信号在原有的状态下被输出。此外，在输出端子A上有信号的输入且晶体管93导通了的情况下，如果熔断器93a没有被切断，则输出端子E输出接地电位、即低电平的状态的信号。
因而，在熔断器93a被切断的情况下，与从输出端子A输出的信号的状态无关，从电源端子VDD发送来的信号在原有的状态下被输出。即，在熔断器93a被切断的情况下，从输出端子E输出指示对存储体输入从外部发送来的数据的信号。此外，在熔断器93a没有被切断的情况下，根据是否有对晶体管93的栅电极的信号的输入，从输出端子E输出的信号选择是否输出指示对存储体输入从外部发送来的数据的信号。
在图15中示出了说明对本实施例的裸芯片1和修复芯片3的各自的各端子输入的多种指令用的指令表。
即使在裸芯片1和修复芯片3分别处于何种状态下，也必须常时地将在该指令表中记载的多种指令中的指定的指令分别输入到裸芯片1和修复芯片3中。
即，在4个存储体中的某一个存储体中检测出不合格品、不切断与被检测出不合格品的存储体对应的熔断器而将其留下来以使被检测出该不合格品的存储体成为非激活状态的状态下，即使在将指定与该熔断器对应的存储体地址的信号输入到裸芯片1和修复芯片3中的时刻处，也必须将指定的指令分别输入到裸芯片1和修复芯片3中。
如果更简单地来说明，则即使在对存储体地址端子BA0、BA1输入了确定指定成为非激活状态的存储体的存储体地址的信号的时刻处，也必须分别对裸芯片1和修复芯片3输入上述的指定的指令。换言之，指定的指令是即使存储体地址BA<0，1>是怎样的值、从/CS端子输出的信号的状态也必须使裸芯片1或修复芯片3激活的状态的指令。
该指定的指令是图15中示出的(2)无操作、(5)对所有存储体进行预充电、(10)自动刷新、(11)自刷新进入、(12)自刷新退出、(13)模式寄存器组的指令。
在将上述指定的指令输入到裸芯片1或修复芯片3中的情况下，从图11中示出的指令输入是否适当的判别电路100的输出端子H输出的信号成为指示将上述的指令输入到裸芯片1或修复芯片3内的信号。其结果，从输出端子I将指示将上述的指令输入到裸芯片1或修复芯片3内的信号输出到图9中示出的控制电路10的内部。
在图16中示出的时序图中，示出了分别从上述的/CS端子、BA0端子、BA1端子、输出端子A、输出端子B、输出端子C、输出端子D和输出端子E输出的信号的转换的时序。
再有，在图16中，在由EA、EB、EC、ED示出的时序图中示出了设想了只切断了与输出端子A、输出端子B、输出端子C和输出端子D中的1个输出端子对应的熔断器的状态时的从输出端子E输出的信号的转换的时序。
此外，在图17中示出的时序图中，示出了分别从输出端子E、/CS端子、输出端子F、输出端子G、输出端子H、输出端子I和输出端子J输出的信号的转换的时序。
如图16中所示，输入到存储体地址端子BA0、BA1中的信号的组合为(L、L)、(H、L)、(L、H)(H、H)这4种。利用从该4种组合中选择的1种组合来指定存储体地址。如果对存储体地址端子BA0、BA1输入指定存储体地址的存储体地址信号，则从与输出端子A、B、C、D中已被指定的存储体地址对应的输出端子输出的信号的状态发生变化(「L」→「H」)。
此外，在没有切断与该已被指定的存储体地址对应的熔断器的情况下，伴随从与该已被指定的存储体地址对应的输出端子A～D输出的信号的状态的变化(「L」→「H」)，从输出端子E输出的信号的状态发生变化(「H」→「L」)。
这是因为，与存储体地址对应的熔断器未被切断，伴随指定存储体地址的信号的输入，图11～图13中示出的熔断器电路90内的与存储体地址对应的晶体管导通。
此外，图17中所示，在从输出端子E输出的信号的状态成为「L」(低电平)的时刻处，从图11中示出的NAND电路40的输出端子G输出「H」(高电平)的状态的信号，同时从图11中示出的倒相器电路45的输出端子/G输出「L」的状态的信号。因此，如果从上述的指令输入是否适当的判别电路100的输出端子H输出的信号为「L」，则从输出端子I输出「H」的状态的信号，因此，从OR电路50的输出端子J输出「L」的状态的信号。
其结果，在输入了指定该存储体地址的信号的时刻处，裸芯片1或修复芯片3成为不对存储体输入从外部发送来的数据的非激活状态。
再有，在熔断器93a、94a、95a、96a的全部的熔断器被切断、而且熔断器97a被切断的情况下，即裸芯片1或修复芯片3的全部的存储体正常地发挥功能的情况下，从输出端子E输出的信号常时地成为「H」的状态。其结果，如果从/CS端子输入的信号为「L」，即如果选择了使用具有该/CS端子的裸芯片1或修复芯片3，则从OR电路50的输出端子J输出的信号常时地成为「H」的状态。由此，如果输入指定存储体地址的信号，则在与该存储体地址对应的存储体中存储从外部发送来的数据。
此外，在图18中输出的逻辑图中示出了分别从输出端子E、/CS端子、/RAS端子、/CAS端子、/WE端子和输出端子F、G、H、I、J输出的信号的转换的逻辑。
如从图18中可明白的那样，在对指令输入是否适当的判别电路100输入了图15中示出的指定的指令中的由(2)无操作、(5)对所有存储体进行预充电、(10)自动刷新、(11)自刷新进入、(12)自刷新退出、(13)模式寄存器组表示的指令的情况下，即，对/RAS端子、/CAS端子和/WE端子这3个端子输入了(H、H、H)、(L、H、L)、(L、L、H)、(H、H、H)、(L、L、L)的组合中的某一种组合的指令的情况下，从输出端子H输出的信号常时地成为「H」的状态。其结果，即使从/CS端子输出的信号为「L」的状态、而且从输出端子E输出的信号为「L」的状态的情况下，从OR电路50的输出端子J输出的信号也成为「H」的状态。

Claims (7)

1.一种半导体存储器模块，具备模块基板和在该半导体存储器模块上安装的半导体芯片，其特征在于：
上述半导体芯片包含：
可存储数据的多个存储体；以及
地址输入端子，被输入能指定使该多个存储体中的哪一个存储体存储数据的存储体指定信号，
在上述半导体芯片的内部或外部设置了指定存储体激活/非激活选择电路，该电路在被输入上述存储体指定信号的同时，能选择是否使指定存储体成为非激活状态，在上述非激活状态下，在输入了该存储体指定信号时，不对该指定存储体输入在由该存储体指定信号指定的指定存储体中存储的预定的数据。
2.如权利要求1中所述的半导体存储器模块，其特征在于：
还具备代替用半导体芯片，该代替用半导体芯片在成为上述非激活状态的情况下，存储在指定存储体中存储的预定的数据，来代替该指定存储体。
3.如权利要求2中所述的半导体存储器模块，其特征在于：
上述代替用半导体芯片具有多个存储体，
该多个存储体中的代替上述指定存储体使用的存储体以外的存储体中包含成为不合格的存储体。
4.如权利要求2中所述的半导体存储器模块，其特征在于：
上述代替用半导体芯片包含：
可存储数据的多个代替芯片存储体；以及
代替芯片地址输入端子，被输入能指定使该多个代替芯片存储体中的哪一个代替芯片存储体存储数据的代替芯片存储体指定信号，
在上述代替用半导体芯片的内部或外部设置了指定代替芯片存储体激活/非激活选择电路，该电路在被输入上述代替芯片存储体指定信号的同时，能选择是否使指定代替芯片存储体成为非激活状态，在上述非激活状态下，在输入了该代替芯片存储体指定信号时，不对该指定代替芯片存储体输入在由该代替芯片存储体指定信号指定的指定代替芯片存储体中存储的预定的数据。
5.如权利要求1中所述的半导体存储器模块，其特征在于：
上述指定存储体激活/非激活选择电路利用熔断器的状态来选择是否使指定存储体成为非激活状态。
6.如权利要求1中所述的半导体存储器模块，其特征在于：
具备芯片选择信号输入端子，对该输入端子输入指定是否能进行对上述多个存储体的数据的存储的芯片选择信号，
上述指定存储体激活/非激活选择电路在上述芯片选择信号处于能进行对上述多个存储体的数据的存储的状态的时刻处能选择是否使上述指定存储体成为非激活状态。
7.如权利要求1中所述的半导体存储器模块，其特征在于：
具备指定指令控制启动电路，该电路是被输入多种指令的指令输入电路，在输入了该多种指令中的指定的种类的指令的情况下，上述指定存储体激活/非激活选择电路与是否使指定存储体成为非激活状态无关地输出将上述半导体芯片控制成由上述指定的种类的指令指定的控制状态的信号。
CNA031225020A 2002-05-14 2003-04-16 半导体存储器模块 Pending CN1514492A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002138093 2002-05-14
JP138093/2002 2002-05-14
JP263837/2002 2002-09-10
JP2002263837A JP2004046771A (ja) 2002-05-14 2002-09-10 半導体メモリモジュール

Publications (1)

Publication Number Publication Date
CN1514492A true CN1514492A (zh) 2004-07-21

Family

ID=29422410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031225020A Pending CN1514492A (zh) 2002-05-14 2003-04-16 半导体存储器模块

Country Status (4)

Country Link
US (1) US6744691B2 (zh)
JP (1) JP2004046771A (zh)
KR (1) KR20030088857A (zh)
CN (1) CN1514492A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107953677A (zh) * 2016-12-20 2018-04-24 珠海艾派克微电子有限公司 用于与附属于成像盒的电路板共同使用的电子芯片、成像盒及修复成像盒方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214125C1 (de) * 2002-03-28 2003-07-17 Infineon Technologies Ag Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
US8639874B2 (en) * 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
US9318168B2 (en) 2012-11-27 2016-04-19 Samsung Electronics Co., Ltd. Memory system for continuously mapping addresses of a memory module having defective locations
KR20140137668A (ko) 2013-05-23 2014-12-03 삼성전자주식회사 적층된 칩들을 포함하는 반도체 패키지 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815456A (en) * 1996-06-19 1998-09-29 Cirrus Logic, Inc. Multibank -- multiport memories and systems and methods using the same
JP2000030487A (ja) 1998-07-16 2000-01-28 Hitachi Ltd 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107953677A (zh) * 2016-12-20 2018-04-24 珠海艾派克微电子有限公司 用于与附属于成像盒的电路板共同使用的电子芯片、成像盒及修复成像盒方法
CN107953677B (zh) * 2016-12-20 2023-11-14 极海微电子股份有限公司 用于与附属于成像盒的电路板共同使用的电子芯片、成像盒及修复成像盒方法

Also Published As

Publication number Publication date
US6744691B2 (en) 2004-06-01
US20030213988A1 (en) 2003-11-20
KR20030088857A (ko) 2003-11-20
JP2004046771A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
CN1041581C (zh) 半导体存储器及其类型的设置方法
CN1300801C (zh) 半导体存储装置中执行部分阵列自更新操作的系统和方法
CN1533574A (zh) 半导体存储装置
CN1127428A (zh) 半导体装置及其制造方法，存储器心部及外围电路芯片
CN1516195A (zh) 半导体装置和半导体存储装置
CN1767054A (zh) 存储器装置
CN1612265A (zh) 半导体存储设备及其制造方法
CN1841551A (zh) 具有多个层叠的存储芯片的半导体存储器件
CN1892904A (zh) 半导体存储器件
CN1131524C (zh) 可切换的多位半导体存储装置
CN1755577A (zh) 半导体集成电路
CN1459796A (zh) 可在电源电压相异的两个系统中使用的半导体装置
CN1269136C (zh) 同步半导体存储器设备及该设备的控制方法
CN1368734A (zh) 可控制读出放大器工作定时的半导体存储器
CN1182539C (zh) 半导体存储器及其老化筛选方法
CN1245338A (zh) 半导体存储器
CN1459797A (zh) 可转换为双存储单元结构的半导体存储器
CN1514492A (zh) 半导体存储器模块
CN1203545C (zh) 半导体存储装置
CN1199182C (zh) 采用了冗余方式的半导体存储器
CN1110095C (zh) 半导体装置及半导体装置的内部功能识别方法
JP2022078881A (ja) 半導体記憶装置
CN101057300A (zh) 半导体装置及其数据写入方法
CN1182537C (zh) 可以抑制噪音并供给电源电位的半导体集成电路装置
CN1542862A (zh) 动态随机存取存储器存储芯片的测试方法及电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication