CN1507044A - 用于减少叠置通孔中热-机械应力的结构和方法 - Google Patents

用于减少叠置通孔中热-机械应力的结构和方法 Download PDF

Info

Publication number
CN1507044A
CN1507044A CNA2003101024255A CN200310102425A CN1507044A CN 1507044 A CN1507044 A CN 1507044A CN A2003101024255 A CNA2003101024255 A CN A2003101024255A CN 200310102425 A CN200310102425 A CN 200310102425A CN 1507044 A CN1507044 A CN 1507044A
Authority
CN
China
Prior art keywords
perforate
hole
dielectric layer
dielectric constant
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101024255A
Other languages
English (en)
Other versions
CN1297001C (zh
Inventor
蒂莫西・J・达尔顿
蒂莫西·J·达尔顿
・K・达斯
桑吉特·K·达斯
・H・恩格尔
布雷特·H·恩格尔
・W・赫布斯特
布赖恩·W·赫布斯特
・希克里
哈比卜·希克里
・E・卡斯滕迈耶
伯恩德·E·卡斯滕迈耶
马隆
凯利·马隆
・R・马里诺
杰弗里·R·马里诺
马丁
阿瑟·马丁
・J・麦加海
文森特·J·麦加海
D・梅尔维尔
伊恩·D·梅尔维尔
塞卡・纳拉延
钱德拉塞卡·纳拉延
S・佩特拉卡
凯文·S·佩特拉卡
・P・沃兰特
理查德·P·沃兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1507044A publication Critical patent/CN1507044A/zh
Application granted granted Critical
Publication of CN1297001C publication Critical patent/CN1297001C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于半导体器件的互连结构，该互连结构包括在下金属化层面上形成的有机低介电常数(低k)介电层。在该低k介电层中形成通孔，该通孔将在下金属化层面中形成的下金属化线与上金属化层面中形成的上金属化线连接起来。该通孔由结构环环绕，所述结构环选自其热膨胀系数(CTE)能保护通孔不被低k介电层热膨胀之后的剪切力损坏的材料。

Description

用于减少叠置通孔中热-机械应力的结构和方法
技术领域
本发明涉及半导体器件的制造，尤其涉及一种用于减少叠置通孔中热一机械应力的结构和方法。
背景技术
在集成电路器件的制造中，通常希望用绝缘材料将集成电路的各个元件彼此隔离。这种绝缘材料可以包括例如，二氧化硅、氮化硅和碳化硅。尽管这些材料在许多应用中具有可以接受的绝缘性能，但是它们也具有较大介电常数，从而导致最接近的导电元件之间产生电容耦合。这对于日益减小导电电路元件之间的距离以及使用多层结构的做法来说是非常不利的。相邻导线之间的不必要的电容耦合增加了在其中传送的信号的RC时间延迟，导致器件性能降低。因此，对于特定应用来说，需要具有较低介电常数(例如k＜3)的绝缘材料。
在半导体制造工业中，某些有机聚合物因为其“低k”介电性能而为人所熟知，这些聚合物通常用于镶嵌(damascene)结构中的金属间绝缘。这些聚合物一般分为芳香类热固性聚合物、聚亚芳基醚和交联聚亚苯基聚合物。这些聚合物的示例包括SiLK(Dow化学公司制造)、FLARE和GX3(均由Honeywell公司制造)。例如SiLK通常通过在晶片轨迹上旋涂而涂在半导体晶片上，与涂光刻胶所采用的方法类似。
但是在半导体制造中集成全低k介电类SiLK也带来了一些严重的挑战，例如，在低k介电材料和互连材料(例如铜，氧化物)之间存在热膨胀差异效应。实际上，SiLK的热膨胀系数(CTE)在高达400-440℃时(在集成过程中SiLK在400-450℃固化)大约是133ppm，而铜和氧化物的CTE分别是17ppm和4ppm。这种较大的CTE差异的后果就是，在大约1000次热循环之后，通常会有叠层通孔故障(例如通孔被剪切)。为了解决这个结构问题，现有技术的方法是将全SiLK介电材料用SiLK和氧化物的混合构造来代替，其中完全在通孔层面内使用该氧化物。但是在通孔层面上用氧化物来替换SiLK所带来的一个后果就是，因为氧化物的介电常数较高而导致较高的RC延迟。另外，采用单重镶嵌混合构造也导致成本上。
因此希望能够利用例如SiLK的介电材料的低k优势，同时仍然保持线后端(BEOL)互连的结构整体性。
发明内容
通过用于半导体器件的一种互连结构可以克服或者减少前面所讨论的现有技术的缺点和不足，该互连结构包括在下金属化层面上形成的有机低介电常数(低k)介电层。所形成的通孔位于低k介电层中，该通孔将下金属化层面中形成的下金属化线(metallizaton line)与在上金属化层面中形成的上金属化线连接起来。通孔由结构环所环绕，该结构环选自其所具有的热膨胀系数(CTE)能够保护通孔不被低k介电层热膨胀之后的剪切力损坏的材料。
另一个方面，提供一种减少在半导体器件互连结构中的热-机械应力的方法，包括在下金属化层面上形成有机低介电常数(低k)介电层。在该低k介电层中、并且在所述下金属化层面中形成的下金属化线之上限定一个开孔。在低k介电层中形成的开孔用结构材料来填充，该结构材料所具有的热膨胀系数(CTE)足以保护通孔不被低k介电层热膨胀之后的剪切力损坏。然后，在结构材料中限定一个通孔孔，然后将该通孔孔用导电通孔材料来填充，其中结构材料的剩余部分形成环绕通孔材料的保护环。
在另一个方面，提供一种形成用于半导体器件的互连结构的方法，包括在下金属化层面上形成有机低介电常数(低k)介电层，该低k介电层形成的厚度足以在下金属化层面上限定通孔层面和在通孔层面上限定上金属化层面。在该低k介电层中、并且在所述下金属化层面中形成的下金属化线之上限定一个开孔，然后该开孔用结构材料来填充，所述结构材料所具有的热膨胀系数(CTE)足以保护随后在其中形成的通孔不被低k介电层热膨胀之后的剪切力损坏。然后，在结构材料中限定一个通孔孔，并在通孔孔之上限定一个上金属化线开孔。将该通孔孔和上金属化线开孔用导电材料来填充，由此限定连接下金属化线和上金属化线的通孔，其中结构材料的剩余部分形成环绕通孔的保护环。
附图说明
参考示例性附图，其中在这几个图中用相同的附图标记来表示相同的元件。
图1a是本发明一个实施方案的多个半导体器件层面的截面图，其中连接下金属化层面和上金属化层面的通孔由环绕的刚性环进行结构增强；
图1b-1f是表示示例性单重镶嵌集成方案的各种加工步骤的截面图，该方案可以形成类似于图1a所示的通孔环；
图2a-2f是根据本发明另一个实施方案表示示例性双重镶嵌集成方案的各种加工步骤的截面图，该方案可以用保护材料给通孔层面加衬(lining)，以获得保护环状的结构；
图3a-3f是表示另一双重镶嵌集成方案的各种加工步骤的截面图，该方案可以用保护材料给通孔层面和上金属化层加衬，以获得保护环状的结构。
具体实施方式
此处披露了一种在不需要用氧化物在通孔层面上完全替换低k介电材料的情况下用于减少叠置通孔中热机械应力的结构和方法，同时仍然能够提供成本合算的集成解决方案。简单的说，在半导体器件中上金属化层面和下金属化层面之间的通孔层面主要由有机低k材料例如SiLK形成。但是实际的通孔金属由与金属填料的CTE更匹配的薄的结构环(例如氧化物)所环绕，由此保护通孔不被有机低k材料的任何热膨胀所损坏。该环可以由单重镶嵌或者双重镶嵌方法来形成，如以下的详细描述。尽管在通孔层面上金属更容易受到热膨胀的影响，但是结构环也可以作为在线层面上的侧面衬材料，作为支撑的附加措施。
图1a是多个半导体器件层面100a、100b和100c的示例性实施方案的截面图，其中结构增强的通孔102将下金属化线104和上金属化线106连接起来。通孔102由薄结构环108所环绕，该结构环可以由刚性材料例如SiO2、SiCOH、碳化物、氮化物和金属氧化物或者具有与金属填料相兼容的CTE的其它适当材料形成。另外，层面间介电材料是有机低k材料20，例如是SiLK，最好是通过旋涂的方式施加。以这种方式，可以获得低k介电材料的优点，同时就在通孔102上产生的横向剪切力而言解决了在通孔102上的SiLK高CTE的有害效应问题。
如果进行单重镶嵌加工，保护结构环的形成步骤很容易结合在制造过程中。例如，在通过填充、抛光和封顶等完成下金属化层面100a(例如M1)之后，用SiLK或者其它有机旋涂低k介电材料的单重镶嵌厚度涂布下一个层面(通孔层面100b)。在施加了适当的硬掩模层之后，将通孔层面100b形成图案，用于界定通孔(例如V1)。但是为了适应环108的形成，在通孔层面100b中有图案的开孔比用于通常形成的通孔102的普通开孔大。一旦在层面100b中形成开孔，利用现有的CVD/PVD或者旋涂技术将其用结构保护材料例如氧化物填充。
在氧化物填充材料平面化之后，采用随后的形成图案和蚀刻步骤来界定通孔开孔。这样导致氧化物材料的薄侧壁层(例如约100-约450)环绕通孔开孔，因为通孔开孔会被形成图案以比形成用于氧化物填充材料的开孔直径略小。然后根据已知的镶嵌加工技术，增加V1的金属化步骤，然后平面化，以完成通孔层面100b。通过再施加低k介电材料，形成上金属化层面100c，并且限定和填充上金属化线106(例如M2)从而连接通孔102。可以理解，环108的厚度足以保持通孔102的结构整体性，但是不会厚至在环材料不是低k材料的情况下(例如是氧化物材料的情况下)对电容耦合产生明显的影响。
参考图1b-1f，显示了另一个示例性单重镶嵌方案100，它可以形成与图1a所示类似的通孔环。在图1b的下部，早已形成的下金属化线通常由M(x-1)表示，以表示该下金属化线实际上位于给定半导体器件的任一个金属化层面。另外，在下金属化层面上形成盖层1012，以为低k介电材料(SiLK)的下一个层1014做准备，层1014涂布用于单重镶嵌构造。涂布SiLK之后，在其上形成一个或者多个硬掩模材料层105。
在图1c中，在硬掩模105上施加光致抗蚀剂层1016，然后成像和形成图案，用于形成通孔以连接至下部金属。然后在图1d中，通过蚀刻穿过硬掩模105、SiLK层1014和盖层1012而限定通孔开孔107，由此暴露M(x-1)。在该实施方案中，保护材料(例如氧化物)共形地沉积在硬掩模105、通孔开孔107的壁和M(x-1)上，以形成层1018，如图1e所示。一旦沉积之后，定向蚀刻(即各项异性的蚀刻)层1018，从而在通孔壁上留下环形结构109，如图1f所示。因此，可以理解，这种加工的实施方案省去了与开孔107完全氧化物填充相关联的额外的光刻和CMP步骤。
如前所述，保护通孔环的形成也适合于双重镶嵌加工。在图2a至2f中，显示了示例性双重镶嵌集成方案200的一个实施方案，该方案可以用于利用保护材料在通孔层面中加衬，以获得与图1a所示实施方案类似的保护环状结构。在图2a的下部，早已形成的下金属化线通常由M(x-1)表示，以表示该下金属化线实际上位于给定半导体器件的任一个金属化层面。另外，在下金属化层面上形成盖层202，以为低k介电材料(SiLK)的下一个层204做准备，层204涂布用于双重镶嵌构造。也就是，将SiLK按照足以用于通孔和下一个金属化层面的厚度来施加。SiLK施加之后，在其上形成一个或者多个硬掩模材料层205。
图2b表示(通过形成图案和蚀刻)而限定上金属化线，该线通常由Mx表示，路径穿过SiLK层204，并下至位于下金属化线M(x-1)之上的盖层202。在该具体的实施方案中，根据上金属化线Mx的设计宽度对开孔形成图案。然后如图2c所示，将用于结构环/衬的材料206填充在图2b中形成的开孔中。示例性的结构材料206可以是通过CVD/PVD或者旋涂技术沉积的氧化物。对氧化物材料206进行平面化，以为通孔(Vx)和上金属化线Mx的光刻和蚀刻步骤做准备。
参考图2d，进行第一光刻/RIE，以限定用于通孔Vx的开孔208。然后在图e中，利用第二光刻/RIE步骤来在上金属化线Mx的氧化物材料206中限定沟槽状开孔210，其中要指出的是在第二光刻/RIE步骤中可以使用与图2b的蚀刻步骤同样的掩模。最后在图2f中，根据双重镶嵌加工，在开孔208和210中沉积衬和金属化材料，随后被平面化，的多余金属下至第一硬掩模层。如图所示，靠近通孔Vx的氧化物材料206的剩余部分形成通孔层面中的边线，由此在该器件进行高温加工例如退火的时候能够保护通孔材料不会受到膨胀的SiLK层204的剪切力的损坏。
图3a至3f显示了另一个双重镶嵌实施方案，其中氧化物材料206用作通孔层面和上金属化层面中的结构衬。因此，如图3b所示，SiLK层204的图案形成和蚀刻步骤被过度曝光，以形成穿过Mx和Vx层面的较大开孔212(与图2b所示的开孔相比)，从而在最后蚀刻Mx线之后能保留某些氧化物材料。如在前面的实施方案一样，用于结构环/衬的氧化物材料206填充在图3b中形成的开孔中，如图3c所示。然后，进行光刻/RIE步骤，以限定用于通孔Vx的开孔208，如图3d所示。但是，当进行第二光刻/RIE步骤以限定用于Mx的开孔时，该图案没有过度曝光。因此，开孔210小于开孔212，由此产生部分环绕上金属化层面的侧壁214，如图3e所示。然后如图3f所示，进行双重镶嵌材料填充，以形成Vx和Mx，而后被平面化，随后多余金属被平面化掉，向下至与第一硬掩模层平齐。
不管采用哪种双重镶嵌方案，上述加工实施方案在通孔层面或者在通孔和线层面提供了保护层(例如SiO2、SiCOH、碳化物、氮化物和金属氧化物等)，而加工过程变化/步骤的数量仅有少量增加。在图2a-2e的情况下，有一个附加的光刻/RIE步骤(不需要新的掩模)，一个附加的平面化(CMP)步骤，以及一个附加的氧化物步骤。这对于图3a-e所示的实施方案来说也一样，但是不同之处在于第一光刻/RIE步骤是在过度曝光的情况下进行的，以在上金属化层面为薄的氧化物衬层形成较宽的开孔。另外，氧化物(或者所选择的任何材料)的具体厚度/尺寸可以根据技术需要来设计。而且，在图1b-1f的实施方案中，保护环与通孔铜相接触，并与其CTE更加匹配，因此能抵抗会引发叠层通孔失败的热循环。
尽管已经参考了优选实施方案描述了本发明，对该领域的技术人员来说，当然还可以作出各种改变，或者可以用等效物来替换其中的要素，而不会脱离本发明的范围。另外，可以进行多种改进以使具体的情况或者材料适应于本发明的技术，而不会脱离其基本范围。因此，本发明不限于此处披露的作为本发明最佳实施方式的具体实施方案，本发明包括落入在所附权利要求范围内的所有实施方案。

Claims (15)

1.一种用于半导体器件的互连结构，它包括
有机低介电常数介电层，在下金属化层面之上形成；
通孔，在所述低介电常数介电层中形成，所述通孔将所述下金属化层面中形成的下金属化线与上金属化层面中形成的上金属化线连接起来；
结构环，环绕所述通孔，所述结构环选自其热膨胀系数能保护所述通孔不被所述低介电常数介电层热膨胀之后的剪切力损坏的材料。
2.如权利要求1所述的互连结构，其中所述结构环材料选自：氧化物、氮化物、碳化物、以及包括前述至少一种的组合。
3.如权利要求1所述的互连结构，其中所述结构环的侧壁厚度约为100至约450。
4.如权利要求1所述的互连结构，其中所述结构环材料也用于形成部分环绕所述金属化线的衬。
5.如权利要求1所述的互连结构，其中所述结构环仅在所述通孔周围的竖直表面上形成。
6.一种用于降低半导体器件互连结构中热-机械应力的方法，该方法包括：
在下金属化层面之上形成有机低介电常数介电层；
在所述低介电常数介电层中并在所述低金属化层面中形成的下金属化线之上限定开孔；
用结构材料填充在所述低介电常数介电层中形成的所述开孔，该结构材料的热膨胀系数足以保护通孔不会被所述低介电常数介电层热膨胀之后的剪切力所损坏；
在所述结构材料中限定通孔开孔；以及
用导电通孔材料填充通孔开孔，其中所述结构材料的剩余部分形成环绕所述通孔材料的保护环。
7.如权利要求6所述的方法，其中所述结构材料选自：氧化物、氮化物、碳化物、以及包括前述至少一种的组合。
8.如权利要求6所述的方法，其中环绕所述通孔材料的所述保护环的厚度约为100至约450。
9.如权利要求6所述的方法，其中用所述结构材料填充在所述低介电常数介电层中形成的所述开孔的步骤还包括：在所述开孔中共形地沉积所述结构材料的层，然后蚀刻所述共形沉积的所述结构材料层，从而所述结构材料仅在所述开孔的竖直表面上保留。
10.如权利要求9所述的方法，其中所述通孔开孔由保留在所述开孔的所述竖直表面上的所述结构表面来限定。
11.一种用于形成半导体器件的互连结构的方法，该方法包括：
在下金属化层面之上形成有机低介电常数介电层，所述低介电常数介电层的形成厚度足以限定在所述下金属化层面之上的通孔层面和在所述通孔层面之上的上金属化层面；
在所述低介电常数介电层中并在所述低金属化层面中形成的低金属化线之上限定开孔；
用结构材料填充在所述低介电常数介电层中形成的所述开孔，该结构材料的热膨胀系数足以保护随后在其中形成的通孔不会被所述低介电常数介电层热膨胀之后的剪切力所损坏；
在所述结构材料中限定通孔开孔；
在所述通孔开孔之上限定上金属化线开孔；以及
用导电材料填充所述通孔开孔和所述上金属化线开孔，由此限定将所述下金属化线与上金属化线连接起来的通孔，其中所述结构材料的剩余部分形成环绕所述通孔的保护环。
12.如权利要求11所述的方法，其中所述结构材料选自：氧化物、氮化物、碳化物、以及包括前述至少一种的组合。
13.如权利要求11所述的方法，其中在所述低介电常数介电层中形成的所述开孔的宽度基本与所述上金属化线开孔相同，从而当限定所述上金属化线开孔时，所述结构材料从所述上金属化层面中除去。
14.如权利要求11所述的方法，其中在所述低介电常数介电层中形成的所述开孔的宽度比所述上金属化线开孔大，从而当限定所述上金属化线开孔时，所述上金属化层面中所述结构材料的残余部分形成部分环绕所述上金属化线的衬。
15.如权利要求14的方法，其中在形成所述低介电常数介电层中的所述开孔和形成所述上金属化线开孔的过程中使用公共的光刻掩模，其中在所述低介电常数介电层中的所述开孔的形成过程中将所述掩模过度曝光。
CNB2003101024255A 2002-12-12 2003-10-20 用于减少叠置通孔中热－机械应力的结构和方法 Expired - Lifetime CN1297001C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/319,032 US6831363B2 (en) 2002-12-12 2002-12-12 Structure and method for reducing thermo-mechanical stress in stacked vias
US10/319,032 2002-12-12

Publications (2)

Publication Number Publication Date
CN1507044A true CN1507044A (zh) 2004-06-23
CN1297001C CN1297001C (zh) 2007-01-24

Family

ID=32506541

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101024255A Expired - Lifetime CN1297001C (zh) 2002-12-12 2003-10-20 用于减少叠置通孔中热－机械应力的结构和方法

Country Status (4)

Country Link
US (1) US6831363B2 (zh)
JP (1) JP3777182B2 (zh)
CN (1) CN1297001C (zh)
TW (1) TWI249235B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377305A (zh) * 2012-04-12 2013-10-30 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法
CN104051322A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939817B2 (en) * 2003-05-08 2005-09-06 Micron Technology, Inc. Removal of carbon from an insulative layer using ozone
US20060128163A1 (en) * 2004-12-14 2006-06-15 International Business Machines Corporation Surface treatment of post-rie-damaged p-osg and other damaged materials
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7312523B2 (en) * 2005-07-28 2007-12-25 International Business Machines Corporation Enhanced via structure for organic module performance
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
US20070246830A1 (en) * 2006-04-21 2007-10-25 Toshiba America Electronic Components, Inc. Long-lifetime interconnect structure and method for making
US8999764B2 (en) 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
US7531373B2 (en) * 2007-09-19 2009-05-12 Micron Technology, Inc. Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry
TWI449152B (zh) * 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
US9245824B2 (en) 2013-04-18 2016-01-26 Globalfoundries Inc. Through-vias for wiring layers of semiconductor devices
US11270955B2 (en) * 2018-11-30 2022-03-08 Texas Instruments Incorporated Package substrate with CTE matching barrier ring around microvias

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102409B2 (ja) * 1998-04-30 2000-10-23 日本電気株式会社 配線の形成方法及びプラズマアッシング装置
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6720502B1 (en) * 2000-05-15 2004-04-13 International Business Machine Corporation Integrated circuit structure
US6586334B2 (en) * 2000-11-09 2003-07-01 Texas Instruments Incorporated Reducing copper line resistivity by smoothing trench and via sidewalls
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
US6429116B1 (en) * 2001-02-07 2002-08-06 Advanced Micro Devices, Inc. Method of fabricating a slot dual damascene structure without middle stop layer
US6599827B1 (en) * 2001-05-02 2003-07-29 Advanced Micro Devices, Inc. Methods of forming capped copper interconnects with improved electromigration resistance
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377305A (zh) * 2012-04-12 2013-10-30 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法
CN104051322A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104051322B (zh) * 2013-03-11 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
CN1297001C (zh) 2007-01-24
JP2004193605A (ja) 2004-07-08
TW200509354A (en) 2005-03-01
TWI249235B (en) 2006-02-11
US20040113278A1 (en) 2004-06-17
US6831363B2 (en) 2004-12-14
JP3777182B2 (ja) 2006-05-24

Similar Documents

Publication Publication Date Title
CN1297001C (zh) 用于减少叠置通孔中热－机械应力的结构和方法
CN101504935B (zh) 焊垫结构
CN103219325B (zh) 多维集成电路结构及其形成方法
KR100406846B1 (ko) 컬럼 상호접속의 구조 및 방법
US6709968B1 (en) Microelectronic device with package with conductive elements and associated method of manufacture
JP3954974B2 (ja) 半導体デバイス
TW515099B (en) Stacked structure for parallel capacitors and method of fabrication
CN114944376A (zh) 传导阻障直接混合型接合
JP2002522923A (ja) エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線
CN1332435C (zh) 坚固贯孔结构及方法
JP2009147218A (ja) 半導体装置とその製造方法
KR20000011661A (ko) 능동집적회로상의본딩을위한시스템및방법
JP2001267323A (ja) 半導体装置及びその製造方法
US6365971B1 (en) Unlanded vias with a low dielectric constant material as an intraline dielectric
US6875686B2 (en) Method for fabricating a structure of interconnections comprising an electric insulation including air or vacuum gaps
CN101246867A (zh) 具有金属焊垫结构的电子器件及其制造方法
CN100372113C (zh) 一种具有空气间隔的集成电路结构及其制作方法
CN100517649C (zh) 集成电路结构及其制造方法
CN101573787A (zh) 制造互连结构的方法
US6869878B1 (en) Method of forming a selective barrier layer using a sacrificial layer
US20050112957A1 (en) Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
CN102543854A (zh) 一种消除铜互连结构中铜凸起缺陷的方法
JP3858849B2 (ja) 半導体装置およびその製造方法
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171207

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171207

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070124