CN1499594A - 制作电子封装的方法以及电子封装 - Google Patents

制作电子封装的方法以及电子封装 Download PDF

Info

Publication number
CN1499594A
CN1499594A CNA2003101030148A CN200310103014A CN1499594A CN 1499594 A CN1499594 A CN 1499594A CN A2003101030148 A CNA2003101030148 A CN A2003101030148A CN 200310103014 A CN200310103014 A CN 200310103014A CN 1499594 A CN1499594 A CN 1499594A
Authority
CN
China
Prior art keywords
substrate
electronic packaging
pattern
making electronic
conductive welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101030148A
Other languages
English (en)
Other versions
CN1257545C (zh
Inventor
D・L・托马斯
D·L·托马斯
沃伊奇克
C·G·沃伊奇克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1499594A publication Critical patent/CN1499594A/zh
Application granted granted Critical
Publication of CN1257545C publication Critical patent/CN1257545C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

说明了一种制作电子封装的方法，其中：基板设有导电焊盘的图案，和放置在铜焊盘图案中的所选择的多个焊盘上的部分焊料。回流焊料，在所选择的铜焊盘上形成局部半球形端盖。用易溶钎剂覆盖所述局部半球形端盖。在基板上放置薄半导体芯片，该半导体芯片具有与所述局部半球形的有端盖的焊盘相对应的半导体元件的图案，使得薄半导体芯片的导体元件基本上与基板的局部半球形有端盖焊盘对齐。把焊料加热到回流温度，并在薄半导体芯片和基板之间形成电耦合。由于形成电耦合的所需焊料都放置在基板上，因此有可能在电子封装中使用很薄的半导体芯片，避免了在下列步骤中出现的问题，即与薄化工艺期间固定有焊料凸块的晶片有关的操作和处理步骤，以及用有焊料凸块的晶片制成薄化的半导体芯片的后续工艺，例如切割步骤。

Description

制作电子封装的方法以及电子封装
发明领域
本发明涉及一种制作电子封装的方法，更具体地说，涉及一种制作倒装芯片封装的方法，其中通过对该半导体芯片进行背面研磨或抛光降低半导体芯片的厚度并且组装到一基板上，在该基板上具有用于电连接到该变薄的半导体芯片上的焊料球或者凸块(bump)连接。
发明背景
微电子工业一向致力于不断缩小设备的尺寸，增加器件集成度，从而导致了更高的互连密度。为满足这些高密度互连的要求，在封装工业中已持续不断地发展了一系列互连技术与策略。几乎所有这些技术和策略都致力于一个目标，那就是减小尺寸。尺寸减小几乎总是转化成较低的成本。因此，在最先进的封装中，为满足高密度互连的要求，表面安装(surfacemount)封装已在很大程度上替代了双列直插封装。这些技术以及类似的发展都致力于降低封装面积，即封装的x-y尺寸。此外，在许多应用中，特别是在需要较大的半导体芯片的应用中，需要使用很薄的半导体芯片。这些问题是通过将芯片从中分割而来的晶片变薄的技术而解决的。通过在诸如胶带之类的临时载体上安装已经过完全处理的晶片，将其有效面朝下，并研磨或者抛光晶片的背面，就可将其变薄。提出并使用了各种技术，其范围从使用例如研磨砂轮进行简单的机械研磨，到化学蚀刻和抛光技术，以及这些技术的结合，如化学-机械抛光技术。
在典型的将晶片变薄工艺过程中，在将其重新安装和切割成IC芯片或者管芯(die)之前，把具有已完成的集成电路(IC)的200毫米(mm)直径的晶片，从大约为26mil(将千分之一英寸表示为mil)至大约为30mil的初始厚度减小到大约只有10-12mil的最终厚度。之后，将单独的IC芯片或管芯封装，这样的封装涉及到组装成一单芯片模块(SCM)或者多芯片模块(MCM)。这里的使用的术语模块是指拥有至少两个组成部分的部件，一个基板以及至少一个有效芯片，该有效芯片是键合到该基板上的倒装芯片。
在进行薄化和切割之前，一般在形成倒装芯片的晶片上形成焊料凸块或者焊料球互连。将具有焊料凸块的晶片变薄，提出了许多处理问题，这些问题与在薄化期间保护该具有焊料凸块的晶片有关。在制作薄化倒装芯片的后续过程中，要在具有焊料凸块的变薄的晶片上进行许多工艺和处理步骤，例如切割步骤等等。为了能经受薄化工艺本身以及后续的工艺和处理而不会造成损伤或者破裂，可以把晶片薄化成厚度为10mil或者更厚。具有焊料凸块的晶片薄化工艺本身以及所经受的后续工艺和处理步骤不允许最终的倒装芯片厚度小于大约10mil，虽然这样的厚度对于许多应用本来是希望的。这种大约10mil或者更厚的限制作为一种标准在行业中被普遍接受了。但在一些重要的应用场合，这种限制排除了薄倒装芯片(厚度小于大约10mil的倒装芯片)的使用。
不需要焊料凸块或者焊料球互连作为倒装芯片的一部分、就可将倒装芯片组装到基板上而制成电子封装的技术，将使得可以使用薄化到小于10mil厚的倒装芯片，而且将是封装技术上的实质性改进。
发明内容
因此，本发明的目的是改进现有的电子封装技术。
本发明的另一目的是提供一种制作电子封装的方法，其中可把很薄的半导体芯片组装在基板上，在该基板上提供了把半导体芯片与基板连接起来的导电构件。
本发明的另一目的是提供一种可采用简易的方式实施的制作电子封装的方法。
根据本发明的一个方面，提供一种制作电子封装的方法，该方法包括如下步骤：提供具有一个第一表面的基板；在该第一表面上提供导电焊盘(pad)的图案；将一导电构件放置在该导电焊盘的图案中所选择的一些导电焊盘上；提供一薄半导体芯片，该芯片具有基本上与该基板的所述第一表面上的该导电焊盘图案类似的导体元件图案；在该基板上定位该薄半导体芯片，使得所选择的一些所述导体元件分别位于，各自的一些所述导电构件上；并加热所述导电构件，以在该薄半导体芯片和该基板之间提供电耦合。
附图说明
图1(A)至1(H)是表示根据本发明的一个实施例制作电子封装的方法的示意图。
具体实施方式
为了更好地理解本发明及其其他的和进一步的目的、优点和性能，可参考结合上述附图的下列说明书和附属权利要求书。
根据本发明的方法，基板被设有由铜焊盘的图案。在该铜焊盘图案中所选择的一些铜焊盘上放置有部分焊料。之后再进行焊料回流，在所选择的铜焊盘上形成局部半球形的端盖(cap)。之后，利用易溶钎剂(solderflux)将局部半球形的端盖盖住。之后，在基板上放置薄化的半导体芯片，该半导体芯片上具有焊盘的图案，这些焊盘上具有基部凸块冶镏金(underlying bump metallurgy，UBM)，且这些焊盘与所述局部半球形有端盖的焊盘相对应，以便薄半导体芯片的这些焊盘基本上与该基板上的局部半球形有端盖的焊盘对齐。本发明中可使用的UBM包括例如铬-铜-金。之后，把焊料加热到回流温度，并在薄半导体芯片和基板之间形成电耦合。由于制作电耦合所需要的所有焊料都放置在基板上，不需要薄化或者处理其上具有焊料凸块的晶片，这样就避免了与薄化处理期间保护具有焊料凸块的晶片有关的步骤和后续的处理步骤。这些步骤一般会由于硅的切割或破裂而引起晶片和由其制成的薄半导体芯片的实质性损坏，使其无用，并且影响到制造产量和成本。而且，很小的破裂可能并不明显，直到在实地条件下工作时薄半导体芯片受力时为止，因而影响到电子封装的可靠性。使用本发明所述的工艺，有可能使没有焊料凸块的晶片薄化到先前经济上不可行的最小厚度。也可基本上避免与薄化和处理带焊料凸块晶片有关的切割和破裂的问题。电子封装中的薄半导体芯片至少有两种原因是很有优势的。一种优势是降低了整个封装的轮廓(剖面)高度，这样可节约贵重封装占用面积(packaging real estate)。另一种优势是薄半导体芯片固有地非常柔软，因而更能经得起封装的弯曲(而不破裂)，这种弯曲是在与测试和在操作实地使用相关的热周期变化中，由于热膨胀系数(coefficient of thermal expansion，CTE)、以及半导体芯片和基板之间弹性系数的不匹配，而发生的。因此，这种电子封装可实现制作成本低、可靠性高的薄半导体芯片。
现在参照图1(A)至1(H)说明本发明的一个实施例。下面依序说明图1(A)至1(H)中的每一步骤。
首先，在步骤1(A)中，提供一个具有第一表面12的基板10。该基板10可由电介质材料构成，例如是一种由叠层玻璃环氧树脂片、陶瓷、聚四氟乙烯、液晶聚合物或者任何可以承载半导体芯片的材料构成的复合电路板基板。基板10可包括热补偿层、布线层或者电源/接地层(未示出)。还可包括用于把各内部层互连到外部导体的导体通孔或者通孔(未示出)。基板10包括一个第二表面14。
在步骤1(B)中，电介质层16被设置在基板10的第一表面12上。电介质层可由合适的有机聚合材料构成。可使用的一种电介质材料是聚酰亚胺(polyimide)材料。另一种可使用的聚合材料是包括由改性聚苯醚(modified polyphenylene ether，MPPE)构成的树脂的材料。可与本发明联合使用的有用的MPPE树脂被公开在转让给日本东京的Asahi KaseiKogyo Kabushiki Kaisha的美国专利5,352,745(Katayose等人，颁布于1994年10月4日)(称为Katayose‘745)中，其所有内容作为参考包含于此。在Katayose‘745的专利中，MPPE树脂被描述成一种可固化的聚苯醚树脂复合物，该复合物包括通过使聚苯醚与不饱和羧酸或者酸酐和至少一种氰脲酸酯(cyanurate)反应而获得的反应产品。可与本发明联合使用的有用的MPPE树脂被公开在转让给日本东京的Asahi Kasei Kogyo KabushikiKaisha(公司名)的美国专利5,218,030(Katayose等人，颁布于1993年6月8日)(称为Katayose‘030)中，其所有内容作为参考包含于此。关于其它MPPE树脂，Katayose‘030专利描述了包含烯丙基或者炔丙基侧基、氰脲酸三烯丙脂(triallylcyanurate)或异氰脲酸三烯丙脂(triallylisocyanurate)、以及可选的含锑阻燃剂的(聚)亚苯基醚的使用情况；其它配方利用含溴化合物取代含锑阻燃剂。可与本发明联合使用的有用的MPPE树脂被公开在转让给通用电气公司(General ElectricCompany)的美国专利6,352,782 B2(Yeager等人，2002年3月5日颁布)(称为Yeager‘782)中，其所有内容作为参考包含于此。Yeager‘782专利中所述的改性PPE树脂是用某种不饱和化合物固化的反应性封端(聚)苯醚化合物。能够通过将MPPE树脂覆盖在一金属箔例如铜箔上的形式来利用MPPE材料。适用于本发明的、可从市场上购买的一MPPE是由日本Asahi Chemical Company(化学公司)制造的，并标识为Asahi产品号PC5103，该产品包括覆盖在一铜箔上的树脂。本发明中可使用的电介质材料的其它实例是可从Taiyo Corporation(公司，2675 Antler Drive，CarsonCity，Nevada，89701)购买的PSR 4000 AUS 703、以及可从日本的TamuraCorporation(公司，3-27-27 Tarune-Cho，Suita Shi，Ahsaka 564)购买的DSR 2200 FX-7A。
电介质层16可通过感光处理或者激光处理形成图案，这种处理在基板的电介质层中形成侧壁18和底壁20，这些侧壁和底壁在基板10的该电介质层上确定了多个孔，在这些孔中可充分填充导电材料，从而形成导电焊盘22的图案。导电焊盘图案22可包括诸如铜、金、锡以及镍或其合金之类的合适金属。导电焊盘22还可被覆盖有诸如苯并三唑(benzatriaziole)之类的有机表面保护层。在此实施例中，通过在电介质层16的孔中镀金属或者掩盖入一层金属膏而设置导电焊盘22的图案。也可采用光或者蚀刻工艺形成导电焊盘22图案，这些工艺在本领域是公知的，本文没有说明。
在步骤1(C)中，在每一导电焊盘22上放置一层导电材料24。可通过在每一导电焊盘22上掩盖一层焊料膏或者镀一层焊料的工艺而设置这层导电材料24。也可在每一导电焊盘22上掩盖诸如导电聚合物之类的其他材料。本发明中可使用的一种焊料包括一种低温共熔焊料，该焊料的成分为大约63wt％的锡和大约37wt％的铅。也可使用无铅焊料。本发明中可使用的无铅焊料合金的一些实例是锡和铜、锡和银、或者锡银铜合金。本发明可使用的锡/银/铜合金的一种实例包括大约90wt％的锡、大约4.0wt％或者更低的银、以及大约1.5wt％或者更低的铜。本发明可使用的导电聚合物包括填银环氧树脂，其实例包括可从Epoxy Technology(公司，14Fortune Drive，Billerica，MA 01821)购买的产品Epoxy TechnologyEpotek2101、可从Ablestik Laboratories(公司，29921 SusannaRoad，Rancho Dominguez，CA 90221)购买的产品Ablestik Ablebond 8175、以及可从Engineered Material Materrials Systems Inc.(公司，132 JohnsonDrive，Delaware，OH 43015)购买的产品EMS DA 5915。
在步骤1(D)中，使步骤1(C)中的导电材料层24回流，形成导电构件26，每个这些导电构件都呈局部半球形。回流温度、回流时间和停留时间取决于所使用的焊料类型、电子封装的尺寸以及被用于进行回流的回流设备的类型。在一实施例中，具有与低温共熔锡-铅焊料(导电材料24)相应的合金成分的水溶性焊料膏被沉积在位于基板上的与导电焊盘22类似的焊盘上。之后，回流该焊料膏，从而在该焊盘上形成半球形凸块，类似于图1(D)所示导电构件26的导电构件。最后，使用去离子水清洗所述有焊料凸块的基板，清除水溶性焊剂残余物。如果使用导电聚合物形成导电构件26，则不需要回流步骤，且导电构件将采取如被掩盖的形状。
在步骤1(E)中，在每一导电构件26上施加部分易溶钎剂，产生基本上连续的易溶钎剂层28。通过掩盖、喷溅或者浸沾可设置易溶钎剂层28。本发明中可使用的易溶钎剂例如是低残余无需清洗焊剂或者水溶性焊剂。低残余无需清洗焊剂的一个实例是可从Alpha Metals Inc.(公司，580-ATollgate Road，Elgin，IL，60123)购买的Alpha 376。水溶焊剂的一个实例是也可从Alpha Metals Inc.购买的Alpha WS 600。在此实施例中，可把易溶钎剂层28用做用于随后定位薄半导体的导电焊盘的一种粘合剂，还可在后续回流步骤中用做清洗剂或氧化物清除剂，以用于形成电耦合，这点将在下面说明。如果导电构件26包括导电聚合物或者其他非金属材料，则不使用易溶钎剂。
在步骤1(F)中，其上具有与导电焊盘22图案类似的导体元件32的图案的薄半导体芯片30被放置在基板10上，从而使得被选择的一些导体元件分别位于覆盖有易溶钎剂层28的多个导电构件26上。半导体芯片30包括位于导体元件32的图案之间的电介质材料层33。电介质材料33可以是聚酰亚胺或者氮化硅。导体元件32可包括如上所述的UBM。薄半导体芯片30包括表面36，该表面已采用机械、化学、或者化学-机械方法在晶片级研磨或者抛光，从而使原始芯片的厚度薄到小于大约8mil。可以在把芯片组装到基板10上之前，在晶片级进行薄化处理。当采用化学-机械抛光完成薄化处理时，将研磨剂浆施加在半导体芯片的、相对于表面37的原始表面上，利用研磨轮对该表面进行抛光，产生表面36。本发明中可以使用的一研磨剂浆的实例是二氧化硅(石英)浆，这种浆具有尺寸从大约10纳米(namometer)至大约300纳米的颗粒。抛光期间，利用真空吸盘通过表面37把晶片保持在适当位置上，以防止损坏电介质材料33或者导电元件32。
在步骤1(G)中，对步骤1(F)的导电构件26进行加热，在薄半导体芯片30和基板10之间形成电耦合38。加热导电构件26包括在焊料的熔化温度下回流局部半球形有端盖焊盘26。之后，用水和皂化剂(saponifier)清洗残留的易溶钎剂(在回流温度下没有挥发的易溶钎剂成分)，以清除残留物。如果导电构件由导电聚合物材料构成，则加热步骤包括基本上固化聚合物材料，以形成该电耦合。
在步骤1(H)中，把底层填料或者密封材料40放置到薄半导体芯片30和基板10之间的电耦合38上。密封材料可以是填充有石英材料的高模量树脂材料，这种树脂材料经过调整以使其与所使用的导电材料的CTE相匹配。可从市场上购买的本发明所使用的密封材料的实例有：由LoctiteCorporation(公司，Loctite North America，1001 Trout BrookCrossing，Rocky Hill，Connecticut 06067)生产的Hysol FP 4549和LoctiteTM 3593、由Namics Corportion(公司，3993 Nigorikawa，NiigataCity，950-3131，Japan)生产的Namics U8437。在基板10的第二表面14上设有多个焊料球连接42，其中被选择的多个连接利用基板中的导体贯通连接(未示出)，与基板的第一表面12上的多个导电焊盘22中被选择的多个焊盘电连接。
虽然参照附图说明了本发明的一种实施例，但可以理解，本发明并不局限于附图中所解释或者所图示的实施例。因此，本领域的技术人员基于其知识可对该实施例作出各种改进、改变和变化，而不超出本发明的保护范围。

Claims (15)

1、一种制作电子封装的方法，所述方法包括如下步骤：
提供一个具有第一表面的基板；
在所述第一表面上提供导电焊盘的图案；
在所述导电焊盘的图案的多个被选择的焊盘上设置导电构件；
提供一个薄半导体芯片，该芯片上具有基本上与所述基板的所述第一表面上的所述导电焊盘的图案类似的导体元件的图案；
在所述基板上放置所述薄半导体芯片，使得所述导体元件的多个被选择的元件分别位于多个所述导电构件上；以及
加热所述导电构件，以在所述薄半导体芯片和所述基板之间设置电耦合。
2、如权利要求1所述的制作电子封装的方法，其特征在于，所述提供所述基板的步骤还包括在所述基板上提供一个第二表面。
3、如权利要求2所述的制作电子封装的方法，其特征在于，进一步包括如下步骤：在所述基板的所述第二表面上设置多个焊料球连接，所述多个焊料球连接的被选择的多个连接与所述基板的所述第一表面上的所述导电焊盘图案中的所述被选择的多个焊盘电连接。
4、如权利要求1所述的制作电子封装的方法，其特征在于，在所述第一表面上提供导电焊盘的图案的所述步骤包括镀覆或者蚀刻。
5、如权利要求1所述的制作电子封装的方法，其特征在于，设置所述导电构件的所述步骤包括在所述导电焊盘的图案中的所述被选择的多个导电焊盘上镀覆焊料。
6、如权利要求5所述的制作电子封装的方法，其特征在于，设置所述导电构件的所述步骤进一步包括在镀覆所述焊料之后回流所述焊料，以在所述导电焊盘的图案的多个被选择的导电焊盘上形成局部半球形焊料端盖。
7、如权利要求6所述的制作电子封装的方法，其特征在于，进一步包括在每一局部半球形端盖上放置部分易溶钎剂材料的步骤。
8、如权利要求7所述的制作电子封装的方法，其特征在于，所述加热所述导电构件的步骤包括回流每一局部半球形焊料端盖。
9、如权利要求1所述的制作电子封装的方法，其特征在于，设置所述导电构件的所述步骤包括在所述导电焊盘图案中的被选择的多个所述导电焊盘上掩盖导电聚合物。
10、如权利要求9所述的制作电子封装的方法，其特征在于，所述加热所述导电构件的步骤包括在所述导电焊盘图案中的所述被选择的多个导电焊盘中的每个上，充分固化所述导电聚合物。
11、如权利要求1所述的制作电子封装的方法，其特征在于，利用机械研磨、化学抛光或者化学-机械抛光方法将所述薄半导体芯片变薄。
12、如权利要求11所述的制作电子封装的方法，其特征在于，化学-机械抛光包括利用二氧化硅浆抛光所述薄半导体芯片，该二氧化硅浆具有尺寸为大约10纳米至大约300纳米的颗粒。
13、如权利要求11所述的制作电子封装的方法，其特征在于，把所述薄半导体芯片的厚度变薄到小于大约10mil。
14、如权利要求1所述的制作电子封装的方法，其特征在于，进一步包括如下步骤：在位于所述半导体芯片和所述基板之间的所述电耦合上放置密封材料。
15、一种由权利要求1所述的方法制作的电子封装。
CNB2003101030148A 2002-10-29 2003-10-28 制作电子封装的方法以及电子封装 Expired - Fee Related CN1257545C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/282,975 US7250330B2 (en) 2002-10-29 2002-10-29 Method of making an electronic package
US10/282,975 2002-10-29

Publications (2)

Publication Number Publication Date
CN1499594A true CN1499594A (zh) 2004-05-26
CN1257545C CN1257545C (zh) 2006-05-24

Family

ID=32107495

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101030148A Expired - Fee Related CN1257545C (zh) 2002-10-29 2003-10-28 制作电子封装的方法以及电子封装

Country Status (2)

Country Link
US (1) US7250330B2 (zh)
CN (1) CN1257545C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617243A (zh) * 2007-02-19 2009-12-30 Nxp股份有限公司 传感器封装
CN101767238B (zh) * 2009-09-22 2011-08-03 西安航空发动机（集团）有限公司 一种用于精密零件多余钎料的修抛装置
CN107030903A (zh) * 2016-02-04 2017-08-11 株式会社迪思科 封装基板的加工方法
CN110557937A (zh) * 2018-05-31 2019-12-10 铟泰公司 有效抑制在bga组合件的不润湿开口的助焊剂

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
US7541256B2 (en) * 2007-03-28 2009-06-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors using a bump bonding technique
EP2440024B1 (en) * 2009-06-01 2014-03-12 Sumitomo Electric Industries, Ltd. Connection method
JP5376653B2 (ja) * 2009-06-09 2013-12-25 株式会社フジクラ フレキシブルプリント基板およびその製造方法
US20120175772A1 (en) * 2011-01-07 2012-07-12 Leung Andrew K Alternative surface finishes for flip-chip ball grid arrays
US8564030B2 (en) 2011-06-10 2013-10-22 Advanced Micro Devices Self-aligned trench contact and local interconnect with replacement gate process
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3667005A (en) * 1966-06-30 1972-05-30 Texas Instruments Inc Ohmic contacts for semiconductors devices
US3616401A (en) * 1966-06-30 1971-10-26 Texas Instruments Inc Sputtered multilayer ohmic molygold contacts for semiconductor devices
US3634787A (en) * 1968-01-23 1972-01-11 Westinghouse Electric Corp Electromechanical tuning apparatus particularly for microelectronic components
US3734787A (en) * 1970-01-09 1973-05-22 Ibm Fabrication of diffused junction capacitor by simultaneous outdiffusion
US3844924A (en) * 1970-08-03 1974-10-29 Texas Instruments Inc Sputtering apparatus for forming ohmic contacts for semiconductor devices
US3798512A (en) * 1970-09-28 1974-03-19 Ibm Fet device with guard ring and fabrication method therefor
US3924320A (en) * 1972-04-14 1975-12-09 Ibm Method to improve the reverse leakage characteristics in metal semiconductor contacts
US3965784A (en) 1972-12-21 1976-06-29 Joseph Marconi Blanking die and holder construction for punch presses
US3787720A (en) * 1973-03-28 1974-01-22 Hughes Aircraft Co Semiconductor vidicon and process for fabricating same
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
US4085639A (en) 1975-04-03 1978-04-25 Joseph Marconi Blanking die and holder construction for punch presses
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
NL8201928A (nl) 1981-10-30 1983-05-16 Chemische Ind En Handelmaatsch Werkwijze voor het bereiden van een korrelvormig mengsel van toevoegsels voor de kunststofindustie door dergelijke toevoegsels te mengen en vervolgens tot een korrelvorm te verwerken.
US4589547A (en) * 1983-01-14 1986-05-20 Motorola Inc. Carrier for stacked semiconductor die
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
US4915744A (en) * 1989-02-03 1990-04-10 Applied Solar Energy Corporation High efficiency solar cell
US5218030A (en) * 1989-02-08 1993-06-08 Asahi Kasei Kogyo Kabushiki Kaisha Curable polyphenylene ether resin composition and a cured resin composition obtainable therefrom
US4989067A (en) * 1989-07-03 1991-01-29 General Electric Company Hybrid interconnection structure
US5611140A (en) 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5104689A (en) 1990-09-24 1992-04-14 International Business Machines Corporation Method and apparatus for automated solder deposition at multiple sites
EP0494722B1 (en) * 1991-01-11 1995-09-13 Asahi Kasei Kogyo Kabushiki Kaisha A curable polyphenylene ether resin composition and a cured resin composition obtainable therefrom
US5360988A (en) 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US5263198A (en) * 1991-11-05 1993-11-16 Honeywell Inc. Resonant loop resistive FET mixer
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5737192A (en) * 1993-04-30 1998-04-07 The United States Of America As Represented By The Secretary Of The Air Force Density improvement in integration modules
US5432681A (en) * 1993-04-30 1995-07-11 The United States Of America As Represented By The Secretary Of The Air Force Density improvement for planar hybrid wafer scale integration
US5394609A (en) 1993-10-26 1995-03-07 International Business Machines, Corporation Method and apparatus for manufacture of printed circuit cards
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
US5405453A (en) * 1993-11-08 1995-04-11 Applied Solar Energy Corporation High efficiency multi-junction solar cell
US5491303A (en) * 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
US5516030A (en) 1994-07-20 1996-05-14 Compaq Computer Corporation Method and apparatus for assembling ball grid array components on printed circuit boards by reflowing before placement
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US6033764A (en) 1994-12-16 2000-03-07 Zecal Corp. Bumped substrate assembly
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5645737A (en) * 1996-02-21 1997-07-08 Micron Technology, Inc. Wet clean for a surface having an exposed silicon/silica interface
US5719437A (en) * 1996-04-19 1998-02-17 Lucent Technologies Inc. Smart cards having thin die
US5986340A (en) 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
DE69808429T2 (de) 1997-05-16 2003-06-18 Milacron Inc., Cincinnati Stösselträger für eine spritzgiessmaschine
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6162703A (en) * 1998-02-23 2000-12-19 Micron Technology, Inc. Packaging die preparation
US6069366A (en) 1998-03-30 2000-05-30 Advanced Micro Devices, Inc. Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6263566B1 (en) 1999-05-03 2001-07-24 Micron Technology, Inc. Flexible semiconductor interconnect fabricated by backslide thinning
US6518885B1 (en) * 1999-10-14 2003-02-11 Intermec Ip Corp. Ultra-thin outline package for integrated circuit
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6352782B2 (en) * 1999-12-01 2002-03-05 General Electric Company Poly(phenylene ether)-polyvinyl thermosetting resin
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
US20020086625A1 (en) * 2000-05-23 2002-07-04 Wafer Solutions, Inc. Vacuum mount wafer polishing methods and apparatus
JP3639505B2 (ja) 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6333253B1 (en) * 2000-08-24 2001-12-25 Advanced Micro Devices, Inc. Pattern-block flux deposition
US6475071B1 (en) * 2000-08-25 2002-11-05 Micron Technology, Inc. Cross flow slurry filtration apparatus and method
WO2002026441A1 (en) * 2000-09-27 2002-04-04 Strasbaugh, Inc. Tool for applying resilient tape to chuck used for grinding or polishing wafers
US6639321B1 (en) * 2000-10-06 2003-10-28 Lsi Logic Corporation Balanced coefficient of thermal expansion for flip chip ball grid array
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6921450B2 (en) * 2001-10-31 2005-07-26 Marquip, Llc Soft contact roll for a single facer
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US7095933B2 (en) * 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
US6780733B2 (en) * 2002-09-06 2004-08-24 Motorola, Inc. Thinned semiconductor wafer and die and corresponding method
US7022587B2 (en) * 2003-02-05 2006-04-04 Koennemann Beatriz Method for producing chips from wafers of low thickness

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617243A (zh) * 2007-02-19 2009-12-30 Nxp股份有限公司 传感器封装
CN101617243B (zh) * 2007-02-19 2012-08-29 Nxp股份有限公司 传感器封装
US8664946B2 (en) 2007-02-19 2014-03-04 Nxp B.V. Sensor packages including a lead frame and moulding body and methods of manufacturing
US9222989B2 (en) 2007-02-19 2015-12-29 Nxp B.V. Manufacturing methods for a sensor package including a lead frame
CN101767238B (zh) * 2009-09-22 2011-08-03 西安航空发动机（集团）有限公司 一种用于精密零件多余钎料的修抛装置
CN107030903A (zh) * 2016-02-04 2017-08-11 株式会社迪思科 封装基板的加工方法
CN110557937A (zh) * 2018-05-31 2019-12-10 铟泰公司 有效抑制在bga组合件的不润湿开口的助焊剂
CN110557937B (zh) * 2018-05-31 2021-08-06 铟泰公司 有效抑制在bga组合件的不润湿开口的助焊剂

Also Published As

Publication number Publication date
CN1257545C (zh) 2006-05-24
US7250330B2 (en) 2007-07-31
US20040082108A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6809414B1 (en) Semiconductor chip assembly with bumped conductive trace
US7229853B2 (en) Method of making a semiconductor chip assembly using multiple etch steps to form a pillar after forming a routing line
JP5878362B2 (ja) 半導体装置、半導体パッケージ及び半導体装置の製造方法
TWI525722B (zh) 用於製造半導體封裝之方法以及使用其製造的半導體封裝
JP5085932B2 (ja) 実装体及びその製造方法
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
KR20140107129A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20010060183A (ko) Ｉｃ 디바이스 패키지 제조 방법
JP2008218926A (ja) 半導体装置及びその製造方法
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
CN1257545C (zh) 制作电子封装的方法以及电子封装
US20100007017A1 (en) Inter-connecting structure for semiconductor package and method for the same
US7518241B2 (en) Wafer structure with a multi-layer barrier in an UBM layer network device with power supply
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
CN101859733B (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
KR20010041942A (ko) 플립 칩 조립을 위한 노크린 플럭스
US6400034B1 (en) Semiconductor device
CN101335224B (zh) 半导体封装结构及其制造方法
KR20190136459A (ko) 반도체 다이들을 스택하는 방법 및 반도체 패키지
US20060220245A1 (en) Flip chip package and the fabrication thereof
US6472734B2 (en) Stacked semiconductor device and method for manufacturing the same
US6649833B1 (en) Negative volume expansion lead-free electrical connection
US20030155406A1 (en) Bump manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060524

Termination date: 20111028