CN1498359A - 掩模图案校正装置和掩模图案校正方法、掩模制备方法和半导体器件生产方法 - Google Patents

掩模图案校正装置和掩模图案校正方法、掩模制备方法和半导体器件生产方法 Download PDF

Info

Publication number
CN1498359A
CN1498359A CNA02806755XA CN02806755A CN1498359A CN 1498359 A CN1498359 A CN 1498359A CN A02806755X A CNA02806755X A CN A02806755XA CN 02806755 A CN02806755 A CN 02806755A CN 1498359 A CN1498359 A CN 1498359A
Authority
CN
China
Prior art keywords
pattern
size
correcting
allowed band
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02806755XA
Other languages
English (en)
Other versions
CN1235087C (zh
Inventor
大沼英寿
川原和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1498359A publication Critical patent/CN1498359A/zh
Application granted granted Critical
Publication of CN1235087C publication Critical patent/CN1235087C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

用光学邻近效应校正装置对设计图案的光学邻近效应进行校正(ST2)，在校正光学邻近效应之后，用模拟装置模拟图案，产生栅极电极的转移图案(ST3)，按照有关对于电路要求的特性改变栅极电极转移图案中的测量位置(ST4，ST5)。然后，按照对电路要求的是更高的速度、稳定性还是减少漏电流，判断上述栅极电极转移图案的测量点处偏离设计值的偏差是否落在允许范围内(ST7)。当偏差没有落在允许范围内时，移动测量点的校正图案(ST8)。通过重复反馈直至测量点落在允许范围内为止(ST3至ST8)，在起栅极作用的范围内，按照对电路要求的特性进行最佳校正。

Description

掩模图案校正装置和掩模图案校正方法、 掩模制备方法和半导体器件生产方法
技术领域
本发明涉及用于校正例如半导体器件光刻过程中用的掩模设计图案的掩模图案校正装置和掩模图案校正方法，并涉及掩模制备方法和半导体器件的生产方法。
背景技术
以其上形成了光屏蔽薄膜的玻璃基片的形式来构造用于半导体器件生产过程中的光掩模。半导体器件的光刻过程是通过将这个光掩模投影在晶片上并曝光来实现的。
在光刻过程用的这种光掩模中，必须把设计的CAD数据转换成光刻系统的数据，并将图案精确地转换成玻璃基片上光屏蔽薄膜的图案。
此外，即使仿制的光掩模是正确的，但曝光时所谓“光学邻近效应”使晶片上的图案畸变的现象的出现也成为一个问题。
这是一种这样的现象，即通过敞开的光掩模形状的步进光束被折射、干涉，结果在晶片表面上不能正确分辨。
作为光学邻近效应之一，有一种自光学邻近效应，其中步进光束在它本身的图案上被折射，结果晶片上分辨出来的最终图案的尺寸变得不同，或者在矩形的图案中，最终尺寸的精确度在短边和长边上都发生很大的差异。另外，还有互光学邻近效应，其中存在与从另一个图案衍射的步进光束的干涉，结果晶片上的最终尺寸变得不同。
这样，在半导体器件生产过程的光刻过程中，在设计图案和实际的光刻胶图案之间由光学邻近效应造成的尺寸误差便成了问题。
过去，在针对这个问题而采用的光学邻近效应校正掩模中，首先，把相对于设计图案的图案尺寸误差减到最小的掩模尺寸校正值，是通过形状模拟或曝光试验的结果确定的。然后，把这个校正值用来校正设计图案的尺寸和掩模EB光刻系统所用的数据。
到目前为止，为了按照设计图案精确地进行重现，研制出各种各样的光学邻近效应校正技术。
但是，在近年来日益微型化的半导体器件的生产中，通过一种光学邻近效应校正技术获得与设计图案对应的完善的光刻胶图案非常困难。出现了相对于设计图案的某种偏差。
在这种情况下，若试图校正图案，使得所有图案都和设计图案相同，就需要异常长的时间。
这里，例如，在MOS集成电路中，在加工栅极电极时，要求最大的线宽可控性。
晶体管栅极图案宽度，亦即一般所谓的“栅极长度”决定了栅极的阈值电压、互导和晶体管的其他特性。因而，既然栅极长线宽的变化直接影响特性的变化，对栅极电极图案线宽的控制就是MOS晶体管形成中最重要的。
在这种情况下，也像过去一样，部分地还由于栅极电极图案的线宽特别细这一事实，按照设计图案精确地重现栅极全部电极图案的校正在实践上是非常困难的。另外，一个问题是图案校正时间变得异常长。
如上所述，在过去，总是力图按照设计图案精确地重现所有图案。若能按照要求的电路特性，在功能上与器件特性相关的主要部分，在切实可行的范围内校正图案是有效的。
发明内容
本发明是鉴于上述情况而提出的，因而本发明的一个目的是提供一种能够优化功能上与器件特性相关的图案部分的掩模图案校正装置和掩模图案校正方法，而同时压缩图案校正时间。
此外，本发明的另一个目的是提供一种给出如上所述的优化图案的掩模图案校正方法。
此外，本发明的再一个目的是提供一种利用如上所述的优化图案的掩模进行曝光来生产半导体器件的方法。
为了达到上述目的，本发明的掩模图案校正装置包括：光学邻近效应校正装置，用来校正设计图案的光学邻近效应；模拟装置，用以通过模拟求出利用经光学邻近效应校正而获得的校正后的图案在预定的转移条件下完成曝光时要获得的转移图案；转移图案测量装置，用以测量在所求出的各转移图案中功能上与器件特性相关的部分的尺寸和位置；以及图案变形装置，用以在所述尺寸和位置超出允许范围时使校正后的图案变形，使转移图案的被测量部分落在允许的范围内。
为了达到上述目的，本发明的掩模图案校正方法包括：第一步，校正设计图案的光学邻近效应；第二步，通过模拟求出通过光学邻近效应校正获得的校正后的图案在预定的转移条件下完成曝光时要获得的转移图案；第三步，测量所求出的转移图案中功能上与器件特性相关的部分的尺寸或位置；第四步，判断所测得的尺寸或位置是否超出允许范围；以及第五步，当判定所测量的尺寸或位置超出允许范围时使校正后的图案变形，使转移图案的被测部分落在允许范围内。
为了达到上述目的，本发明的掩模制备方法包括：第一步，校正设计图案的光学邻近效应；第二步，通过模拟求出经光学邻近效应校正获得的校正后的图案在预定的转移条件下完成曝光时要获得的转移图案；第三步，测量所求出的转移图案中功能上与器件特性相关的部分的尺寸或位置；第四步，判断所测得的尺寸或位置是否超出允许范围；第五步，当判定所测量的尺寸或位置超出允许范围时使校正后的图案变形，使转移图案的被测部分落在允许范围内；以及第六步，制备具有变形后的再校正图案的掩模。
为了达到上述目的，本发明的半导体器件生产方法包括：第一步，校正设计图案的光学邻近效应；第二步，通过模拟求出经光学邻近效应校正获得的校正图案在预定的转移条件下完成曝光时要获得的转移图案；第三步，测量所求出的转移图案中功能上与器件特性相关的部分的尺寸或位置；第四步，判断所测得的尺寸或位置是否超出允许范围；第五步，当判定所测量的尺寸或位置超出允许范围时使校正图案变形，使转移图案的被测部分落在允许范围内；第六步，制备具有变形后的再校正图案的掩模；以及第七步，在与转移条件相同的条件下通过所制备的具有再校正图案的掩模完成曝光，把所述图案转移到半导体器件上。
附图说明
图1是按照第一实施例的掩模图案校正装置的配置示例的方框图。
图2A是输入到按照本实施例的掩模图案校正装置的设计图案的示意图，而图2B是校正设计图案的光学邻近效应后的校正图案的示意图。
图3是由按照本实施例掩模图案校正装置的模拟装置算出的相对于校正光学邻近效应后的设计图案的栅极电极转移图案的示意图。
图4A和4B是用于说明由转移图案测量装置对栅极电极每一个测量点测量栅极长度的方法的视图。
图5A和5B是用于说明由转移图案测量装置对栅极电极每一个测量点测量栅极长度的方法的视图。
图6A是用于说明判断从设计图案提取的栅极电极的图案和转移图案之间是否存在重叠的处理用的示意图，而图6B是用于说明转移图案最小线宽测量方法的视图。
图7A是用于说明转移图案中心部分测量方法的视图，而图7B是用于说明转移图案最大线宽测量方法的视图。
图8示出了转移图案最大线宽相对于设计值的偏差分布。
图9示出了转移图案中心部分线宽相对于设计值的偏差分布。
图10示出了转移图案最小线宽相对于设计值的偏差分布。
图11是按照本实施例的掩模图案校正方法、掩模制备方法和半导体器件生产方法的流程图。
图12是表示用按照本发明的半导体器件生产方法制备的半导体器件示例的主要部分的透视图。
图13是掩模图案校正装置另一个示例的方框图。
具体实施方式
以下将要参照附图说明按照本发明的掩模图案校正装置、掩模图案校正方法、掩模制备方法和半导体器件生产方法的实施例。
图1是按照本实施例的掩模图案校正装置1的示例的方框图。
按照本实施例的掩模图案校正装置1具有输入装置2、光学邻近效应校正装置3、模拟装置4、转移图案测量装置5、测量值分布产生装置6、判断装置7、图案变形装置8和输出装置9。
输入装置2接收由CAD等设计的曝光用的掩模图案的图案、转移条件、电路上所要求的关键点信息等等。
输入到输入装置2的设计图案和转移条件输出到光学邻近效应校正装置3。另外，输入到输入装置2的设计图案和关键点信息输出到转移图案测量装置5。应当指出，也有可能把输入到输入装置2的设计图案输出到测量值分布装置6。
除形成掩模图案用的栅极电极图案102外，设计图案包括例如(如图2A所示)由扩散层等组成的有源区的图案101。
作为转移条件，例如，输入有关用于曝光的光的波长λ、数字孔径NA、光源的(部分相干性)表观量度σ或光源的传输率分布、瞳孔的相位/传输率分布和散焦等条件。
作为电路所要求的关键点信息，输入电路速度、电路的稳定性、减少电路的漏电流和其他信息。
作为输入信号，光学邻近效应校正装置3从输入装置2接收设计图案和转移条件、校正光学邻近效应并向模拟装置4和图案变形装置8输出校正光学邻近效应后的校正图案。
光学邻近效应校正装置3确定例如与线宽对应的光学邻近效应校正规则和预先通过模拟或曝光试验确定每一种转移条件用的设计图案的间隔，并将校正规则用于线宽和所求出的设计图案、由此获得校正光学邻近效应后的校正图案。
因此，光学邻近效应校正装置3有一个对设计图案进行修整或提供靠近设计图案的虚假图案的装置。
当作为输入信号接收到例如包括图2A所示栅极图案102的设计图案时，光学邻近效应装置3按照转移条件产生如图2B所示的校正光学邻近效应后的栅极电极校正图案103。
模拟装置4接收转移条件以及由光学邻近效应校正装置3校正光学邻近效应后的校正图案作为输入，根据转移条件和校正光学邻近效应后的校正图案模拟光刻胶的转移图案，并向转移图案测量装置5输出模拟后的转移图案。应当指出，转移图案是通过模拟获得的转移图像。
此外，正如稍后将要说明的，当接收由图案变形装置8进行的变形后的图案作为输入时，模拟装置4根据转移条件进行模拟，并向转移图案测量装置5输出通过模拟获得的转移图案。
作为模拟装置4，利用例如商售的能够通过接收转移条件和校正图案作为输入来模拟转移图案的光强度模拟系统。
当接收，例如，如图2B所示的经过校正光学邻近效应后的栅极的校正图案103作为输入时，模拟装置4根据转移条件产生如图3所示的栅极的转移图案104。
转移图案测量装置5接收由模拟装置4产生的转移图案作为输入，按照从输入装置2输入的关键点信息(与器件要求的性能相关的信息)测量在转移图案中功能上与器件特性有关的图案部分的尺寸或位置，向测量值分布产生装置6输出测量值。应当指出，这里指的“尺寸”还包括图案的面积，相对于设计图案的畸变量等。
例如，当从模拟装置4接收如图3所示的栅极电极转移图案104作为输入时，转移图案测量装置5测量主要起栅极电极作用的部分的长度，就是说，栅极电极转移图案104中与有源区的图案101重叠的部分的长度。然后，在这个与有源区图案101重叠的部分中，按照关键点信息切换测量部位。例如，测量使栅极长度变为最小值的最小线宽A、或者起栅极电极作用的部分中心的线宽B、或者使栅极电极变为最大值的最大线宽C的长度。
接着将要说明在设计图案是包括栅极的互连图案的情况下，利用转移图案测量装置5测量栅极长度的技术示例。
这里，将以这样的情况为例进行说明，亦即当对具有有源区的图案101和图4A所示的栅极电极图案102的设计图案进行光学邻近效应校正之后通过模拟获得如图4B所示的栅极电极的转移图案104时，测量栅极电极转移图案105的最小线宽A、中心部分线宽B和最大线宽C。
转移图案测量装置5从输入装置2接收如图5A所示的设计图案作为输入，对栅极电极图案102和设计图案中的有源区的图案101执行AND处理，提取如图5A阴影线所示主要起栅极作用的图案102a。
另外，转移图案测量装置5从模拟装置4接收图5B所示的栅极电极转移图案104作为输入，对栅极电极的转移图案104和有源区的图案101执行AND处理，提取图5B阴影线所示主要起栅极作用的转移图案104a。
例如，当在设计图案中有多个栅极长度为150nm，260nm和340nm的栅极电极的图案时，把从设计图案提取来的起栅极电极作用的部分的图案102a按栅极长度分组。
下面将要针对从设计图案分组的栅极电极图案102a中间具有例如150nm栅极长度的图案，说明测量栅极电极的转移图案的栅极长度的情况。
如图6A所示，AND运算之后，只提取栅极长度为150nm栅极电极的图案102a，然后检查栅极电极图案102a是否部分地与起栅极电极作用部分的转移图案104a重叠。
然后，当存在部分平滑重叠的部分时，把栅极电极的转移图案104a识别为测量目标。
例如，将要说明在检查与具有栅极长度150nm的栅极电极的图案102a重叠时测量检测出的栅极电极的转移图案104a的最小线宽A的情况。首先，如图6B所示，在设计图案102a的栅极长度方向上设置形成的中心的中心线Z1。利用这条中心线Z1作为基准，相对于栅极电极的转移图案104a，在栅极长度方向上距离中心线Z1 50nm的间隔的位置上设置检测线x1。然后，以1至2nm的步距，从内向外扩展检测线x1。首先检测到的栅极电极的转移图案104a部分中检测线x1之间的线宽，被确定为栅极电极转移图案104a的最小线宽A。
接着，将要说明测量栅极电极转移图案104a的中心部分的线宽B的情况。首先，如图7A所示，在中心线Z2形成有源区图案101的栅极宽度方向上的中心的情况下设置栅极电极的设计图案102a。利用所述中心线Z2作为基准，测量在中心线Z2的位置上栅极电极转移图案104a的线宽。
下面将要说明测量转移图案104a最大线宽C的情况。首先，如图7B所示，在栅极电极设计图案102a的栅极长度方向上，设置形成中心的中心线Z1。利用所述中心线Z1为基准，在栅极电极的转移图案104a上，在栅极长度方向上，在距离中心线Z1例如100nm间隔处设置检测线x2。然后，从内侧起以1至2nm的步距向内收窄检测线x2。首先检测到的栅极电极的转移图案104a的部分在检测线x2之间的线宽被确定为栅极电极转移图案104a的最大线宽C。
这样，转移图案测量装置5根据整个芯片表面上的设计图案，在与栅极长度进行分组的栅极电极图案102a对应的位置上测量栅极电极转移图案104a的栅极长度。
测量值分布产生装置6接收从转移图案测量装置5输入的整个芯片的测量值作为输入，并产生整个芯片上测量值对多个设计值的偏差量的分布。例如，当转移图案测量装置5测量栅极电极转移图案的栅极长度时，它接收栅极长度的最小线宽A，或者中心部分的线宽B，或者最大线宽C中的一个作为输入，产生整个芯片上对栅极长度设计值的偏差量的分布。在对设计图案中其尺寸必须变得相同的每一个栅极长度的转移图案进行分组的同时形成分布。
转移图案测量装置5测量栅极电极转移图案最大线宽C时，产生作为示例示于图8的对设计值的偏差分布。
转移图案测量装置5测量栅极电极转移图案中心部分线宽B时，产生作为示例示于图9的对设计值的偏差的分布。
转移图案测量装置5测量栅极电极转移图案最小线宽A时，产生作为示例示于图10的对设计值的偏差的分布。
判断装置7判断测量值分布产生装置6所产生的转移图案测量值偏差分布是否落在允许范围内。
例如，它设置一个偏离设计值小于+5nm的偏差量作为图8所示转移图案最大线宽C偏离设计值的偏差分布的允许范围Ra.Max，并判断是否所有偏离设计值的偏差分布都落在允许范围Ra.Max内。
另外，例如，它设置一个偏离设计值的偏差量从+5nm到-5nm作为图9所示转移图案中心部分线宽B偏离设计值的偏差分布的允许范围Ra.Cen，并判断是否所有偏离设计值的偏差分布都落在允许范围Ra.Cen内。
另外，例如，它设置一个偏离设计值大于-5nm的偏差量作为图10所示转移图案最小线宽A偏离设计值的偏差分布的允许范围Ra.Min，并判断是否所有偏离设计值的偏差分布都落在允许范围Ra.Min内。
然后，即使有一部分测量值不落在允许范围内时，判断装置7也向图案变形装置8输出转移图案有测量值超出允许范围的信息(偏差的位置和量值)。
应当指出，当判断装置7判定转移图案所有的测量值全都落在允许范围内时，它指示输出装置9输出从图案变形装置8输入的图案。
图案变形装置8接收光学邻近效应校正装置3进行校正后的校正图案作为输入，并根据从判断装置7输入的转移图案是否有尺寸或位置超出允许范围的信息(偏差的位置和量值)，对校正光学邻近效应后的校正图案进行变形。
例如，当转移图案偏离设计图案的偏差量为+d时，图案变形装置8使从光学邻近效应校正装置3输入的进行校正光学邻近效应后的校正图案相应部分刚好移动Bd。
然后，在对校正光学邻近效应后的校正图案进行所要求的变形后，图案变形装置8向模拟装置4输出变形后的再校正图案，并把同一图案输出到输出装置9。
当输出装置9从判断装置7接收到指示测量值的分布在允许范围内的判断结果时，它把从图案变形装置8输入的变形后的再校正图案输出到外界。
采用按照本实施例的具有上述配置的掩模图案校正装置，例如，可以根据输入到输入装置2的关键点信息，改变转移图案测量装置5的栅极电极转移图案的测量点(最小线宽A，中心部分B，最大线宽c)。
作为关键点信息，例如，有电路的速度、减少漏电流或电路的稳定性。
例如，当输入到输入装置2的关键点信息是速度时，转移图案测量装置5测量栅极电极转移图案中的最大线宽C。
栅极线宽对速度具有巨大的影响。线宽越细，就可以运行得越快。这是因为栅极中有线宽粗的部分时，速度最终由所述部分决定，于是电路的运行变慢，所以必须消除这样的线宽粗的部分。
因此，例如，在如图8所示的最大线宽C偏离设计值的偏差分布中，判断装置7把偏离设计值小于+5nm作为允许范围Ra.Max。然后，当在偏差分布中有大于+5nm的栅极电极转移图案时，便认为是校正的目标。
之所以这样设置允许范围，是因为在现阶段模拟装置可以产生转移图案的最小单位是2.5nm。另外，偏离设计值小于+5nm是一个被判断为速度上没有问题的水平。此外，若允许范围设置得更窄，校正时间由于校正目标的增大而延长。
当输入到输入装置2的关键点信息是电路的稳定性时，转移图案测量装置5测量栅极电极转移图案中心部分的线宽B。
这是因为中心部分是形状中最稳定的，所以稳定的晶体管可以通过根据设计图案设置中心部分的线宽来形成。
因而，例如，在如图9所示的中心部分线宽B偏离设计值的偏差分布中，判断装置7把偏离设计值-5nm到+5nm设置为允许范围Ra.Cen。然后，当有超出偏差分布的转移图案时，便认为是校正的目标。
之所以这样设置允许范围，是因为偏离设计值在“5nm之内是一个被判断为这个对设计值的差值不会对电路特性产生任何影响的水平。此外，若允许范围设置得更窄，校正时间会由于校正目标的增大而延长。
当输入到输入装置2的关键点信息是减少电路的漏电流时，转移图案测量装置5测量栅极电极转移图案的最小线宽A。
若栅极线宽太细，则会产生漏电流。这个漏电流影响晶体管。所以必须消除这个会产生漏电流的线宽窄的部分。
因而，在图10所示的最小线宽A偏离设计值的偏差分布中，判断装置7把偏离设计值-5nm设置为允许范围Ra.Min，这时可能不会产生漏电流。然后，当偏差分布中有小于-5nm的栅极电极转移图案(即，在允许范围Ra.Min之外)时，便认为是校正的目标。
之所以这样设置允许范围，是因为偏离设计值大于-5nm是一个被判断为不会产生漏电流的水平。此外，若允许范围设置得更窄，校正时间会由于校正目标的增大而延长。
接着，将要利用图11所示的流程图说明图案校正方法、掩模制备方法、和利用具有上述配置的图案校正装置生产半导体器件的方法。这里，作为一个示例，将要说明具有形成晶体管栅极电极部分的互连图案的图案校正方法、具有这种互连图案掩模制备方法，和生产形成这种互连图案的半导体器件的方法。
首先，例如，当具有图2A所示栅极电极图案102和有源区图案101的设计图案和转移条件输入到输入装置2(步骤ST1)时，设计图案和转移条件输入光学邻近效应校正装置3，光学邻近效应校正装置3根据转移条件对设计图案进行光学邻近效应校正，产生如图2B所示的栅极电极校正图案103(步骤ST2)。
当图2B所示的栅极电极校正图案103连同转移条件一起输入模拟装置4时，模拟装置4根据转移条件进行例如光强度模拟，并例如产生如图3所示的转移到光刻胶等后的栅极电极的转移图案104(步骤ST3)。
然后，当模拟装置4在模拟后产生栅极电极的转移图案104时，转移图案测量装置5根据输入到输入装置2的关键点信息，改变栅极电极的转移图案104的测量点(最小线宽A、中心部分线宽B和最大线宽C)(步骤ST4)。
例如，当对电路要求的关键点是速度时，转移图案测量装置5测量整个芯片中的栅极电极的转移图案104的最大线宽C(步骤ST5-1)，而测量值分布产生装置6产生如图8所示的最大线宽C偏离设计值的偏差的分布(步骤ST6)。
然后，例如，在图8所示的偏差分布中，判断装置7判断所述偏差分布是否落在允许范围Ra.Max内(步骤ST7)。
然后，当在图8所示的偏差分布中有超出允许范围Ra.Max的栅极电极转移图案时，超出允许范围Ra.Max的栅极电极转移图案的信息(偏离设计值的位置和量)输出到图案变形装置8。
图案变形装置8根据从判断装置7提取的栅极电极转移图案超出允许范围Ra.Max的信息，把从光学邻近效应校正装置3输入的校正光学邻近效应后的校正图案的相应部分移动刚好一个偏差量，使之接近设计值(步骤ST8)。
然后，图案变形装置8再次向模拟装置4输出变形后的再校正图案，并重复步骤ST3至ST7的处理，以便使图案变形，直至栅极电极的转移图案的最大线宽C落在允许范围Ra.Max内为止。
应当指出，之所以需要实行这样的反馈，是因为图案中被变形的部分再次被检测为最大线宽的可能性小，但是有时，如图7B所示，同一栅极电极转移图案中的另一部分在下一次却被检测为最大线宽，而且最大线宽超出允许范围Ra.Max。
然后，重复上述步骤，使栅极电极转移图案的最大线宽C偏离设计值的偏差分布落在允许范围Ra.Max内，判断装置7发出指令，把从图案变形装置8输入的再校正图案输出到输出装置9，所述图案作为最后的校正图案输出(步骤ST9)。
另外，例如，当对电路要求的关键点是电路的稳定性时，转移图案测量装置5测量整个芯片中的栅极电极的转移图案中心部分的线宽B(步骤ST5-2)，而测量值分布产生装置6产生如图9所示的中心部分线宽B偏离所有设计值的偏差的分布(步骤ST6)。
然后，例如，在图9所示的偏差分布中，判断装置7判断所述偏差分布是否落在允许范围Ra.Cen内(步骤ST7)。
然后，当在图9所示的偏差分布中有超出允许范围Ra.Cen的栅极电极转移图案时，超出允许范围Ra.Cen的栅极电极转移图案的信息(偏离设计值的位置和量)输出到图案变形装置8。
图案变形装置8根据从判断装置7提取的栅极电极转移图案超出允许范围Ra.Cen的信息，把从光学邻近效应校正装置3输入的校正光学邻近效应后的校正图案的相应部分移动刚好一个偏差量，使之接近设计值(步骤ST8)。
然后，图案变形装置8再次向模拟装置4输出变形后的再校正图案，并重复步骤ST3至步骤ST7的处理，以便使图案变形，直至栅极电极的转移图案中心部分的线宽B落在允许范围Ra.Cen内为止。
然后，重复上述步骤，使栅极电极转移图案中心部分B偏离设计值的偏差分布落在允许范围Ra.Cen内，判断装置7发出指令，把从图案变形装置8输入的再校正图案输出到输出装置9，输出装置9把所述图案作为最后的校正图案输出(步骤ST9)。
例如，当对电路要求的关键点是减少漏电流时，转移图案测量装置5测量整个芯片中的栅极电极的转移图案的最小线宽A(步骤ST5-3)，而测量值分布产生装置产生如图10所示的最小线宽A偏离全部设计值的偏差的分布(步骤ST6)。
然后，例如，在图10所示的偏差分布中，判断装置7判断所述偏差分布是否落在允许范围Ra.Min内(步骤ST7)。
然后，当在图10所示的偏差分布中有超出允许范围Ra.Min的栅极电极转移图案时，把超出允许范围Ra.Min的栅极电极转移图案的信息(偏离设计值的位置和量)输出到图案变形装置8。
图案变形装置8根据从判断装置7提取的栅极电极转移图案超出允许范围Ra.Min的信息，把从光学邻近效应校正装置3输入的校正光学邻近效应后的校正图案的相应部分移动刚好一个偏差量，使之接近设计值(步骤ST8)。
然后，图案变形装置8再次向模拟装置4输出变形后的再校正图案，并重复步骤ST3至步骤ST7的处理，以便使图案变形，直至栅极电极的转移图案的最小线宽A落在允许范围Ra.Min内为止。
应当指出，之所以需要实行这样的反馈，其理由与最大线宽处说明的相似。
然后，当重复上述步骤，使栅极电极转移图案的最小线宽A偏离设计值的偏差分布落在允许范围Ra.Min内时，判断装置7发出指令，把从图案变形装置8输入的再校正图案输出到输出装置9，并将所述图案作为最后的校正图案输出(步骤ST9)。
获得最后的校正图案后，利用EB光刻系统制备具有所述最后校正图案的掩模(ST10)。
然后，使用制备好的掩模，在与模拟装置所模拟的相同的转移条件下，把图案曝光在所述芯片上(步骤ST11)。这样，如图12主要部分的投影图所示，在由在芯片10上形成的扩散层构成的有源区11上形成栅极电极12。在所述栅极电极12的栅极长度L中，按照关键点(中心部分、最小线宽或最大线宽)校正的部分将达到特别高的线宽可控性。
在具有上述配置的本实施例中，通过用光学邻近效应校正装置3对设计图案进行光学邻近效应校正，并用模拟装置4对校正光学邻近效应后的图案进行模拟，可以产生栅极电极的转移图案，并按照对电路要求的特性改变栅极电极转移图案的测量部分。
然后，通过按照对电路要求的要点是较高的速度、稳定性还是减少漏电流，如上所述的判断所述栅极电极转移图案测量点处偏离设计值的偏差是否落在允许范围内，并重复反馈，直至测量点落在允许范围内为止，即可按照对电路要求的特性在起栅极作用的范围内进行最佳校正。
另外，按照对电路要求的特性把测量点和模拟后的校正部分限制在最小范围内，所以图案校正的校正时间得以缩短，从而降低掩模制备的成本。
本发明不限于以上实施例的说明。
例如，在测量值分布产生装置6中，给出对于产生由转移图案测量装置5测量的转移图案的测量值偏离设计图案的偏差量分布的情况的说明，但是，也可以不产生偏差量分布，而产生例如栅极电极转移图案测量值本身的分布。作为这种分布，可以采用诸如图8至图10所示直方图在横坐标上画出图案测量值的分布。在这种情况下，可以由判断装置7判断是否有栅极长度超出允许范围的转移图案。
此外，除栅极电极转移图案的线宽以外，甚至还可以用转移图案测量装置5和测量值分布装置6产生所有各类关于的图案精度的的分布数据，例如，以图案面积和转移图案相对于设计图案的畸变量的分布。
另外，如图13所示，还可以去掉图1所示的判断装置7，而直接把测量值分布产生装置6输出的数据输出到图案变形装置8。不设置判断装置时，还可以不判断是否有具有超出允许范围的的测量值的转移图案，而是让偏差数据量一个接一个地输出到图案变形装置8，并使校正图案刚好按照偏差量变形。
此外，在本实施例中，例如，说明是针对校正具有形成晶体管栅极等的部分的互连图案的情况示例给出的，但是，本发明不限于此，而是可以类似地应用于其他不同的设计图案。就是说，在其他设计图案中也可以只要预先设置功能上与器件特性相关的部分，并在校正中包括这部分即可。
在本发明中，栅极电极具有超出允许线宽范围(偏离设计值的位置和量值)的转移图案的信息从判断装置7输入，并且图案变形装置8使所述图案刚好按照偏离设计值的偏差量变形，而不具体限定移动量，只要使偏差量回到允许范围即可。
例如，还可以设置一个移动量，使得在由测量值分布产生装置6产生的栅极长度偏差分布之中，与允许范围内具有最大分布的栅极长度匹配。
这是因为，即使图案偏离设计值，若偏差量落在允许范围内，从方差特性偏差的观点看，仍可形成具有同一栅极长度的栅极电极。
例如，在本实施例中，整个芯片中，栅极电极转移图案偏离设计值的偏差分布是利用测量值分布产生装置6产生的，但是，还可以采用这样的配置，即具有判断装置7，判断由转移图案测量装置5单独测量的栅极电极转移图案的栅极长度，并向图案变形装置8输出栅极电极转移图案超出允许范围的信息(偏差的位置和量值)，可以用来反馈和校正图案。
此外，在本实施例中，电路的速度、稳定性和减少漏电流是作为关键点的示例提出的，并且给出对于这样的示例的说明，其中按照所述关键点进行的校正涉及栅极电极的最大线宽、中心部分的线宽和最小线宽，但是本发明不限于此。当有可能提取相当于其他关键点的测量点时，也可以增加测量点。
作为一个示例，对转移图案测量装置5测量方法的示例作了说明，但是，还可以用其他方法测量栅极电极转移图案的最大线宽、中心部分的线宽和最小线宽。另外，由光学邻近效应校正装置3校正光学邻近效应的技术和由模拟装置4进行模拟的技术不作具体限制。众所周知的技术均可采用。
除此之外，在不超出本发明精神的范围内，可以作出各种各样的修改。
工业应用
本发明的掩模图案校正装置、掩模图案校正方法、掩模制备方法和半导体器件制造方法可以应用于例如制备用于半导体器件光刻步骤的掩模。

Claims (20)

1.一种掩模图案校正装置，它包括：
光学邻近效应校正装置(3)，用来校正设计图案(102)的光学邻近效应；
模拟装置(4)，用以通过模拟求出当利用经所述光学邻近效应校正而获得的校正图案(103)在预定的转移条件下进行曝光时要获得的转移图案；
转移图案测量装置(5)，用以测量在所述求出的转移图案(104)中功能上与器件特性相关的部分的尺寸和位置；和
图案变形装置(8)，用以在所述尺寸或位置超出允许范围时使所述校正图案(103)变形，使所述转移图案(104)的被测量部分(104a)落在所述允许的范围内。
2.如权利要求1所述的掩模图案校正装置，其特征在于：
所述设计图案(102)具有互连图案，所述互连图案的一部分成为器件的栅极；以及
所述转移图案测量装置(5)测量所述转移图案(104)中栅极部分(104a)的线宽。
3.如权利要求2所述的掩模图案校正装置，其特征在于：
所述转移图案测量装置(5)接收与器件要求的性能相关的信息作为输入，并按照所述输入信息改变所述栅极部分(104a)的线宽的测量位置。
4.如权利要求1所述的掩模图案校正装置，其特征在于：
当所述尺寸或位置超出允许范围时，所述图案变形装置(8)使所述校正图案(103)刚好按照所述尺寸或位置偏离所述设计图案(102)的所述尺寸或所述位置的偏差量变形，使所述转移图案(104)的测量部分(104a)落在允许范围内。
5.如权利要求1所述的掩模图案校正装置，其特征在于：
所述转移图案测量装置(5)测量所述转移图案(104)中功能上与器件特性有关并具有相同尺寸的多个部分的尺寸或位置，以及
当所述尺寸或位置超出所述允许范围时，所述图案变形装置(8)使所述校正图案(103)变形，使最大分布的尺寸或位置落在所述允许范围内。
6.一种掩模图案校正方法，它包括：
第一步(ST2)，校正设计图案的光学邻近效应；
第二步(ST3)，通过模拟求出通过所述光学邻近效应校正获得的校正图案(103)在预定的转移条件下执行曝光时要获得的转移图案(104)；
第三步(ST4，ST5)，测量所求出的转移图案(104)中功能上与器件特性相关的部分(104a)的尺寸或位置；
第四步(ST7)，判断所述测量的尺寸或位置是否超出允许范围；以及
第五步(ST8)，当判定所述测量的尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使转移图案的所述被测部分(104a)落在允许范围内。
7.如权利要求6所述的掩模图案校正方法，其特征在于：
所述设计图案(102)具有互连图案，所述互连图案的一部分成为器件的栅极；以及
在所述第三步(ST4，ST5)中，测量所述转移图案(104)中的栅极部分(104a)的线宽。
8.如权利要求7所述的掩模图案校正方法，其特征在于还包括：
在所述第三步(ST4，ST5)中，根据与器件要求的性能相关的信息，改变所述栅极部分(104a)的线宽测量位置。
9.如权利要求6所述的掩模图案校正方法，其特征在于还包括：
在所述第三步(ST4，ST5)中，测量在求得的转移图案(104)中功能上与器件特性相关的多个部分的尺寸或位置；
所述第三步(ST4，ST5)之后和所述第四步之前，还有一步(ST6)，产生所述多个测量部分的尺寸或位置的分布，以及
在所述第五步(ST8)，当所述尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使最大分布的尺寸或位置落在所述允许范围内。
10.如权利要求6所述的掩模图案校正方法，其特征在于：在所述第五步(ST8)之后，对所述变形后的再校正图案进行从所述第二步(ST3)到所述第五步(ST8)的处理，并重复从所述第二步(ST3)到所述第五步(ST8)的处理，直至判定没有一个尺寸或位置超出所述允许范围的转移图案为止。
11.一种掩模制备方法，它包括：
第一步(ST2)，校正设计图案(102)的光学邻近效应；
第二步(ST3)，通过模拟求出通过光学邻近效应校正获得的校正图案(103)在预定的转移条件下进行曝光时要获得的转移图案(104)；
第三步(ST4，ST5)，测量所述求出的各转移图案(104)中功能上与器件特性相关的部分(104a)的尺寸或位置；
第四步(ST7)，判断所述测量的尺寸或位置是否超出允许范围；
第五步(ST8)，当判定所述测量的尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使转移图案的所述被测部分(104a)落在所述允许范围内；以及
第六步(ST10)，制备具有变形后的再校正图案的掩模。
12.如权利要求11所述的掩模制备方法，其特征在于：
所述设计图案(102)具有互连图案，所述互连图案的一部分成为器件的栅极；以及
在所述第三步(ST4，ST5)中，测量所述转移图案(104)中的栅极部分(104a)的线宽。
13.如权利要求12所述的掩模制备方法，其特征在于还包括：
在所述第三步(ST4，ST5)中，按照与器件要求的性能有关的信息，改变所述栅极部分(104a)线宽的测量位置。
14.如权利要求11所述的掩模制备方法，其特征在于还包括在所述第三步(ST4，ST5)中，在所述求出的转移图案(104)中测量多个功能上与器件特性相关的部分的尺寸或位置；
所述第三步(ST4，ST5)之后和所述第四步之前，还有一个步骤(ST6)，用于产生所述多个测量部分的尺寸或位置的分布；以及
在所述第五步(ST8)，当所述尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使最大分布的尺寸或位置接近所述允许范围内。
15.如权利要求11所述的掩模制备方法，其特征在于：在所述第五步(ST8)之后，还包括对所述变形后的再校正图案进行从所述第二步(ST3)到所述第五步(ST8)的处理，并重复从所述第二步(ST3)到所述第五步(ST8)的处理，直至在所述第四步判断步骤(ST7)中判定没有一个其尺寸或位置超出所述允许范围的转移图案。
16.一种半导体器件生产方法，它包括：
第一步(ST2)，校正设计图案(102)的光学邻近效应；
第二步(ST3)，通过模拟求出通过光学邻近效应校正获得的校正图案(103)在预定的转移条件下进行曝光时要获得的转移图案(104)；
第三步(ST4，ST5)，测量所述求出的各转移图案(104)中功能上与器件特性相关的部分(104a)的尺寸或位置；
第四步(ST7)，判断所述测量的尺寸或位置是否超出允许范围；
第五步(ST8)，当判定所述测量的尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使转移图案(104)的所述被测部分落在所述允许范围内；
第六步(ST10)，制备具有变形后的再校正图案的掩模；以及
第七步(ST11)，在与所述转移条件相同的条件下通过所述制备的具有所述再校正图案的掩模进行曝光，把所述图案转移到半导体器件上。
17.如权利要求16所述的半导体器件生产方法，其特征在于：
所述设计图案(102)具有互连图案，所述互连图案的一部分成为器件的栅极；以及
在所述第三步(ST4，ST5)中，测量所述转移图案(104)中栅极部分(104a)的线宽。
18.如权利要求17所述的半导体器件生产方法，其特征在于还包括：
在所述第三步(ST4，ST5)中，按照与对器件要求的性能相关的信息，改变所述栅极部分(104a)线宽的测量位置。
19.如权利要求16所述的半导体器件生产方法，其特征在于还包括：
在所述第三步(ST4，ST5)中，测量所述求出的转移图案(104)中多个功能上与器件特性相关的部分的尺寸或位置；
在所述第三步(ST4，ST5)之后和所述第四步之前，还有一个步骤(ST6)，用于产生所述多个测量部分的尺寸或位置的分布；以及
在所述第五步(ST8)，当所述尺寸或位置超出所述允许范围时，使所述校正图案(103)变形，使最大分布的尺寸或位置接近所述允许范围内。
20.如权利要求16所述的半导体器件生产方法，其特征在于：在所述第五步(ST8)之后，还包括对所述变形后的再校正图案进行从所述第二步(ST3)到所述第五步(ST8)的处理，并重复从所述第二步(ST3)到所述第五步(ST8)的处理，直至在所述第四步的判断步骤(ST7)中判定没有一个尺寸或位置超出所述允许范围的转移图案为止。
CNB02806755XA 2001-12-19 2002-12-19 掩模图案校正装置和掩模图案校正方法、掩模制备方法和半导体器件生产方法 Expired - Fee Related CN1235087C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP386443/2001 2001-12-19
JP2001386443 2001-12-19

Publications (2)

Publication Number Publication Date
CN1498359A true CN1498359A (zh) 2004-05-19
CN1235087C CN1235087C (zh) 2006-01-04

Family

ID=19187940

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02806755XA Expired - Fee Related CN1235087C (zh) 2001-12-19 2002-12-19 掩模图案校正装置和掩模图案校正方法、掩模制备方法和半导体器件生产方法

Country Status (6)

Country Link
US (1) US7139996B2 (zh)
JP (1) JP4165401B2 (zh)
KR (1) KR100932521B1 (zh)
CN (1) CN1235087C (zh)
TW (1) TWI237745B (zh)
WO (1) WO2003052512A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459039C (zh) * 2005-03-25 2009-02-04 尼康股份有限公司 照射形状的测量方法、掩模
CN101329506B (zh) * 2007-06-18 2011-03-23 中芯国际集成电路制造(上海)有限公司 光学近距修正方法、光掩模版制作方法及图形化方法
CN104570585A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN104698761A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
CN112859508A (zh) * 2019-11-27 2021-05-28 台湾积体电路制造股份有限公司 集成电路制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871949B2 (ja) * 2002-03-27 2007-01-24 株式会社東芝 マスクデータ作成装置及びマスクデータ作成方法
JP4383752B2 (ja) * 2003-02-19 2009-12-16 パナソニック株式会社 マスクパタン生成方法およびマスクパタン生成装置
KR20050121728A (ko) * 2003-04-16 2005-12-27 가부시키가이샤 니콘 패턴 결정 방법 및 시스템, 마스크의 제조 방법, 결상 성능조정 방법, 노광 방법 및 장치, 그리고 프로그램 및 정보기록 매체
JP3828552B2 (ja) * 2003-06-23 2006-10-04 株式会社東芝 寸法測定方法と寸法測定システム及び寸法測定プログラム
JP4818281B2 (ja) * 2003-08-28 2011-11-16 株式会社東芝 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP2006053248A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
KR100841729B1 (ko) * 2004-09-14 2008-06-27 에이에스엠엘 마스크툴즈 비.브이. 풀-칩 제조 신뢰성 체크 및 보정 수행 방법 및 이를 수행하기 위한 컴퓨터 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
JP2006303099A (ja) * 2005-04-19 2006-11-02 Ricoh Co Ltd スタンダードセル構造
KR100822584B1 (ko) * 2005-09-16 2008-04-15 다이니폰 스크린 세이조우 가부시키가이샤 배선 형성 시스템 및 그 방법
JP2007081326A (ja) * 2005-09-16 2007-03-29 Dainippon Screen Mfg Co Ltd 配線形成システムおよびその方法
KR100655428B1 (ko) 2005-10-24 2006-12-08 삼성전자주식회사 광근접효과보정 시스템 및 방법
US8024675B1 (en) * 2006-08-04 2011-09-20 Tela Innovations, Inc. Method and system for wafer topography-aware integrated circuit design analysis and optimization
JP4254871B2 (ja) * 2007-02-09 2009-04-15 ソニー株式会社 光近接効果補正方法、光近接効果補正装置、光近接効果補正プログラム、半導体装置の製造方法、パターン設計制約策定方法および光近接効果補正条件算出方法
US7958495B2 (en) * 2007-03-08 2011-06-07 Systemware, Inc. Program test system
US8020120B2 (en) * 2007-10-01 2011-09-13 International Business Machines Corporation Layout quality gauge for integrated circuit design
KR101095062B1 (ko) * 2008-06-26 2011-12-20 주식회사 하이닉스반도체 광학 근접 효과 보정의 검증 방법
KR101652830B1 (ko) * 2010-07-02 2016-08-31 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템
KR102185558B1 (ko) * 2013-08-27 2020-12-02 삼성전자주식회사 광학적 근접 보정 방법
CN105159026B (zh) * 2015-07-29 2019-10-25 上海华力微电子有限公司 栅极区域的光学临近修正验证方法
CN113325661A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造(上海)有限公司 光罩图形测量方法及其系统
WO2022193284A1 (en) * 2021-03-19 2022-09-22 Yangtze Memory Technologies Co., Ltd. Systems and methods for designing photomasks

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223718B2 (ja) * 1994-09-07 2001-10-29 松下電器産業株式会社 マスクデータの作成方法
JP3934719B2 (ja) 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
JP2000047366A (ja) 1998-07-31 2000-02-18 Hitachi Ltd 半導体装置の製造方法
JP4226729B2 (ja) * 1999-06-30 2009-02-18 株式会社東芝 マスクパターンの補正方法
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
KR100336523B1 (ko) 1999-10-18 2002-05-11 윤종용 반도체소자 제조방법
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
US6634018B2 (en) * 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459039C (zh) * 2005-03-25 2009-02-04 尼康股份有限公司 照射形状的测量方法、掩模
CN101329506B (zh) * 2007-06-18 2011-03-23 中芯国际集成电路制造(上海)有限公司 光学近距修正方法、光掩模版制作方法及图形化方法
CN104570585A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN104570585B (zh) * 2013-10-23 2018-10-16 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN104698761A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
CN112859508A (zh) * 2019-11-27 2021-05-28 台湾积体电路制造股份有限公司 集成电路制造方法

Also Published As

Publication number Publication date
KR100932521B1 (ko) 2009-12-17
KR20040073960A (ko) 2004-08-21
TW200307187A (en) 2003-12-01
WO2003052512A1 (fr) 2003-06-26
JP4165401B2 (ja) 2008-10-15
CN1235087C (zh) 2006-01-04
TWI237745B (en) 2005-08-11
US7139996B2 (en) 2006-11-21
US20040073885A1 (en) 2004-04-15
JPWO2003052512A1 (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
CN1235087C (zh) 掩模图案校正装置和掩模图案校正方法、掩模制备方法和半导体器件生产方法
CN1275176C (zh) 决定加工参数、决定加工参数和设计规则至少一方的方法
CN1692311A (zh) 掩模校正方法
US20090193385A1 (en) Method of checking and correcting mask pattern
CN1932651A (zh) 半导体器件制造方法和系统、及其所用的库和记录介质
KR101757743B1 (ko) 플레어 보정방법 및 ｅｕｖ 마스크 제조방법
US8065637B2 (en) Semiconductor device
US20100036644A1 (en) Method for selectively amending layout patterns
CN1630032A (zh) 设计图形校正方法、掩模制造方法及半导体器件制造方法
CN1702549A (zh) 图形数据的制作方法、图形验证方法及其应用
CN1292457C (zh) 加热处理装置的温度校正方法、显影处理装置的调整方法和半导体器件的制造方法
US8103995B2 (en) Method for OPC correction
TW201508526A (zh) 進階修正方法
JP2010002772A (ja) パターン検証・検査方法、光学像強度分布取得方法および光学像強度分布取得プログラム
CN1723416A (zh) 图形尺寸校正装置及方法、光掩模以及试验用光掩模
US20020142233A1 (en) Photomask manufacturing mehtod, photomask manufactured by said manufacturing mehtod, and semiconductor device method using said photomask
CN105093809A (zh) 增强光刻工艺窗口的光学邻近修正方法
CN103076722B (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
US8867023B2 (en) Method for determining exposure condition and computer-readable storage media storing program for determining exposure condition
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
JP3576791B2 (ja) マスクパターン設計方法
CN102436149A (zh) 确定光刻工艺窗口的方法
CN1185549C (zh) 以接触孔模型为基础的光学邻近校正法
CN101655662B (zh) 选择性修正布局图形的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20151219

EXPY Termination of patent right or utility model