CN1471756A - 分段频谱时钟发生器装置以及使用该装置的方法 - Google Patents

分段频谱时钟发生器装置以及使用该装置的方法 Download PDF

Info

Publication number
CN1471756A
CN1471756A CNA018178014A CN01817801A CN1471756A CN 1471756 A CN1471756 A CN 1471756A CN A018178014 A CNA018178014 A CN A018178014A CN 01817801 A CN01817801 A CN 01817801A CN 1471756 A CN1471756 A CN 1471756A
Authority
CN
China
Prior art keywords
frequency
peak
segmentation
narration
curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018178014A
Other languages
English (en)
Other versions
CN100399698C (zh
Inventor
基思・B・哈蒂恩
基思·B·哈蒂恩
・A・奥莱斯比
罗伯特·A·奥莱斯比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lexmark International Inc
Original Assignee
Lexmark International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lexmark International Inc filed Critical Lexmark International Inc
Publication of CN1471756A publication Critical patent/CN1471756A/zh
Application granted granted Critical
Publication of CN100399698C publication Critical patent/CN100399698C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

分段频谱时钟发生器(100)为信号(300)提供具有多个频率段的频率响应，其中整个频谱上的各个频率段的两端具有至少10dB的急速衰减。频率合成器(最好为锁相环)通过按照“下限”和“上限”调制频率之间的预定比率调制输出频率，生成输出信号(154)。为了创建并控制分段频谱轮廓，将不同数值输入到反馈计数器(138)中，以强迫VCO(134)发射新的频率或相位。在两端使用可编程前除法器(114，136)和后除法器(142)。

Description

分段频谱时钟发生器装置以及使用该装置的方法
技术领域
本发明一般涉及计算技术或基于微处理器的设备，特别地，本发明涉及能够降低电磁干扰(EMI)发射的分段时钟频谱发生器。本发明特别公开了一种分段频谱时钟发生器，后者能够将EMI频谱划分为具有急速衰减的多个低带宽分量，以降低EMI发射。
背景技术
高速数字时钟控制系统通常很容易受到电磁干扰(EMI)发射的干扰，除非在设计装有此类时钟控制系统的设备时进行特殊考虑。一种既可靠又便宜的减少EMI发射的方法是，使用美国专利5,488,627和5,631,920公开的扩频时钟。上述专利公开了通过使用可编程计数器以及存储电路中存储的数据改变扩频频率的电路。专利5,488,627和5,631,920转让给莱克斯马克国际公司。
序号为09/169,110(申请日期1998年10月8日)的美国专利申请，公开了一种数字扩频时钟电路，其中在时钟电路即将正常运行前，通过使用随机存取存储器和复用器接收初始数据，改变时钟。该申请的题目为“可变扩频时钟”，共同转让给莱克斯马克国际公司。
序号为09/388,043(申请日期为1999年9月1日)的美国专利申请，公开了一种用于自动补偿扩频时钟发生器电路的方法，该方法测量锁相环上升、下降信号的脉冲宽度，比较实际脉冲宽度与预定值，然后校正偏差。该申请的题目为“用于补偿扩频时钟发生器的方法和装置”，转让给莱克斯马克国际公司。
在人们不断公开使用锁相环电路构造现有扩频时钟的同时，也可以将其他类型的频率合成电路做成扩频时钟，包括数字锁定环路和延迟锁定环路。美国专利5,079,519公开了一种数字锁定环路示例，美国专利5,771,264公开了一种延迟锁定环路示例。美国专利6,046,646和5,610,955公开用于制造扩频时钟的其他方法。
先前使用的扩频时钟发生器设计对压控振荡器增益、充电泵电流和无源元件值(与锁相环电路相连)很敏感。此外，先前的扩频时钟发生器电路可能并不满足联合王国无线电通信局于2000年3月18日发布的白皮书中推荐的EMI测试，其RA参考号为AY3377(510001891)，为CISPR-22规则的修正草案。
在CISPR-22推荐规则中，将改变电子产品的“宽带”发射章程，以至需要使用扩频时钟发生器电路，以满足更严格的发射需求，从而有可能消除使用扩频时钟所获得的大部分益处。推荐规则在一种发射信号上进行发射测试，如果该信号具有某些特性，则认为是宽带信号，并且需要服从新的发射限制。如果发射信号不具备上述特性，则认为该信号是窄带信号，并仍然服从现有发射限制。
推荐的测试将确定特定发射频率的振幅是否在当前限制的10dB以内，假如这样的话，通过测试确定其具有宽带特性或还是具有窄带特性。推荐测试测量感兴趣频率的±150kHz范围内的发射。如果两个偏移频率(即，±150kHz)测量在当前限制的10dB以内，则认为正在测试的原始信号为宽带信号。如果情况是这样的话，则允许的发射限制比以前更低。
该报告推荐的新测试方法如下：
    对于大于(L-10dB)的每个干扰，其中L为以对数为单位的
限制电平，记录出现最大干扰电平的频率fn以及该频率的干扰电
平dn。记录每个报道干扰的天线极化。对于大于(L-10dB)的每
个干扰，测量位于(fn+150kHz)的干扰dnh的电平，以及位于
(fn-150kHz)的干扰dnl的电平。如果dnh和dnl均比限制电平
低10dB或更多，则认为该干扰是窄带干扰，并应用表3或表4
的限制。如果dnh或dnl不比限制电平少10dB，则认为该干扰是
宽带干扰，并继续以下过程。
在不超过100kHz的条件下，从fn开始向上调整测量接收机的频率，直至到达(L-dnh)＞10dB的频率fnh。在不超过100kHz的条件下，从fn开始向下调整测量接收机的频率，直至到达(L-dnl)＞10dB的频率fnl。根据 ≅ f = ( f nh - f nl ) 计算发射占据的总带宽
Figure A0181780100092
位于频率fn、fn+l的各个宽带发射的电平应不超过(L-10Log(
Figure A0181780100093
/120kHz)*)或(L-10dB*)中的较大者，其中L为表3或表4中的适用限制电平，以对数为单位。
如果在欧洲实施推荐的新标准，则具有较高抖动的常规单频时钟电路或常规扩频时钟发生电路很难满足推荐的新标准。满足推荐的新规则CISPR-22需要新型时钟，因为标准扩频时钟生成电路在频谱存在部分中生成相对平直的带宽。在新CISPR-22推荐测试中，认为该发射是宽带发射。为了成为窄带发射，时钟电路生成的频谱必须具有大量峰值和峰谷，以切割(分割)频谱轮廓。
发明内容
因此，本发明的优点在于提供一种分段频谱时钟发生器，该发生器能够在频域内创建在感兴趣频率段内具有许多峰值和峰谷的频谱形状。本发明的另一个优点在于提供一种分段频谱时钟发生器，该发生器能够发射以适当间隔出现的众多峰值和峰谷，从而各峰值两端的衰减点在偏移频率位置下降10dB以下，其中偏移频率与峰值频率的间隔为+150kHz和-150kHz。本发明的另一个优点在于提供一种分段频谱时钟发生器，该发生器能够在具有众多峰值和峰谷的频域中提供分段频谱形状，并与谐波中心的频率合成电路一起提供分段频谱形状，其中频率合成电路可以为锁相环，数字锁定环路，延迟锁定环路或其他类似电路。本发明的另一个优点在于提供一种分段频谱时钟发生器，该发生器能够在具有众多峰值和峰谷分段集合的频域中生成频谱形状，并且该发生器基于频率合成电路，频率合成电路的设计非常灵活，从而通过改变某些设置，可以将频率合成电路作为扩频时钟发生器电路，其中上述设置或者是可编程的，或者在生产时确定。本发明的另一个优点在于提供一种分段频谱时钟发生器，该发生器能够以预定调制轮廓调制工作频率，调制轮廓确定调制频率的下限和上限。
在以下说明中将部分阐述本发明的其他优点和全新特征，通过研究以下说明书或通过实施本发明进行学习，熟练技术人员将更加了解本发明。
为了实现上述优点和其他优点，根据本发明的一个方面，用于控制分段频谱时钟发生器电路的方法提供频率合成电路的时钟信号，并提供一个控制器；其中受控制器控制的频率合成器随时间推移生成众多输出频率；并根据调制轮廓在至少一个时间间隔上调制众多输出频率，从而众多输出频率的频率响应在相对于频率的振幅谱上展现分段波形，其特征在于分段波形包括许多频率段，每段展现：(a)最大振幅和(b)一对最小振幅，其中在距离各段中心频率预定频率偏移的位置，最大振幅和每个最小振幅之间的频率响应斜率为10dB衰减。
根据本发明的另一方面，利用高于下限的调制频率控制分段频谱时钟发生器电路的方法提供一个控制器，其中受控制器控制的频率合成器随时间推移生成众多输出频率；根据调制轮廓在至少一个时间间隔上调制众多输出频率，从而众多输出频率的频率响应在相对于频率的振幅谱上展现分段波形，其特征在于分段波形包括许多频率段，每段展现：(a)最大振幅和(b)一对最小振幅，其中以高于下限的比率调制众多输出频率，下限依赖于：预定偏移值，阈值和谐波分隔，并考虑测试分段频谱时钟发生器使用的接收机的灵敏度的通频带限制。
根据本发明的另一方面，利用低于上限的调制频率控制分段频谱时钟发生器电路的方法提供频率合成电路的时钟信号，并提供一个控制器；其中受控制器控制的频率合成器随时间推移生成众多输出频率；并根据调制轮廓在至少一个时间间隔上调制众多输出频率，从而众多输出频率的频率响应在相对于频率的振幅谱上展现分段波形，其特征在于分段波形包括许多频率段，每段展现：(a)最大振幅和(b)一对最小振幅，其中以低于上限的比率调制众多输出频率，上限依赖于：时钟频率，频率偏差和需要衰减的预定时钟谐波。
根据本发明的另一方面，提供一种分段频谱时钟发生器电路，该电路包括控制器和具有时钟信号输入的频率合成电路，受控制器控制的频率合成器根据调制轮廓随时间推移生成众多输出频率，从而众多输出频率的频率响应在相对于频率的振幅谱上展现分段波形，其特征在于分段波形包括许多频率段，每段展现：(a)最大振幅和(b)一对最小振幅，其中在距离各段中心频率预定频率偏移的位置，最大振幅和每个最小振幅之间的频率响应斜率为10dB衰减。
通过阅读以下说明书和附图，熟练技术人员将更加了解本发明的其他优点，其中说明书和附图以实现本发明的最佳方式描述本发明的最佳实施方式。应该理解，本发明可以具有其他不同实施方式，并且可以以各种方式修改其细节，而并不背离本发明。因此，附图和说明书只是说明性的，而不是限制性的。
附图说明
说明书包含并构成部分说明书的附图用来说明本发明的某些方面，详细说明书和权利要求书用来说明本发明的原理。其中附图为：
图1是具有除N电路的现有锁相环电路的框图，其中除N电路随着时间准移改变N的值。
图2是一个定时图，表示图1公开的某些电路信号的关系。
图3是一个框图，表示根据本发明之原理构造的使用锁相环的分段频谱时钟发生器电路。
图4表示莱克斯马克激光打印机使用的分段频谱时钟的首选理想轮廓。
图5表示分段频谱时钟发生器的模拟三角形轮廓。
图6表示分段频谱时钟发生器的阶梯三角形轮廓。
图7表示分段频谱时钟发生器的正弦波轮廓。
图8表示分段频谱时钟发生器的指数轮廓。
图9表示首选分段频谱时钟发生器生成的频谱，表示前三个时钟谐波。
图10表示首选分段频谱时钟发生器生成的频谱，在扩展x轴上表示基频(即，第一谐波)。
图11表示首选分段频谱时钟发生器生成的频谱，在扩展x轴上表示第二谐波。
图12表示首选分段频谱时钟发生器生成的频谱，在扩展x轴上表示第三谐波。
图13表示首选分段频谱时钟发生器生成的频谱，表示第三谐波的放大图。
图14表示与CISPR标准CISPR16-1提供的全部精选通频带相比时的典型接收机通频带。
图15是一个频谱图，表示接收机对谐波取样时的接收机带宽形状。
图16是一个频谱图，表示接收机同时对两个谐波取样时的接收机带宽形状。
图17是一个频谱图，表示接收机同时对两个谐波取样时的接收机带宽形状，其中谐波具有间隔和重叠区域。
图18是一个频谱图，表示接收机同时对两个谐波取样时的接收机带宽形状，其中谐波分隔足够大以至能够观察到比阈值更大的衰减。
图19是一个频谱图，表示接收机同时对两个谐波取样时的接收机带宽形状，其中谐波分隔足够大，以至能够在预定偏移频率位置观察到比阈值更大的衰减。
图20是一个频谱图，表示接收机同时对两个谐波取样时的接收机带宽形状，其中谐波分隔非常大，并且能够在预定偏移频率位置观察到比阈值更大的衰减。
具体实施方式
以下详细参照本发明的最佳实施方式，利用附图举例说明最佳实施方式，其中在所有附图中，相同参考号数表示相同部分。
提供一种分段频谱时钟发生器，该发生器使用频率合成电路生成频率输出，其中利用调制轮廓改变频率输出。利用诸如RAM之类的存储设备中存储的数据表，控制调制轮廓，并按照适当时间间隔将上述数据表输入到反馈计数器中，以创建时钟频率，该时钟频率根据命令，主要由于放入到频率合成电路之反馈计数器中的新值，改变其频率值。(也可以使用前馈或引用计数器来改变频率。也可以同时使用反馈和前馈计数器的组合。通常，首选反馈计数器，因为它能够提供更清晰的调制轮廓。因此可以理解，可以利用前馈和/或反馈计数器代替引用的反馈计数器调制。)在最佳实施方式中，频率合成电路为锁相环(PLL)，通常利用晶体振荡器提供的稳频时钟驱动锁相环。
最佳分段频谱轮廓在频域中具有明显不同的峰谷，并且其调制轮廓的频率时间外观具有“尖峰”(见图4)，尽管可以使用其他轮廓形状。通过引入用于反馈计数器的不同值，创建并控制上述轮廓，其中反馈计数器强迫压控振荡器(VCO)发射新频率或相位，通过强迫相频检波器(PFD)电路向充电泵输出上升或下降脉冲，实现上述处理。在最佳轮廓中，有许多时间间隔，使VCO连续发射新频率，并且轮廓最好连续重复相同间隔。轮廓的重复频率为调制频率。该频率为图10所示频谱中峰值之间的间隔。当调制频率增加时，频谱中峰值之间的间隔减少。可以根据表示方形调频时钟信号的傅立叶级数导出上述关系。尽管可以“调制”分段频谱时钟发生器电路的调制频率，但是对许多商业应用而言，调制频率最好非常稳定。
为了使硬件电路设计广泛用于各种应用，需要在反馈计数器的两端使用大量前除法器和后除法器，另外，通过使用提供除数的寄存器，可以对除法电路本身进行编程，其中在微处理器的控制下或者在逻辑状态机的控制下，为寄存器装载不同数值。用于实现分段频谱时钟发生器的最佳电路包括使设计者顺利设计电路的其他寄存器，包括“基址寄存器”和“起始寄存器”，基址寄存器使得存储数据表的存储设备的尺寸最小，起始寄存器使得系统能够在初始化时使用RAM，而不是非易失存储器。此外，最佳电路包括“复位同步”输入和“同步输出”输出信号，从而分段频谱时钟发生器能够与下行或上行电路同步。
优选的是使用微处理器类型的电路和计算机程序，控制加载到分段频谱时钟发生器电路址各种寄存器和计数器中的数值。作为选择，也可以使用不带微处理器或其他顺序可编程仪器的硬件逻辑，其前提是该硬件逻辑能够将校正值顺序放入到反馈计数器中。可以使用逻辑状态机来实现本发明的非微处理器实施方式。在以上两种情况中，通常使用大量逻辑门和其他类型的数字电路，并且最好在诸如ASIC(专用集成电路)之类的单一集成电路内提供上述数字电路。ASIC是一种提供大量逻辑门的经济方式，ASIC甚至包括带有随机存取存储器(RAM)的微处理器。
在使用处理电路(如内置在ASIC内的微处理器)的实施方式中，使用处理电路的时序逻辑为随机存取存储器(RAM)或只读存储器(ROM)中存储的数据表做索引，将数据表的内容顺序引导到加法电路(以提供“基数”偏移)，然后将其内容加载到反馈计数器中。这样，处理电路完全以实时方式控制以上数值，从而完全控制提供给PFD输入的反馈信号。进而控制提供给充电泵的上升和下降信号，由此控制提供给VCO的输出电流的数值。
如果使用非处理电路解决方案实现本发明，则最好使用逻辑状态机来控制反馈计数器的值。状态机必须能够正确加载分段频谱时钟发生器电路内的各种寄存器，并且必须能够控制将数值加载到RAM(或其他类型的易失存储设备，如寄存器组)内存储的查找表中。
利用调制轮廓改变最佳电路(即，最佳实施方式中的锁相环)的频率合成器的输出频率，其中下文公开几种不同轮廓。“理想莱克斯马克轮廓”为最佳实施方式，下文详细公开该轮廓。为了生成分段频谱频率响应，调制轮廓的工作调制频率应该比大部分常规扩频时钟发生器电路的调制频率更高。
分段时钟输出信号必须具有许多段，其中在整个频谱上，每段的峰值振幅的两端急剧衰减。为了满足新推荐的规则(即，CISPR-22推荐规则)，每段必须在各峰值两端(或偏移)±150kHz的邻近频率至少衰减10dB。
调制轮廓的工作调制频率具有一个下限，其理论值为150kHz。然而，由于接收机不理想的事实，上述下限必须考虑EMI发射测试使用的接收机类型。考虑到上述事实，下限通常至少为160kHz(用于最好的接收机)，并且可以更大。下文提供根据经验导出的公式，该公式用于确定下限，下限基于预定阈值，当到达预定阈值时，频率响应从每段的峰值开始衰减。
除下限外，本发明还定义了调制轮廓的工作调制频率的上限。以下利用公式提供上限，上限为时钟频率、频率偏差以及需要衰减的时钟谐波的函数。另外，一个确定上限的因素是调制轮廓的形状。可以使用各种调制轮廓，包括理想莱克斯马克轮廓。
现在参照附图，图1表示现有技术中的常规锁相环(PLL)，利用参考号数10描述PLL。将位于20的基准信号引导到相频检波器(PFD)22的输入，PFD22还具有位于40的第二“反馈”输入。PFD22分别输出位于参考号数24和26的称为上升和下降的两个信号，将上述信号连接到充电泵(CP)28的输入。
充电泵电流为位于30的输出，将该输出引导到环路滤波器32，后者决定需要向压控振荡器(VCO)34发送的信号。VCO34的输出为一个频率信号，该信号与位于30的充电泵的输出电压成比例。将VCO34的输出引导到除N电路38，后者通常为除N计数器，并且在收到N个累计输入脉冲后，输出一个脉冲。将N计数器38的输出引导到PFD22的输入，作为反馈信号40。
如果N计数器38的N值保持不变，则PLL电路10充当标准PLL。然而，为了在本发明中使用，随着时间的推移改变N计数器38的N值，因此在图1中，位于38的方块具有标记N(t)，表示N的值随时间改变。正如现有技术中熟知的那样，可以利用某种类型的控制电路控制N的变化(例如在微处理器的控制下)，或者利用不带中央处理器的硬件逻辑电路进行控制。(如上所述，利用计数器和/或反馈计数器改变基准频率的组合，改变PLL输出频率。)
图2表示图1所示PLL10中使用的某些信号的波形。在图2中，将基准信号(REF)20、反馈信号(FB)40、上升信号24和下降信号26描述为沿垂直(即，Y轴)对时间(沿水平或X轴)的电压信号。图2主要表示现有PLL电路10中的上升信号24和下降信号26的生成。
从沿X轴的时间标记50开始，基准信号20在60出现正跃迁，反馈信号40在70出现类似的正跃迁。实际上，由于60和70的两个跃迁同时(即，在时间标记50)发生，所以上升信号24或下降信号26中没有逻辑跃迁。在沿X轴的时间标记51，基准信号20和反馈信号40出现负逻辑跃迁，返回到逻辑0。
在下一个时间标记52，反馈信号40在72出现正跃迁，从逻辑0变为逻辑1，其发生时间在基准信号20在63(即，时间标记53)出现下一个逻辑1跃迁之前。在锁相环本地，相频检波器(PFD)22断定VCO运行太快，因为其有效输出脉冲(变为反馈信号40)到达太早，在基准信号在63出现正跃迁之间到达。因此，PFD22将生成下降脉冲(即，使VCO“减速”)，正如图2所示的下降信号上位于92和93的逻辑跃迁。上升或下降信号的脉冲宽度表示反馈信号40与基准信号63的正跃迁之间的时差。
在图2的示例中，基准和反馈信号在时间标记54出现负跃迁，然后两个信号几乎同时在时间标记55出现正逻辑跃迁。因此，在时间标记55没有上升或下降信号跃迁。在时间标记56，基准和反馈信号再次出现负逻辑跃迁。
在图2的示例中，基准信号20在67出现正逻辑跃迁，然而，反馈信号40稍后(即，在78)出现下一个正逻辑跃迁。由于基准信号逻辑跃迁67出现在时间标记57，比位于58的下一个时间标记要早(反馈信号在78出现逻辑跃迁)，所以PFD22在时间标记57生成一个上升脉冲。在图2中，上升信号24在87跃迁为逻辑1，并保持高逻辑电平，直至在88负跃迁到逻辑0。基准信号和反馈信号几乎同时在时间标记59出现负逻辑跃迁。
实际上，PLL10在环路滤波器32中过滤上升和下降信号，导致VCO34的输出频率连续改变，但是调制频率的频谱振幅变化如下所述。
现在参照图3，该图表示分段频谱时钟发生器电路100，该电路基于图1描述的PLL电路。本发明可以使用任意类型的频率合成电路，特别是利用数字电路进行工作的电路。例如，可以使用数字锁定环路或延迟锁定环路，或者使用上面叙述的调制技术，代替锁相环。在图3中，PLL电路主要由PFD122、充电泵128、环路滤波器132、VCO134和反馈(FB)计数器138构成。在所示实施方式中，反馈计数器能够在改变其输出状态前数到16，因此，可以作为除N电路，其中N的范围为1-16。
PFD具有位于124的UP(上升)输出，和位于126的DOWN(下降)输出。充电泵128的输出通过环路滤波器132或与环路滤波器132并联，成为VCO134的输入。最好将VCO134的输出引导到位于136的前除法器电路136和位于142的后除法器电路。除法器136和142的其他用途在于，对提交给分段频谱时钟发生器电路100中其他电路部分的频率进行缩放处理。前除法器136能够用整数除频率，并且最好能够利用外部设备加载其除数(如，当前除法器136为除N计数器时，加载N的值)。在图3中，位于140的前除法器寄存器为将N值加载到前除法器136中的设备。同样，位于144的寄存器#4将除数M加载到后除法器电路142中。
在110提供了一个非常准确的外部晶体或振荡器电路，该电路生成稳频输出，其中可利用位于112的内部振荡器修改该输出。作为选择，位于110的“外部晶体”表示从制造商那里购买的单晶时钟设备，位于112的“内部振荡器”表示位于110的晶体本身的支撑电路。位于112的“内部振荡器”的最佳输出为48MHz，将该输出提供给位于120的计数器电路，并作为位于116的稳频基准输出。
如果位于112的“内部振荡器”是以独立频率合成电路(如，另一个锁相环)的方式提供的，则位于110的外部晶体具有非常宽的频率范围，如3.5MHz至100MHz(或更宽，如果需要的话)，此时，位于112的“内部振荡器”可以将晶体频率修改为特定应用所需的任意固定基准频率。
将位于116的基准频率提供给图3中的复用器150，并且提供电路100的时钟输出作为位于154的复用器的输出，该输出可以为位于116的基准频率，或者为位于142的后除法器电路的输出，取决于作为输入152提供给复用器150的逻辑信号的状态。在图3中，将逻辑控制信号152标记为“SSCG旁路”，因为使用逻辑信号152可以“绕过”分段频谱时钟发生器电路，而不是选择在116提供的稳频基准输出。
计数器120能够用整数除该频率，并且在图3所示的实施方式中，计数器120具有的除数范围为1到32。可以从位于114的寄存器中加载计数器120中的除数P的值，其中在图3中，该寄存器称为前除法器寄存器。这样，计数器120中的P值是可编程的。
如上所述，引导到计数器120的时钟信号的频率最好为48MHz，利用位于110的外部晶体本身和位于112的支撑电路组成的晶体时钟振荡器实现以上频率。最好将位于114的前除法器寄存器设置为2，从而控制计数器120以向PFD电路122提供24MHz基准频率的速度，改变状态。PFD122向充电泵128提供上升和下降信号，充电泵128最好为采用电流作为源极的充电泵，以便向环路滤波器132和压控振荡器134提供25μA的电流。可以理解，上述工作频率只是首选实例，并且本发明的电路和方法可以采用更高或更低频率。可以理解，充电泵可以为电流源或电压源，并且可以为源电流或反向电流，取决于需要的电流方向。
图3的主PLL由几个主要部分组成，包括PFD124、充电泵128、环路滤波器132、VCO134、前除法器136和反馈计数器138。该PLL为三阶设备，并且最好具有以下特性：(如上所述)充电泵的电流源为25μA；压控振荡器(VCO)134的增益为143MHz/伏，首选输入频率为266.4MHz；环路滤波器132包括串联电阻器为10kOhm的36pF电容器，以及与36pF电容器和10kOhm电阻器并联的850pF电容器；前除法器136最好具有除数1，其中利用前除法器寄存器140加载除数；并且反馈计数器138的范围最好为1-16。(依靠需要的操作方式，熟练技术人员可以理解，可以使用元件值的多种不同组合获得相同结果。)
影响反馈计数器138的辅助元件包括随机存取存储器(RAM)电路180，基址寄存器184以及起始寄存器188。上述元件向反馈计数器138提供数值，反馈计数器138控制分段频率轮廓，后者调制输出频率154。为存储设备180加载地址计数器170中的值，也可以通过地址总线182直接从微处理器加载地址值。此外，D触发器162锁存的控制信号使得分段频谱时钟发生器电路开始运行，并继续运行。
地址计数器170最好数到256地址值，并通过输出总线178向RAM设备180提供上述值。上述操作是在反馈计数器138输出的计数值的控制下进行的。并且受位于172的寄存器#3输入的数值的控制。加载到寄存器#3中的数值代表RAM设备180中的查找表需要使用的地址数。在本发明的最佳方式中，该数值等于114(十进制)。因此，地址计数器170顺序计算(重复)RAM设备180内的查找表使用的地址数，并由位于172的寄存器#3设置该数值。每当反馈计数器138的输出发射脉冲时，位于170的地址计数器就将另一个增加值计算在内，然后在位于178的输出总线上，向RAM表输出一个新的数值。总线178上的数值代表指向RAM设备180内的特定存储单元的地址指针。
影响地址计数器170的另一个信号是位于174的“复位同步”信号。当位于174的复位同步信号起作用时，该信号使得地址计数器的输出复位为初始值。通常，将初始值设置为计数值0，然而，图3所示的系统结构允许范围0-255内的任意数值。复位同步信号允许上行时钟电路控制图3的分段频谱时钟发生器电路100的起始值和定时。当多个分段时钟发生器电路需要彼此同步时，或者同时使用多个分段时钟发生器与诸如扩频时钟发生器之类的不同类型的时钟发生器电路时，上述处理非常有用。此外，图3所示的分段频谱时钟电路100还包括位于176的“同步输出”信号，该信号用于与下行时钟发生器电路同步，下行时钟发生器电路包括扩频时钟发生器或其他分段频谱时钟发生器，或各种其他类型的数字时钟设备。
当初始化分段频谱时钟发生器电路100时，系统微处理器向RAM设备180提供初始加载值0。当加电复位序列出现时，微处理器为RAM180加载与所需的特定频率和偏差输出有关的预定数组。在图3所示的实施方式中，RAM设备180包括一个256行×4列的RAM电路，提供4比特精度，并具有256个数值作为最大值。如上所述，在所示实施方式中，地址计数器170仅仅使用114个存储单元。
可以理解，图3所示时钟发生器电路100中的存储设备180，可以使用除RAM之外的其他类型的存储设备。对电路100的特定应用而言，如果明确知道存储设备180中存储的数据表的数值不会改变，则可以使用ROM(只读存储器)。此外，在图3所示的设计中，可以使用许多寄存器，尽管总线182和总线178需要分别对上述寄存器进行寻址。对于诸如RAM之类的易失存储设备而言，当初始化电路100(如位于188的起始寄存器)的电源时，可使用其他电路元件克服某些缺陷。以下详细论述。
如果需要在RAM存储设备180之查找表中存储的数值较大，而彼此不同的数量较小，则可以在存储的数值中添加一个基数，以使RAM存储设备180的存储容量较小。这正是使用4比特精度的理由。通过使用基址寄存器184实现上述处理，基址寄存器184向加法电路186提供数值。同时向加法电路186提供RAM存储设备180的输出，加法电路186的输出为RAM提供的数值和基址寄存器提供的数值的总和。
可以理解，如果无需基数也能将RAM存储设备180的容量保持在合理约束内，则不需要加法电路186。当然，可以使用更大的存储器片以消除基址寄存器184，但是，无论是作为包含图3所示全部电路或大部分电路的独立设备还是作为部分ASIC，通常需要更多金钱。
如果存储设备180内的地址查找表包括易失RAM，则该电路以空值或其他未知值或不可靠值开始。因此，最好包括起始寄存器188，以便在初始化时向反馈计数器138提供实际数值。从而反馈计数器138能够在加电复位时提供合理的控制特性。起始寄存器138向复用器164提供数值。在初始化时，复用器164输出起始寄存器188提供的数值。稍后，复用器输出加法电路186提供的数值，其中将加法电路186提供的数值输入到复用器164中。当出现以上情况时，存储设备180内的RAM查找表中的数值将直接控制反馈计数器138。
可以提供(以寄存器的形式或以外部信号输入的形式)位于160的“SSCG ON”寄存器，用于选择固定或调制加法数量。当有效时，向D触发器162提供逻辑信号，D触发器162具有一个输出，该输出选择复用器164需要的输入。在初始化时，控制复用器164关注起始寄存器中的数值，而不是加法电路186输出的数值。当地址计数器170变为0时，利用时钟发生器电路100的上述部分，启动一个分段频谱时钟发生器周期，其中利用位于176的同步输出信号上的输出脉冲表示地址计数器170变为0。同步输出信号176还作为D触发器162的时钟输入。
根据上述推理，如果存储设备180内的地址查找表包括ROM或其他非易失类型的存储器，则总是存在正确的“真实”数值，并且不需要起始寄存器188。此外，在上述情况中，也不需要复用器164。当然，在分段频谱时钟发生器电路100中，可以使用加法电路和复用电路的各种组合，而并不背离本发明的原理。
在最佳实施方式中，当PLL不在RAM存储设备180内的查找表数值内循环时，起始寄存器188设置PLL的工作频率。其最佳值为11(十进制)。
基址寄存器184提供与RAM存储设备180内的查找表数值关联的预定数值。根据需要的频率输出偏差和基础频率值改变以上数值。在本发明的最佳方式中，查找表包括具有4比特元素的RAM，能够存储的数值范围为0-15(十进制)。
后除法器电路142的值受位于144的寄存器#4的控制。为寄存器#4加载与所需输出频率关联的数值，并且最好设置为4。在图3所示的实施方式中，后除法器电路142提供的输出频率为66.6MHz。
对于特定电子应用而言，如果知道寄存器的数值决不改变，则可以采用硬逻辑替换图3所示的寄存器。然而，为了使分段频谱时钟发生器电路100尽可能通用，首先选择寄存器而不是硬逻辑，另外，微处理器或其他类型的状态机逻辑或时序逻辑能够直接寻址。那样，可以为每个寄存器配备用于特定应用的适当数值，通过使用寄存器中的适当数值，相同的硬件设计可用于多种时钟发生器应用。在某些情况中，可能需要位于时钟输出信号154的输出时钟频率在不同频域中运行，并利用寄存器改变除法电路或各种计数器，如果合适的话。如果存储设备是易变存储设备，如RAM存储器或寄存器组，则在存储设备180的查找表中加载不同数值时，也可以使用上述处理。
图4表示用于本发明之最佳分段频谱时钟发生器的理想“莱克斯马克”调制轮廓。利用参考号数200标识的曲线表示该轮廓，该曲线从左边的最小值202开始，增加到峰值206，然后减少到右边的最小值210。正如从图4中看到的那样，工作频率的变化(即，沿y轴显示的“偏离因数”)并不是最小值点202或210与最大值点206之间的直线。相反，首选轮廓与美国专利5,872,807(Booth807专利)中公开的扩频轮廓非常相似，其中美国专利5,872,807公开了用于生成其频率响应具有某些数学特性的扩频的时钟电路。
Booth807专利的题目为“扩频时钟发生器以及有关方法”，转让给莱克斯马克国际公司，这里全文引用作为参考。该专利从数学上描述了用于定义构成调制轮廓的周期波形的某些参数，并且与本发明中图4所示的首选“理想莱克斯马克轮廓”非常相似，尽管本发明中的比例因数p被设置为0.75，而在Booth807专利中，将该因数设置为0.55。
Booth807专利描述了一种生成扩频时钟输出信号的时钟电路，该信号具有基频，并且在基频的谐波中具有缩减振幅的EMI频谱分量。扩频时钟发生器包括：一个时钟脉冲发生器，用于生成一系列时钟脉冲；以及一个扩频调制器，用于调制时钟脉冲发生器的频率，以使EMI频谱分量的振幅更宽、更平，否则其振幅将是标准时钟脉冲发生器生成的振幅。通过使用与轮廓周期相对的频率偏差值的特定轮廓，对扩频时钟输出信号的频率进行调制。首选调制轮廓利用特定波形对时钟脉冲的相位进行调制，其中特定波形的相位偏差轮廓的百分比，为预定上限和下限定义的包络内的特定波形的周期百分比(％周期)的函数，利用以下数量定义第二象限的上限：
    Φ3＝100％((％周期/25)2-1)；
利用以下数量定义下限：
    Φ4＝100％((％周期/25)4-1)。
对于-25％至0％周期之间的第一象限，下限等于Φ4(-％周期)，上限等于Φ3(-％周期)。对于25％至50％周期之间的第三象限，下限等于-Φ3(50-％周期)，上限等于-Φ4(50-％周期)。对于第四象限，下限等于-Φ3(％周期-50)，上限等于-Φ4(％周期-50)。
在图4中，利用沿y轴的0值表示标称频率，并且在该轮廓的左部，斜率为正，该轮廓与直线的交点为204；在该轮廓的右部，斜率为负，该轮廓与标称频率的交点为208。与Booth807专利相比，在图4所示的“理想莱克斯马克轮廓”中，减少了反弯曲量，事实上，根据曲线对称，左部212与右部214相同。
图5表示对本发明有用的调制轮廓，其中当查看频率时间图时，该轮廓为三角形。将三角形轮廓曲线表示为220，具有第一最小值222，最大值226和第二最小值230。该轮廓与标称频率(即，基频)的交点为224和228。另外，三角形轮廓220的左部232与右部234对称。
图6表示对本发明有用的阶梯三角形调制轮廓。在图6中，利用参考号数240表示该轮廓曲线，该轮廓具有起点(第一最小值)242，最大值246和终点(第二最小值)250。轮廓曲线240与基频的交点为244和248。曲线240的左部252与右部254对称，尽管并不要求与本发明一起使用的所有轮廓均是对称的。同时，请不要把图6所示的阶梯数理解为对所使用的阶梯数的限制。其他实施方式可以使用两个阶梯。
图7表示正弦波调制轮廓，该轮廓具有第一最小值262，最大值266和第二最小值270。利用参考号数260标识该轮廓曲线本身，该曲线与基频的交点为264和268。同时，左部272与右部274对称。
本发明可以使用图8所示的指数调制轮廓，其中“鱼翅”曲线280具有第一最小值282，最大值286和第二最小值290。轮廓曲线280与基频的交点为284和288，其左部292与右部294对称，关于y轴和曲线280的斜率变化，在相对象限内对称。
图9表示用于基频的分段频谱时钟发生器输出的频谱曲线300，以及其前两个谐波。基频约为20MHz，其最大振幅在参考号数302标识的频带内。正如从曲线300中看到的那样，图9中的频谱图以较高频率延伸，直至到达第二谐波，其最大振幅在参考号数304标识的频带内。频谱响应曲线300继续延伸，直至到达第三谐波最大值，该最大值在参考号数306标识的频带内。当然，频谱响应曲线300继续以较高频率延伸，远离图9所示的曲线，但是其振幅通常小于图9所示的前三个频带。
图10表示位于基频(即，第一谐波)区域的频谱部分的频率响应曲线300。再次图解说明频率响应曲线300，然而x轴已经展开，以显示更多细节。将位于基频的全部最大振幅表示为参考号数302标识的频带。
正如图10中看到的那样，将频率响应曲线300划分(分割)为边带内的许多独立谐波(以下称为独立“分段”)，其中边带的一般外貌为通过频谱的失真正弦波的组合。例如，将位于314的分段表示为18MHz，其带宽约为240kHz。可以看到，频谱主要由第一谐波频率附近的大量分割段组成。参考号数310和312标识的其他段与中心频率非常接近，利用316标识的不同段比基频的频率更高。
使用图3所示的分段频谱时钟发生器电路100的主要点在于调制时钟频率，以生成图10所示的分段频谱。如果调制频率为240kHz，则图10所示的每一段的带宽实质为240kHz。以上用法中的术语“带宽”指从某一段一端的低谷直到定义该段另一端的不同低谷的更高频率。正如从图10中看到的那样，以上低谷无需具有相同振幅，例如位于314和316的频谱段。因此，沿频谱斜率方向的特定衰减点不能定义各段的“带宽”，在以上用法中，带宽指该振幅在曲线300的频谱内的下一频谱段中再次上升前的负“峰值”(或峰谷)。
正如从图10中看到的那样，310和312所示的频谱段在该段的两端具有几乎相同的最小峰谷，然而，其最大值具有不同振幅。段310的最大值约为82dBμV，在图10中用水平线318表示。这表示分段频率时钟信号的全部频率响应的最大值，当然，当在适当标准下测试(无论是FCC标准还是CISPR标准)时，必须小于最大允许发射。在图10中，可以看到，另外两段具有几乎相同的峰值，即接近沿水平线318的上限。段312并不具备上述最大振幅，但与段312两端的两个频谱段(包括段310左边的频谱段)具有相同带宽。
为了满足推荐的CISPR-22规则，必须在分段频谱时钟频率响应的每个峰值的两端出现至少10dB的衰减。10dB衰减的出现位置距峰值中心频率+150kHz和-150kHz。以下将详细讨论，并且在图13中提供更详细的图解示例。
图11表示第二谐波周围的频率响应，对于分段频谱时钟发生器的频率响应曲线300而言，其总带宽在304周围的区域内。在图11中，可以清楚看到构成各频率响应段的边带内的各个谐波，并且其带宽约为240kHz，各段的带宽与图10描述的第一谐波中的带宽相同。利用参考号数320、322和324标识靠近第二谐波中心的频谱段。正如在图11中看到的那样，在以上三段中，段320具有最大振幅，其振幅峰值约为53dBμV。段322具有非常低的峰值振幅，而段324的振幅接近53dBμV。
第二谐波频率响应的两边是其他频谱段，例如，段326的频率小于第二谐波的中心频率，段328的频率大于第二谐波的中心频率。正如上面讨论的那样，段326和328的“峰谷”的最小振幅并不相等，但这些最小值仍然定义各段的带宽的开始和结尾。正如上面讨论的那样，分段频谱时钟发生器的频率响应必须在各段的每个峰值的两端体现比较急速的衰减(至少10dB)。在距离各段的各个峰值±150kHz的偏移频率位置测量10dB衰减。
图12表示接近第三谐波频率的分段频谱时钟发生器的频率响应曲线300，利用参考号数306标识图12所示的第三谐波的总带宽。正如图10和11所示的曲线那样，频率响应曲线300由许多段构成，利用参考号数330和332标识靠近第三谐波中心的频谱段。每段的带宽约为240kHz，各段的带宽定义如上所述。
正如参考号数334所示，在第三谐波内，总带宽为两个峰值之间的较长(按照带宽)峰谷。其原因在于，第三谐波部分具有或多或少的注销段，因此，在图12中几乎不能辨别最大值。此时，可以看到，在±150kHz偏移频率内，用334标识的两个峰值之间的急速衰减满足10dB规则。然而，这是一个反常，并不代表分段频谱时钟发生器输出的频谱300的大量剩余频谱。
正如在上图中看到的那样，参考号数336和338标识的频谱段远离第三谐波的中心，并且其峰谷的振幅也不相同。然而其衰减仍然比较急速，其带宽为240kHz，与时钟发生器信号的其他各段的带宽相同。
第三谐波部分中最有可能不满足推荐的CISPR-22规则的部分为第三谐波的“侧翼”部分。正如在图12中看到的那样，“左”侧翼由几个频谱段构成，并利用参考号数340、342、344、346和348共同标识以上频谱段。正如在图12中看到的那样，各频谱段具有比较急速的衰减，具有两个峰谷，并具有较大的峰值振幅，其中两个峰谷直接向具有较大峰值振幅的相邻频谱段斜冲，并且较大峰值振幅在第三谐波段的最大振幅的10dB内。图13详细分析第三谐波的上述部分。
图13为图12所示第三谐波之左侧翼部分沿x轴(频域)的扩展图。对于分段频谱时钟发生器输出的频谱曲线300，标识各频谱段340、342、344、346和348。以上各段具有一个特定峰值和两个特定峰谷最小值，并且通常峰谷最小值的振幅不相等。用参考号数350-355标识峰值，用360-364标识相应峰谷。
用354标识最大峰值(即，具有最大振幅的频谱段)，其振幅约为69dBμV。在图13中，位于其左部的频谱段(即，段344)的峰值353的振幅与最大值非常接近，并且其左部(在图13中)的频谱段340和342具有较大峰值。峰值354的右部(在图13中)为具有峰值355的频谱段348。该峰值比69dBμV的峰值354少几个dB，另外，频谱段344的形状非常不同，因为其右部峰谷365比其左部峰谷364少几个dB。
用参考号数356标识图13右部的下一个峰值，用366标识其右部(即，更高频率)的峰谷。峰值356比69dBμV的最大峰值354的振幅小10dB以上。
用参考号数370标识图13所示的最大峰值，参考号数370更接近第三谐波的中心(正如在图12中看到的那样)。用371标识紧靠其左部(在图13中)的峰谷。如上所述，为了满足推荐的CISPR-22规则，各段的衰减必须非常急速。然而，如果某段的峰值振幅比正在分析的特定谐波的最大振幅小10dB，则其衰减(即，更低振幅峰值的衰减)不需要非常急速，因为发射测试不包括以上特殊峰值。特别地，关于峰值356，其峰值远远小于峰值370的振幅，肯定比峰值370小10dB以上。因此，峰值356的±150kHz范围内的偏移频率衰减并不适用于特定频谱段。
在图13中，利用垂直线(在图13中)380、354和382限定的频率偏移390和392标识衰减测试。推荐标准规定距离各段中心的频率偏差(即，偏移频率)为+150kHz和-150kHz。利用频率展开(即，偏差)390标识-150kHz，利用392标识+150kHz的展开(即，偏差)。因此，频率标记380和382为临界点，其频率响应必须至少比峰值354小10dB。否则，将不满足推荐的CISPR-22规则，并认为频率轮廓为宽带频率输出，需要服从更新、更严格的发射规则。
正如在图13中看到的那样，频率响应曲线300的振幅恰好比频谱段346的峰值354小10dB。(请注意，该图提供使用特定接收机(如Rhode和Schwartz模型ESI接收机)进行发射测试时，最坏情况下的设计方案示例。)因此，上述特定分段频谱时钟发生器频率响应能够通过推荐的CISPR-22规则，如果是在欧洲进行进行检测的话。
由于推荐的CISPR-22规则使用±150kHz的频率偏移，所以首先使用150kHz的调制频率，从而各频谱段的峰值之间的峰谷与+150kHz或-150kHz的偏移频率范围匹配。然而，在确定最佳调制频率前，必须考虑测试过程的某些方面。如果发射测试使用的接收机是完美的，则最佳调制频率正好为150kHz。然而，并不存在十分完美的接收机，事实上，CISPR规则允许在发射测试中使用某些质量不高的接收机，至少是不“完美”的接收机。
在CISPR标准CISPR16-1中，提供选择上述接收机的通频带限制，并且对频带C和D，在初版CISPR16-1标准(1993)的第180页上的图2c中提供其曲线图。图14提供该曲线图的示例，以下详细说明。由于上述测试中使用的接收机并不完全相同，因此在测量发射频谱时，测量EMI发射的不同类型的接收机将提供不同结果。从而对正在进行EMI发射测试的电子设备的测试结果造成不利影响，尽管进行测试的设备是精心设计的，并能通过特定类型的接收机模型的测试，但是也许不能不同类型的接收机模型的测试，即使两种接收机都在可接受的通频带选择限制内。因此，对于特定测试装置，必须谨慎选择分段频谱时钟发生器的调制频率。
一般规则是，时钟信号的调制频率越低，越容易实现该时钟，用于生成时钟的时钟电路越有用。扩频时钟发生器电路倾向于具有30kHz的调制频率。然而，本发明的分段频谱时钟发生器要求更高的调制频率，其范围为150kHz，并且包括超过200kHz的更高的调制频率。
调制频率的下限
为了更好地定义调制频率的下限，必须考虑需要测量产品发射的接收机的特性。根据本发明，以上产品包括利用分段频谱时钟的产品，或利用扩频时钟的产品。由于种种原因，设计能够通过特定规格测试设备之测试的产品是合理的。
如上所述，第180页上的CISPR16-1(图2c)确定接收机特性。该曲线图表示为了使接收机在产品规格内其通频带必须满足的约束(见图14，曲线402和404)。距离接收机的中心调谐频率越远，衰减越大。窄通频带允许更低的调制频率。
根据几种不同接收机的测量结果，在相似曲线图上绘制两个接收机的通频带特性，图14表示其结果。如上所述，在图14中，将CISPR16的下限绘制为曲线402，将CISPR16的上限绘制为曲线404，其中边界402和404之间的区域400内的接收机是可接受的。测量的所有接收机与两个标绘接收机匹配(曲线410和412)或落在它们之间。对于Rhode和Schwartz生产的测试接收机，模型ESVP具有较窄通频带，在图14中，利用曲线410表示其特性曲线。Rhode和Schwartz模型ESI的通频带很宽，但仍然在产品规格内。在图14中，利用曲线412表示其特性曲线。
人们可以设计他/她的电子设备，以通过利用产品规格内的任意接收机在测试基地进行EMI发射测试。在测试基地(或测试设备)经过认证以后，将来可以使用特定接收机进行认证，因为不仅了解其测试特性，而且允许(即，保证)利用其测试特性测试电子设备。即使特定接收机损坏，也可以使用类似接收机代替，如相同厂商生产的相同型号。
电子设备设计人员可以选择设计电子设备，以通过使用更宽通频带接收机在测试设备上进行的发射测试(包括CISPR测试或FCC测试)。对本发明而言，假设在测试设备中安装诸如Rhode和Schwartz模型ESI之类的具有更宽通频带的接收机。以上假设将影响调制频率，包括用于确定调制频率之下限的考虑。
本发明包括用于确定调制频率之上下限的方法，该方法考虑了偏移频率和测试设备。在测试设备中，主要考虑接收机特性。了解发射接收机的工作过程对设计本发明的分段频谱时钟非常重要，以下说明发射接收机的工作原理和作用。
图15表示接收机测量单个频率峰值的方法。利用图15左部的曲线420表示接收机的通频带的形状。当接收机扫过其中心频率到达右部时，用当前频率含量乘以其通频带，并累加各部分。在接收机的通频带的中心(见图15中的箭头422)，没有衰减，相当于用“1”乘以其振幅(参见位于最高振幅424的测量振幅曲线426)。利用箭头424表示单个谐波H1，箭头424周围的虚线(即，曲线426)表示接收机实际测量的振幅。请注意，对于单个谐波，作为结果测量的振幅的形状与接收机通频带420的形状(曲线426)相同。
图16和17表示两个谐波非常接近以至接收机通频带包围两个谐波时发生的情况。在图16中，将通频带形状420叠加到谐波H1(430)和H2(432)上，利用参考号数434标识重叠通频带曲线。此时，在通频带的边缘上测量谐波430和432，并且在累加之前快速衰减两个谐波(正如在振幅值440和442看到的那样)。
图17表示以上两个谐波，利用参考号数450和452标识它们。虚曲线460表示接收机测量、报告的振幅。请注意，其形状与以各谐波为中心的接收机通频带的形状相同，其区别在于，谐波450和452之间为重叠区域，利用参考号数466标识重叠区域。重叠区域466表示接收机通频带同时存在谐波450和452(参见图16)并累加两个谐波。请注意，虚曲线460的最大振幅出现在与谐波450非常接近的位置462，并出现在与谐波452非常接近的位置464。当然，如果位于450的谐波H1和位于452的谐波H2具有不同振幅，则与上述谐波非常接近的最大振幅(即，位于区域462和464的虚曲线)将与图17所示的频率响应区域的振幅不同。
图18表示给定阈值的相邻谐波之间的最小频率区间。虚曲线460表示接收机测量、报告的振幅。利用与位于450的谐波H1和位于452的谐波H2非常接近的参考号数462和464，标识接收机输出的最大振幅频率响应，利用466标识重叠区域。
如果谐波H1和H2之间需要一个其特定测量振幅在谐波峰值以下的峰谷，则需要具有一个最小谐波分隔。对应于最小调制频率。当接收机通频带内存在两个谐波时，出现以上位置点。
在图18中，用参考号数454标识谐波H1和H2之间的谐波分隔。如下所述，按照本发明的方法确定分割454的值(以频率为单位)。用参考号数468标识阈值，阈值为利用本发明的分段频谱时钟发生器设计测试电子设备时感兴趣的衰减值。正如在图19中看到并在下面说明的那样，阈值为确定谐波分隔454的一个准则。
图19表示给定偏移值和给定阈值所需的谐波分隔(在该图中用474表示)。与图18类似，虚曲线480表示接收机测量、报告的振幅，利用与位于470的谐波H1和位于472的谐波H2非常接近的参考号数482和484，标识接收机输出的最大振幅频率响应，利用486标识重叠区域。在图19中，用488标识阈值，用474标识谐波分隔。
偏移值为频率偏移，其中应根据峰值测量值测量振幅。例如，如果确定频谱需要具有某个特性(以防止干扰)以至距离峰值两端120kHz的测量振幅比峰值低6dB，则可以根据与下文提供的公式类似的公式确定所需的谐波分隔。可以将谐波分隔视为本发明之分段频谱时钟发生器的调制频率的下限。在上例中，120kHz为偏移值(用参考号数490标识)，6dB为阈值488。参考号数492标识的位置点代表偏移值490、阈值488以及虚曲线480的交点。
图20表示与图19类似的情况。虚曲线510表示接收机测量、报告的振幅，利用与位于500的谐波H1和位于502的谐波H2非常接近的参考号数512和514，标识接收机输出的最大振幅频率响应，利用518标识标识阈值，并且用504标识谐波分隔。用520标识偏移值，利用参考号数522标识曲线510与偏移值520和阈值518的交点。
图19和图20的主要区别在于，谐波H1和H2之间的谐波分隔足够大，从而偏移值520不再同时落到接收机通频带内。因此，没有图19中486所示的“重叠区域”。对于给定阈值和偏移值，公式能够提供此种情况所需的谐波分隔，通常比调制频率之下限规定的数值要大。由于没有重叠区域，所以频率响应曲线510落到最小值516上，最小值516位于围绕谐波H1(500)和H2(502)的接收机通频带形状的最大衰减斜率之间。
如上所述，调制频率的下极限(即，“下限”)依赖于测试内部包含分段频谱时钟发生电路的设备时使用的接收机。接收机的通频带特性必须落在第180页上CISPR16-1(图2c)定义的产品规格内。由于接收机设计的变化，测量接收机的通频带特性可能落在该限制内的任意位置，图14表示两种典型接收机。通过测量位于100.0138MHz的纯时钟谐波(CISPR准峰值方法)，确定两个接收机的通频带。
下极限(即，下限)的定义特性为，在距离峰值某个频率位置(如，150kHz)测量的振幅至少在峰值振幅的某个阈值(如，10dB)以下。作为此方法的初始步骤，假设测量峰值为振幅为0dB的一个纯时钟谐波。
现在引入第二时钟谐波，测量两个时钟频率之间的振幅(假设两个频率均在接收机通频带内)。假设只有一个谐波，则测量振幅为-10dB。然而，由于有两个谐波，所以测量的振幅为：
      -10dB+6dB＝4dB。
最后步骤计算谐波之间需要的分割，即，调制频率的下限。这意味着在没有偏移值约束情况下的绝对最小值调制频率为，两个谐波一共衰减16dB的位置点(将接收机调谐到两个谐波之间的位置点)。从而测量的振幅比两个谐波之间的最大振幅小10dB。
已经通过实验确定了Rhode和Schwartz模型ESI接收机的通频带，并根据曲线拟合导出多项式方程。根据这些方程，可以确定接收机的最小分割。R/S ESI接收机代表能够在最坏情况下满足CISPR规格的接收机。
如果分段频谱时钟发生电路是为上述情况设计的，则利用下文提供的方程1确定任意给定偏移值的最小调制频率。如上所述，方程1对绝对最小值调制频率之上的所有调制频率均有效。当给定偏移值，并且最大测量振幅比相关峰值振幅小10dB时，方程1返回最小调制频率的数值。
                  方程1
      f(x)＝(600.904)exp(-0.028x)+x+80.122
变量x为偏移值，单位为kHz。方程1基于10dB的阈值。方程#1提供有效数值结果的绝对最小值调制频率为109.9kHz，这意味着谐波分隔至少为该值的两倍(即，至少为219.8kHz)。结果f(x)为最小调制频率，单位为kHz。
例如，假设需要的偏移值为150kHz，则方程#1提供以下结果：
f(150)＝(600.904)exp(-0.028*150)+150+80.122＝239.13kHz。
基于以上给定值和阈值假设，已经通过实验验证了方程#1的结果。如上所述，方程1是根据实验数据导出的。其推导包括多项式最佳适合曲线和指数最佳适合曲线。
当在本发明中使用时，关于确定分段频谱时钟发生器之调制频率的下限，综述如下：假设EMI发射的峰值振幅处于发射界限，则需要分割谐波，以便在测量下一个频谱段之前收到的振幅下降10dB。通常，最小频率间隔为其两个谐波之振幅相同的接收机通频带，其振幅比峰值低16dB。对于CISPR允许通频带中部的典型接收机，间隔频率大于160kHz。如果接收机处于CISPR-22通频带允许的最坏情况，则间隔频率大于228kHz。以上频率值为分段频谱时钟发生电路(如图3所示电路100)之调制频率的下限。
调制频率的上限
对于扩频时钟或分段频谱时钟，存在提供衰减益处的调制频率范围。对于根据本发明的分段频谱时钟而言，最有用的调制频率为时钟频率、频率偏差以及需要衰减的时钟谐波的函数。通常，最有用的调制频率与以上系数成正比。位于感兴趣谐波之上的所有谐波收到的衰减不小于真正感兴趣的谐波收到的衰减。
选择调制频率的另一个因素是调制轮廓的形状，如以上说明的图4所示的调制轮廓。可以利用下文提供的方程2，定义最有用的调制频率，即，调制频率的“上限”。方程2的公式为所有调制轮廓的通用格式，尽管不同类型的调制轮廓可以请求不同常数。在本发明中，最大调制频率小于等于以下数量：
                   方程2
        MaxModFreq＝(a+(b*D*N*F))*D*N*F
在上式中，a和b为依赖于调制轮廓形状的常数。D为百分比偏差除以100；N为感兴趣的时钟谐波；F为基础时钟频率。
以下提供利用上式确定最大调制频率的示例。假设时钟频率为33MHz，偏差为±0.5％，假定由于产品结构，33MHz的第三谐波的发射很高。如果假定“最好情况”的调制轮廓，则a和b的预期值为：a＝0.24，b＝-2.762×10-9。在本例中，方程2中使用的变量如下：a＝0.24，b＝-2.762×10-9，D＝2*0.5/100＝0.01，N＝3，F＝33×106。在使用以上系数计算后，得出最大调制频率应小于等于234.89×103Hz。因此，最大调制频率为234.89kHz。
表1列出几种普通时钟频率和偏差的最大调制频率，其中假定最好情况的调制轮廓(即，图4所示的“理想莱克斯马克轮廓”)。
表1
                   第三谐波之不同偏差的最大调制频率(kHz)
  时钟基频(MHz)    ±0.5％偏差   ±1.875％偏差     ±5.0％偏差
    33    234.89     852.93     2105.30
    66    464.37     1629.73     3669.19
    100    695.14     2350.43     4714.20
    133    913.63     2972.65     5178.87
    167    1133.07     3534.10     5091.35
    200    1340.57     4001.74     4456.80
表1  给定时钟频率和偏差的最大调制频率(最佳调制轮廓)
对于三角形调制轮廓，a和b的预期值为：a＝0.274，b＝-2.888×10-9。对于正弦波调制轮廓，a和b的预期值为：a＝0.334，b＝-3.232×10-9，对于指数(具有“鱼翅”形状)调制轮廓，a和b的预期值为：a＝0.406，b＝-5.721×10-9。参照图6说明的阶梯三角形轮廓具有的值与图5所示的三角形轮廓具有的值非常接近。阶梯三角形轮廓的其他实施方式包括每边只有一个阶梯。图6所示轮廓对阶梯数没有任何限制。
生成分段频谱轮廓的另一种方式是随着时间的推移改变调制频率，从而为分段频谱时钟发生器电路提供经过调整的调制频率。可以按上述方式调整所有调制轮廓。这并不是生成满足推荐CISPR-22标准的低噪声分段频谱时钟生成输出的最佳方式，但是其优点在于满足其他标准。
应该理解，可以利用本发明的分段频谱时钟发生器在其输出端154生成各种范围的频率，而并不背离本发明的原理。更有效的方法是，通过使用生成特定频率的外部晶体/振荡器电路，创建分段频谱轮廓的某个频段，然而，选择分量的最重要方面是使用具有稳定频率输出的时钟，其中电路设计人员依靠该时钟的稳定性。
应该理解，本发明的原理能够处理分段频谱轮廓的各种类型的调制波形，不仅包括正弦波，而且包括非常光滑的轮廓，锯齿或“多峰”轮廓，以上轮廓均是本发明的最佳实施方式。此外，对于测试装有本发明之分段频谱时钟之设备的EMI发射的测试装置而言，可以将调制频率本身设置为位于下限和上限之间的频段内的任意频率；也可以随着时间推移调整调制频率，如果需要的话。
应该理解，可以设计、构造分段频谱时钟生成电路，以便在不同于+150kHz偏移频率的位置上，提供不同于10dB或16dB阈值衰减的频谱，而并不背离本发明的原理。实际上，可以将任意阈值或偏移频率设计到分段频谱时钟发生电路内，并可以使用每组值作为确定频谱轮廓之调制频率的上下限的因数。
提供本发明之最佳实施方式的上述说明书的目的是举例说明本发明。其意图并不是穷举或将本发明限制在所公开的特定形式内。可以根据上述讲解做出各种更改或变更。选择上述实施方式的目的是更好地说明本发明的原理及其实际应用，以使一般技术人员能够在各种实施方式中更好地利用本发明，并使各种变更适合于设想的特定应用。本发明的范围由所附的权利要求书限定。

Claims (32)

1.一种用于控制分段频谱时钟发生器的方法，所述方法包括：
向一个频率合成电路提供一个时钟信号，并提供一个控制器；受所述控制器控制的所述频率合成器随时间推移而生成多个输出频率；以及
根据一个调制轮廓在至少一个时间间隔上调制所述多个输出频率，从而使所述多个输出频率的一个频率响应在相对于频率的振幅谱上呈现出一种分段波形，所述分段波形包括多个频率段，每个频率段呈现：(a)一个最大振幅和(b)一对最小振幅，其中在距离所述各段中心频率预定频率偏移的位置，所述最大振幅和每个最小振幅之间的所述频率响应的斜率在CISPR-22接收机上呈现至少10dB的衰减。
2.权利要求1叙述的方法，其中所述调制轮廓表示为图表上的形状，该图表在时间间隔上绘制输出频率，所述调制轮廓形状包括：(a)真实峰值形状，其中最小峰值和最大峰值之间的曲线以预定变形改变斜率；(b)三角形形状，其中最小峰值和最大峰值之间的曲线保持恒定斜率；(c)阶梯三角形形状，其中最小峰值和最大峰值之间的曲线总体保持恒定斜率，但是以预定的较短时间间隔改变垂直斜率和水平线段；(d)正弦波形状，其中最小峰值和最大峰值之间的曲线是光滑的，并随正弦曲线的导数改变；或(e)指数形状，其中最小峰值和最大峰值之间的曲线按至少一个指数时基常量改变斜率。
3.权利要求1叙述的方法，其中在距离所述各段之中心频率所述预定频率偏移的位置，所述衰减十分急速，以至分段波形的振幅比感兴趣的多个频率段的所述最大振幅小10dB或更多。
4.权利要求3叙述的方法，其中距离所述各段之中心频率所述预定频率偏移包括距离所述中心频率+150kHz和-150kHz。
5.权利要求1叙述的方法，其中在距离所述各段之中心频率所述预定频率偏移的位置，所述衰减十分急速，以至分段波形的振幅比感兴趣的多个频率段的所述最大振幅小16dB或更多。
6.权利要求5叙述的方法，其中距离所述各段之中心频率所述预定频率偏移包括距离所述中心频率+150kHz和-150kHz。
7.权利要求1叙述的方法，其中所述调制轮廓在具有下限的调制频率上运行，下限范围为150kHz至240kHz(包括)。
8.权利要求1叙述的方法，其中所述调制轮廓在具有上限的调制频率上运行，上限范围为234kHz至1340kHz(包括)。
9.权利要求7叙述的方法，其中所述调制频率为常数。
10.权利要求7叙述的方法，其中所述调制频率随时间改变。
11.一种在高于一个下限的一个调制频率处控制一个分段频谱时钟发生器的方法，所述方法包括：
向一个频率合成电路提供一个时钟信号，并提供一个控制器；受所述控制器控制的所述频率合成器随时间推移而生成多个输出频率；以及
根据一个调制轮廓在至少一个时间间隔上调制所述多个输出频率，从而使所述多个输出频率的频率响应在相对于频率的振幅谱上呈现出一种分段波形，所述分段波形包括许多频率段，每个频率段呈现：(a)一个最大振幅和(b)一对最小振幅，
其中所述多个输出频率以高于一个下限的比率得到调制，该下限依赖于：一个预定偏移值，阈值和谐波分隔，并且其考虑了测试所述分段频谱时钟发生器所使用的接收机的总体选择性的通频带限制。
12.权利要求11叙述的方法，其中所述调制轮廓表示为图表上的形状，该图表在时间间隔上绘制输出频率，所述调制轮廓形状包括：(a)真实峰值形状，其中最小峰值和最大峰值之间的曲线以预定变形改变斜率；(b)三角形形状，其中最小峰值和最大峰值之间的曲线保持恒定斜率；(c)阶梯三角形形状，其中最小峰值和最大峰值之间的曲线总体保持恒定斜率，但是以预定的较短时间间隔改变垂直斜率和水平线段；(d)正弦波形状，其中最小峰值和最大峰值之间的曲线是光滑的，并随正弦曲线的导数改变；或(e)指数形状，其中最小峰值和最大峰值之间的曲线按至少一个指数时基常量改变斜率。
13.权利要求11叙述的方法，其中在距离所述各段之中心频率所述预定频率偏移的位置，所述最大振幅和所述最小振幅之间的衰减十分急速，以至分段波形的振幅比感兴趣的多个频率段的所述最大振幅小10dB或更多。
14.权利要求13叙述的方法，其中距离所述各段之中心频率所述预定频率偏移包括距离所述中心频率+150kHz和-150kHz。
15.权利要求14叙述的方法，其中所述下限调制频率等于：
       f(x)＝(600.904)exp(-0.028x)+x+80.122
其中x为偏移频率，单位为kHz，阈值为10dB，f(x)为下限调制频率，单位为kHz。
16.权利要求11叙述的方法，其中所述调制轮廓在具有所述下限的调制频率上运行，下限范围为150kHz至240kHz(包括)。
17.一种利用低于上限的调制频率控制分段频谱时钟发生器的方法，所述方法包括：
向一个频率合成电路提供一个时钟信号，并提供一个控制器；受所述控制器控制的所述频率合成器随时间推移而生成多个输出频率；以及
根据一个调制轮廓在至少一个时间间隔上调制所述多个输出频率，从而使所述多个输出频率的一个频率响应在相对于频率的振幅谱上呈现出一种分段波形，所述分段波形包括许多频率段，每个频率段呈现：(a)一个最大振幅和(b)一对最小振幅，
其中以低于一个上限的一个比率调制所述多个输出频率，该上限依赖于：时钟频率，频率偏差和需要衰减的一个预定时钟谐波。
18.权利要求17叙述的方法，其中在大于所述预定时钟谐波的谐波位置的衰减，大于所述预定时钟谐波位置的衰减。
19.权利要求17叙述的方法，其中所述上限还依赖于：调制轮廓的形状。
20.权利要求19叙述的方法，其中所述调制轮廓在具有上限的调制频率上运行，上限范围为234kHz至1340kHz(包括)。
21.权利要求19叙述的方法，其中所述上限调制频率等于：
        MaxModFreq＝(a+(b*D*N*F))*D*N*F
其中，a和b为依赖于所述调制轮廓形状的常数，D为百分比偏差除以100，N为感兴趣的时钟谐波；F为基础时钟频率，MaxModFreq为上限调制频率，单位为kHz。
22.权利要求21叙述的方法，其中所述调制轮廓表示为图表上的形状，该图表在时间间隔上绘制输出频率，所述调制轮廓形状包括：
(a)真实峰值形状，其中最小峰值和最大峰值之间的曲线以预定变形改变斜率，a＝0.24，b＝-2.762×10-9；
(b)三角形形状，其中最小峰值和最大峰值之间的曲线保持恒定斜率，a＝0.274，b＝-2.888×10-9；
(c)阶梯三角形形状，其中最小峰值和最大峰值之间的曲线总体保持恒定斜率，但是以预定的较短时间间隔改变垂直斜率和水平线段，a和b的值与所述三角形轮廓的值非常接近；
(d)正弦波形状，其中最小峰值和最大峰值之间的曲线是光滑的，并随正弦曲线的导数改变，a＝0.334，b＝-3.232×1-9；或
(e)指数形状，其中最小峰值和最大峰值之间的曲线按至少一个指数时基常量改变斜率，a＝0.406，b＝-5.721×10-9。
23.一种分段频谱时钟发生器电路，所述发生器包括：控制器和具有时钟信号输入的频率合成电路，受所述控制器控制的频率合成器根据调制轮廓随时间推移生成多个输出频率，从而所述多个输出频率的频率响应在相对于频率的振幅谱上呈现分段波形，其特征在于所述分段波形包括许多频率段，每段呈现：(a)最大振幅和(b)一对最小振幅，其中在距离所述各段之中心频率预定频率偏移的位置，所述最大振幅和每个最小振幅之间的所述频率响应斜率为10dB衰减。
24.权利要求23叙述的分段频谱时钟发生器，其中所述调制轮廓表示为图表上的形状，该图表在时间间隔上绘制输出频率，所述调制轮廓形状包括：(a)真实峰值形状，其中最小峰值和最大峰值之间的曲线以预定变形改变斜率；(b)三角形形状，其中最小峰值和最大峰值之间的曲线保持恒定斜率；(c)阶梯三角形形状，其中最小峰值和最大峰值之间的曲线总体保持恒定斜率，但是以预定的较短时间间隔改变垂直斜率和水平线段；(d)正弦波形状，其中最小峰值和最大峰值之间的曲线是光滑的，并随正弦曲线的导数改变；或(e)指数形状，其中最小峰值和最大峰值之间的曲线按至少一个指数时基常量改变斜率。
25.权利要求23叙述的分段频谱时钟发生器，其中在距离所述各段之中心频率所述预定频率偏移的位置，所述衰减十分急速，以至分段波形的振幅比感兴趣的多个频率段的所述最大振幅小10dB或更多。
26.权利要求25叙述的分段频谱时钟发生器，其中距离所述各段之中心频率所述预定频率偏移包括距离所述中心频率+150kHz和-150kHz。
27.权利要求23叙述的分段频谱时钟发生器，其中调制频率为常数。
28.权利要求23叙述的分段频谱时钟发生器，其中调制频率随时间改变。
29.权利要求23叙述的分段频谱时钟发生器，其中所述频率合成器包括锁相环，数字锁定环路或延迟锁定环路。
30.权利要求29叙述的分段频谱时钟发生器，其中所述频率合成器包括可编程寄存器，可编程寄存器包括反馈寄存器和地址寄存器，寄存器确定所述调制轮廓以及所述多个输出频率的调制频率。
31.权利要求23叙述的分段频谱时钟发生器，其中所述控制器包括：时序逻辑，逻辑状态机或使用计算机程序指令的微处理器。
32.权利要求31叙述的分段频谱时钟发生器，其中所述控制器和所述频率合成器使用存储电路存储可变数据，所述存储电路包括：随机存取存储器，只读存储器，多个逻辑门或多个可编程寄存器。
CNB018178014A 2000-09-20 2001-09-20 分段频谱时钟发生器装置以及使用该装置的方法 Expired - Lifetime CN100399698C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/666,851 2000-09-20
US09/666,851 US6404834B1 (en) 2000-09-20 2000-09-20 Segmented spectrum clock generator apparatus and method for using same

Publications (2)

Publication Number Publication Date
CN1471756A true CN1471756A (zh) 2004-01-28
CN100399698C CN100399698C (zh) 2008-07-02

Family

ID=24675751

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018178014A Expired - Lifetime CN100399698C (zh) 2000-09-20 2001-09-20 分段频谱时钟发生器装置以及使用该装置的方法

Country Status (8)

Country Link
US (1) US6404834B1 (zh)
EP (1) EP1329019B1 (zh)
JP (1) JP2004509421A (zh)
KR (1) KR100744663B1 (zh)
CN (1) CN100399698C (zh)
AU (1) AU2001292812A1 (zh)
DE (1) DE60143445D1 (zh)
WO (1) WO2002025806A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055442A (zh) * 2007-11-01 2011-05-11 钰创科技股份有限公司 全频率宽度的多重相位延迟锁定回路锁定频率的方法
CN111038104A (zh) * 2019-09-28 2020-04-21 森大（深圳）技术有限公司 喷头异常检测方法、装置、设备及存储介质

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3567905B2 (ja) * 2001-04-06 2004-09-22 セイコーエプソン株式会社 ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
US6647052B2 (en) * 2001-12-26 2003-11-11 Dell Products L.P. Advanced spread spectrum clock generation technique for EMI reduction of multiple clock sources
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
US7236057B2 (en) * 2003-08-26 2007-06-26 Toshiba America Electronic Components, Inc. Spread spectrum clock generator
US7233210B2 (en) * 2003-08-26 2007-06-19 Toshiba America Electric Components, Inc. Spread spectrum clock generator
US7515646B2 (en) 2004-02-05 2009-04-07 Lexmark International, Inc. Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway
JP4469628B2 (ja) * 2004-02-18 2010-05-26 セイコーＮｐｃ株式会社 分散変調型クロック発生回路
JP4390646B2 (ja) * 2004-07-09 2009-12-24 Ｎｅｃエレクトロニクス株式会社 スプレッドスペクトラムクロック生成器及びその変調方法
JPWO2006019196A1 (ja) * 2004-08-20 2008-05-08 日本電気株式会社 電磁妨害低減量の計算方法、電磁妨害低減量計算装置、計算プログラム及び電子回路
US7161970B2 (en) * 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator
DE102004062210B3 (de) * 2004-12-23 2006-05-24 Texas Instruments Deutschland Gmbh Dualmodultaktversorgung für CAN-Kommunikationsmodul
JP2006250934A (ja) * 2005-03-08 2006-09-21 Synthesys Research Inc デューティ・サイクルを測定するための方法及び装置
DE102005013593A1 (de) * 2005-03-24 2006-09-28 Robert Bosch Gmbh Verfahren zur Dämpfung einer Hochfrequenzabstrahlung eines getakteten Systems
US7432770B2 (en) * 2005-08-10 2008-10-07 Seiko Epson Corporation Signal transmission device
US7702283B2 (en) * 2005-09-29 2010-04-20 Xerox Corporation Method for reducing electromagnetic emissions in a multiple micro-controller device
US7590163B1 (en) * 2006-05-19 2009-09-15 Conexant Systems, Inc. Spread spectrum clock generation
US7683690B2 (en) * 2006-10-30 2010-03-23 Nec Electronics Corporation Multiphase clock generation circuit
US20080315927A1 (en) * 2007-06-11 2008-12-25 Hynix Semiconductor Inc. Frequency adjusting apparatus and dll circuit including the same
TWI345881B (en) * 2007-12-03 2011-07-21 Ind Tech Res Inst Spread spectrum clock generating appartus
US7970042B2 (en) * 2008-01-11 2011-06-28 Lexmark International, Inc. Spread spectrum clock interoperability control and inspection circuit
JP5381001B2 (ja) * 2008-10-16 2014-01-08 富士通セミコンダクター株式会社 半導体集積回路及び半導体集積回路の試験方法
TWI376877B (en) * 2008-12-26 2012-11-11 Ind Tech Res Inst Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
US8171332B2 (en) * 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
JP5326911B2 (ja) * 2009-07-30 2013-10-30 株式会社リコー スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
EP2333957B1 (en) * 2009-12-04 2015-01-28 Nxp B.V. A clock signal generator
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same
KR102511077B1 (ko) 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079519A (en) 1991-02-14 1992-01-07 Notorola, Inc. Digital phase lock loop for a gate array
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5488627A (en) 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5610955A (en) 1995-11-28 1997-03-11 Microclock, Inc. Circuit for generating a spread spectrum clock
US5736893A (en) 1996-01-29 1998-04-07 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
US5757338A (en) 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
US5943382A (en) 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
US5771264A (en) 1996-08-29 1998-06-23 Altera Corporation Digital delay lock loop for clock signal frequency multiplication
US6006008A (en) 1997-05-29 1999-12-21 Lexmark International, Inc. Motor drive system controlled by a phase accumulator and method therefor
US6046646A (en) 1997-06-13 2000-04-04 Lo; Pedro W. Modulation of a phase locked loop for spreading the spectrum of an output clock signal
US6294936B1 (en) * 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US6167103A (en) * 1998-10-08 2000-12-26 Lexmark International, Inc. Variable spread spectrum clock
US6175259B1 (en) * 1999-02-09 2001-01-16 Cypress Semiconductor Corp. Clock generator with programmable two-tone modulation for EMI reduction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055442A (zh) * 2007-11-01 2011-05-11 钰创科技股份有限公司 全频率宽度的多重相位延迟锁定回路锁定频率的方法
CN111038104A (zh) * 2019-09-28 2020-04-21 森大（深圳）技术有限公司 喷头异常检测方法、装置、设备及存储介质
CN111038104B (zh) * 2019-09-28 2021-04-27 森大（深圳）技术有限公司 喷头异常检测方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2002025806A1 (en) 2002-03-28
DE60143445D1 (de) 2010-12-23
KR100744663B1 (ko) 2007-08-06
AU2001292812A1 (en) 2002-04-02
US6404834B1 (en) 2002-06-11
EP1329019A4 (en) 2004-09-15
JP2004509421A (ja) 2004-03-25
CN100399698C (zh) 2008-07-02
KR20030081307A (ko) 2003-10-17
EP1329019A1 (en) 2003-07-23
EP1329019B1 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
CN1471756A (zh) 分段频谱时钟发生器装置以及使用该装置的方法
CN1175571C (zh) 延迟电路、时钟生成电路及相位同步电路
US5736893A (en) Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
EP1248394B1 (en) Oscillator with noise reduction function, writing device and method of controlling the writing device
CN1504988A (zh) 能够减少电磁干扰的液晶显示驱动定标器
US9397647B2 (en) Clock spurs reduction technique
CN1168212C (zh) 频率测量电路
CN1251411C (zh) 锁相环电路、时钟生成电路和时钟生成方法
CN1377519A (zh) 自动补偿扩频时钟发生器的方法与装置
CN1700590A (zh) 宽带信号产生器,测量装置,信号产生和分析方法
US7742552B1 (en) Spread spectrum clock generator with controlled delay elements
CN1883116A (zh) 可变延迟电路
JP2004153637A (ja) クロック生成装置
CN1286272C (zh) 振荡器
CN1879305A (zh) 波形生成方法、雷达装置及雷达装置用振荡装置
CN1574642A (zh) 频谱扩展时钟发生装置
EP2775620A2 (en) Clock signal generating circuit, and clock signal generating method of clock signal generating circuit
CN101039109A (zh) 频谱扩展时钟控制装置及频谱扩展时钟发生装置
US7760119B2 (en) Waveform generator and test apparatus
CN1418009A (zh) 以频率扩散时钟为基准处理输入图像信号的图像处理装置
CN1688889A (zh) 具有自动范围设定功能的脉冲宽度测量装置
US20230118223A1 (en) Circuit, chip and semiconductor device
CN1802570A (zh) 测试装置
EP1376531B1 (en) Electronic apparatus with reduced electromagnetic interference noise
CN1244820C (zh) 基于事件的半导体测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080702

CX01 Expiry of patent term