CN1436402A - 在一个集成电路中产生一个时钟的校准装置和方法 - Google Patents

在一个集成电路中产生一个时钟的校准装置和方法 Download PDF

Info

Publication number
CN1436402A
CN1436402A CN01811235A CN01811235A CN1436402A CN 1436402 A CN1436402 A CN 1436402A CN 01811235 A CN01811235 A CN 01811235A CN 01811235 A CN01811235 A CN 01811235A CN 1436402 A CN1436402 A CN 1436402A
Authority
CN
China
Prior art keywords
clock
oscillator
internal clocking
active state
calibrating installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01811235A
Other languages
English (en)
Inventor
C·克兰滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1436402A publication Critical patent/CN1436402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electric Clocks (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

在一个集成电路中产生一个时钟的校准装置和方法。为了在一个集成电路中产生一个精确的频率标准(5),需要在某个时间间隔启动一个参照振荡器(6)和校堆局部振荡器(2)。为实现这个目的,一个校准电路(8)被提供,其决定内部时钟(3)和参照时钟(7)之间的时钟比率。被决定的时钟比率被用来为一个分频器(4)进行编程。本发明特别适合在移动射频装置中使用。

Description

在一个集成电路中产生一个时钟的校准装置和方法
技术领域
本发明涉及为设置在一个集成电路中的一个振荡器所提供的一种校准装置和一种校准方法。具体而言,本发明涉及射频场应用的一种频率标准,该标准能在依照本发明的校准装置的帮助下得到实施。
背景技术
许多应用都需要一个在关机状态或待机状态中进行高精确度运行的频率标准。举例来说,这种频率标准能被用在具有一个射频介面的装置中,以便在待机模式中维持两个装置之间的同步。
典型情况下,具有一个射频介面的装置有一个高频晶体振荡器(举例来说,具有一个13MHz的频率)。然而,这个晶体振荡器只是在接通状态中才是有源的;在待机状态中,高频晶体振荡器是关闭的。
为了在关机状态中或在待机状态中维持频率标准的运行,已知的解决方案提供了一个永久有源的第二晶体振荡器。对于这个晶体振荡器,其典型使用一种具有32千赫或32.768千赫自然频率的值守振荡器。值守晶体的特点是低能耗,且因此特别适合在待机状态中使用。这种解决方案的不利因素是必须提供两个晶体振荡器。
发明内容
本发明的一个目标是为一种精确频率标准的实施例提供一种适当的校准装置,其构造便宜且节省空间。本发明的另一个目标是提供一种适当的校准方法。
这些目标的取得可以通过依照权力要求1在一个集成电路中产生一个时钟的校准装置,也可以通过依照权力要求16的一个校准方法来实施。
在依照本发明的校准装置中,只提供一个不时得到激活的参照振荡器。这个参照振荡器是上述的高频晶体振荡器。这个参照振荡器被用来时集成电路中的时钟产生方式进行校正,该电路永久产生一个内部时钟和必需的目标时钟。这些时钟产生方式代表了真实的频率标准,通过用参照振荡器重复校准,可以保证必需的准确度。
校准本身的运行需要一个校准电路的帮助,该电路同时具有一个由频率标准产生的内部时钟和晶体振荡器的参照时钟。校准电路决定内部时钟和参照时钟之间的时钟比率,而且依照所发现的时钟比率影响目标时钟,以便确定目标时钟必需的频率准确度。
这个解决方案的优势在于,可以省略第二个永久有源的值守晶体振荡器,且不需要重新设置。这在一方面减少了必需元件的数目,这就是为什么依照本发明的频率标准能以便宜的方式得到构造。另一方面,需要的空间比较少,这在移动射频场应用中尤其重要,举例来说,在GSM移动电话情况下。
依照本发明的一个有利实施例,产生一个时钟的方法包含一个位于集成电路内的局部振荡器,其产生内部时钟和目标时钟,且内部时钟与目标时钟相同。在本发明这个实施成本低廉的简单实施例中,内部时钟没有受到分频的限制,相反可以被直接用作目标时钟。
依照本发明的另外一个有利实施例,产生一个时钟的方法包含一个位于集成电路内,且产生内部时钟的局部振荡器,以及一个同样位于集成电路中,且把内部时钟转换成目标时钟的分频器-在本发明的这个实施例中,局部振荡器产生一个高频内部时钟,该时钟然后经由一个分频器转换成低频目标时钟。这个解决方案允许所需目标时钟的产生具有较高的精确度。
影响目标时钟的方法可以藉由使用一个可编程的分频器来实现。这种可编程的分频器允许目标时钟参照校准电路决定的时钟比率得到调整。在可编程的分频器得到重新编程的时候,目标频率精确地在瞬间得到改变。由于分频的提供是数字式的,所以目标频率输出能得到非常精确的调整。在本发明的这个实施例中,振荡器没有受到影响,因此可以避免瞬变过程。
下列做法是有利的:即一个数字式分数分频器被用作可编程的分频器。一个分数分频器可以被用来进行一个在分数范围内正确的分频,而且因此目标频率输出能经由这种分频器得到非常精确的设定。
影响目标时钟的方法也能藉由使用一个可调谐的局部振荡器来实现。产生出来的内部时钟能藉由改变电阻器及/或电容器及/或控制电压或控制电流来受到影响。因为目标时钟要么与内部时钟是同一的,要么是经由分频而由后者产生的,所以产生的目标时钟能受到这个方法的影响。这允许目标时钟参照校准电路决定的时钟比率得到调整。
这个模拟实施例的建造成本非常小,可以对产生的目标时钟进行连续变化,且能代表一种代替数字式分频器的替代应用。
下列做法是有利的:即参照振荡器按照周期性间隔从无源状态变化到有源状态,并相反从有源状态进入无源状态。因此,局部振荡器在规则的间隔内得到校准,而且所需目标时钟产生的目标时钟偏差也能在狭窄的允许限变内发生变化。
依照本发明的另一个实施例,提供一个外部定时器,其控制参照振荡器从无源状态到有源状态的过渡,且相反从有源状态向无源状态过渡。这表现了在规则的间隔内启动参照振荡器且开始局部振荡器校准的最简单可能方法。外部定时器也可以处理其他的控制过程,以便附加的装配开支变成相对内容。
下列做法是有利的:即使用被产生的目标时钟本身来控制参照振荡器从无源状态到有源状态的过渡,且相反从有源状态进入无源状态。如果被产生的目标时钟被用来控制校准周期,只需要使用一个简单的附加计数器芯片,而不是一个完全的定时器电路。因此,用目标时钟来控制校准周期允许一简单的、节省费用的解决方案,其组件开支也很少。
下列做法是有利的:即参照振荡器从无源状态到有源状态的过渡,和相反从有源状态向无源状态的过渡与整个系统的开启和关闭是同步的。在射频场中的许多应用中,必需在规则的间隔内开启射频装置,并和基站建立连接。举例来说,这适用于依照GSM标准的基站与移动装置之间的连结。下列做法是有利的:即在这种系统中通过关闭整个系统来耦合校准过程。
依照本发明的另一个有利实施例,参照时钟,而不是内部时钟,被用来在参照振荡器处于有源状态期间产生目标时钟。在校准期间,因此可以从活跃的,精确-频率晶体振荡器中获得目标时钟。下列做法尤其有利:局部振荡器的扰动一定会在校准过程期间出现。
下列做法是有利的:尤其是当校准过程与整个系统的开启和关闭保持同步时,可以在校准过程期间从参照振荡器获得目标时钟,因为通过开启和关闭过程,参照振荡器的扰动程度比局部振荡器的扰动要小。
举例来说,开启和关闭功率放大器可以在GSM移动电话中传送模式,这导致局部振荡器的扰动,因为在一方面,供给电压降低,而另一方面,出现了射频干扰。
依照本发明的一个进一步有利实施例,参照振荡器从无源状态到有源状态的过渡由一个外部干扰讯号启动。独立于校准过程之外的是,在一个扰动出现时,从参照振荡器中可以得到目标时钟。虽然扰动影响局部振荡器,但是一个稳定的频率标准仍然可以得到保证。
推荐做法是,提供一个晶体振荡器作为参照振荡器,因为和振动晶体具有高频精确度和稳定度。
下列做法是有利的:即重复地在内部时钟和参照时钟之间决定时钟比率。其方式是经由校准电路,直到结果在本质上保持不变。如果局部振荡器产生一个不规则的内部时钟,举例来说,因为温度偏差,或因为供给电压的波动,继续测量直到到达一个均衡状态。
本发明特别适合用于传送且接收数据的装置。下列做法非常重要,特别在移动射频装置中,举例来说,移动电话,即装置能在具备很少组件的情况下运行,且能具有较小的构造。
具体而言,依照本发明的校准方法可以在一个集成电路中产生一个时钟,这个方法提供的优势是,参照振荡器不需要永久处于有源状态中,而需要从无源状态转换到有源状态来操作校准。这就使永久有源的值守晶体成为多余的组件。
附图说明
在下文中,将结合附图显示的示范实施例更加详细地描述本发明,其中:
图1显示依照本发明的校准装置的图示概况;
图2显示发挥内部频率功能的可编程的分频器的分频比率的整数比例m;
图3显示发挥内部频率功能的可编程分频器的分频比率的分数比例n。
具体实施方式
图1显示依照本发明的一个校准装置1,经由这个装置可以实施一个精确的频率标准5,举例来说,这可以在移动射频装置中得到使用。一个局部振荡器2,其在待机模式中也保持有源,并被提供在一个集成电路中。这个局部振荡器2产生一个307.2千赫的内部时钟3,该时钟被供应到数字式可编程分频器4。
分频器4也位于集成电路中,且在待机模式中保持有源。分频器4将内部时钟3转换进入目标时钟5之内,以符合由参数m和n预定的分频比率。m指定了整数比例,且n指定了分数比例,其参照分母128,所以下列等式是正确的:
分频比率=m+n/128
在图1显示的例子中,内部时钟是307.2千赫,而被用作频率标准的目标时钟是1.6千赫。所需的分频比率可以通过参照192来分除两个的频率而获得,因此,m=192,且n=0。
因为由局部振荡器2产生的内部时钟3没有必需的长期稳定度,局部振荡器2必须在一定间隔内得到重新校准。这可以通过重建可编程的分频器4的参数m和n来实现。为了运行校准,参照振荡器6被接通,且经由振荡器晶体9产生一个参照时钟7,在显示的例子中,该时钟是13MHz。
内部时钟3和参照时钟7都被供应到在内部时钟和参照时钟之间决定时钟比率的校准电路8。为实现这个目的,参照振荡器6的时钟脉冲数目在一个特殊时段内被计算出来,其由较慢的局部振荡器2的1024时钟脉冲所决定。局部振荡器2的振荡愈慢,测定的周期就俞长,且更多参照振荡器6的时钟脉冲就可以被计算出来。举例来说,局部振荡器307.2千赫的一个频率造成一个3.33个毫秒的测定周期,而且在这个期间参照振荡器6的43333.3时钟脉冲也被计算出来。
被发现的13-MHz时钟脉冲数目与分频比率间接成比例。下面列出的程序显示可编程分频器的参数m和n如何能从13-MHz的时钟脉冲数目fcnt中获得。数字8320000从下列程式中获得 13 MHz × 1024 1.6 kHz
  fcnt=(长);(13E6/fosc*1024);

  /*参数m,n的计算,为*/

  /*可编程的分频器*/

  /*fcnt是13MHz时钟脉冲的数目,*/

  /*其在1024时钟脉冲里得到计算*/

  /*局部振荡器*/

  m=(长)8320000/fcnt;/*一积分比例
  /*分频*/

  n=(长)8320000%fcnt;/*分频剩余*/

  n=(n*128)/fcnt;/*只有最初7个比特*/

  如果(n>63)/*7比特2s补充*/

  {

  D=-(128-n);

  M++;

  }
在图2中,分频比率的整体比例m被设计为局部振荡器产生的一个频率功能。获得了一个线性关系:内部频率愈高,就一定要选择愈大的m,以便到达必需的目标时钟5。
图3显示分频比率的分数比例n,作为局部振荡器的频率(此处设计为放大比例)功能。在每种情况下,随着增加的频率能发现n的锯齿形增加,n的数值从-64增加到+63。每当相连的分频比率分数比例m增加1点,分数比例n也从n=63变成n=-64。
分频比率的分数比例n允许分频比率获得精确的调整。因此,目标时钟5能一直保持250百万分之一的精确度,其符合1.6千赫下频率误差小于0.4赫兹的要求。
在下文中,将讨论一种可能性,说明分数比例n如何能在分频中得到考虑。例子m=162,n=27将被当作一种基础来使用。这表示内部时钟3要受制于一个分频
16227/128
对分数比例的考虑在于,在每第四个{128/27=4}目标时钟的时钟周期内,内部时钟频率都被因数162和增加1的163因数相除,以便获得目标时钟频率。在此方式中,分频比率的分数比例n可以进入考虑,被统一的分配进128个分频周期。
下表举例说明这一点。在底排中,各自的分频周期被指定出来,在顶排中,相连的分频比率被指定出来。在每第四个时钟脉冲,整体比例m得到修改,108分频周期之后,m得到最后一次修改。
62  62  62  63  62  62  62  63  63  62  62  62  62  62  62
 08  09  10  11  12  13  28
原则上,如果n>63,分频比率的整体比例m会增加1点,但是每128/128-n个分频周期这个步骤会被省略。

Claims (20)

1.一种在一个集成电路中产生一个时钟的校准装置(1),其包含:
-产生一个位于集成电路内的时钟(2;4)的方法,且该方法产生一个内部时钟(3)和一个目标时钟(5);
-一种参照振荡器(6),其能在一个有源状态或一个无源状态中供应一个有源状态的参照时钟(7);
-一种校准电路(8),其与内部时钟(3)和参照时钟(7)一起得到供应,且决定在内部时钟(3)和参照时钟之间的时钟比率(7);
-参照校准电路(8)决定的时钟比率来影响目标时钟(5)的方法。
2.根据权利要求1所述的校准装置,其特征在于,用来产生一个时钟的方法包含一个位于集成电路之内的局部振荡器(2),其产生内部时钟(3)和目标时钟(5),内部时钟(3)与目标时钟(5)保持同一。
3.根据权利要求1所述的校准装置,其特征在于,用来产生一个时钟的方法包含:
-一种位于集成电路之内,且产生内部时钟(3)的局部振荡器(2),和
-一种位于集成电路之内,且把内部时钟(3)转换成目标时钟(5)的分频器(4)。
4.根据权利要求3所述的校准装置,其特征在于,用来影响目标时钟(5)的方法至少部份按下列方式实现:分频器(4)是一个可编程的分频器,目标时钟(5)输出可以参照校准电路(8)决定的时钟比率得到调整。
5.根据权利要求4所述的校准装置,其特征在于,可编程的分频器是一个数字式分数分频器。
6.根据权利要求1到5之一所述的校准装置,其特征在于,影响目标时钟(5)的方法至少部份按下列方式实现:局部振荡器(5)是一个可调谐的局部振荡器,目标时钟(5)可以藉由变动的电阻器及/或电容器及/或控制电压或控制电流参照校准电路(8)决定的时钟比率得到调整。
7.根据权利要求1到6之一所述的校准装置,其特征在于,参照振荡器(6)在周期性间隔内从无源状态变为有源状态,且相反从有源状态进入无源状态。
8.根据权利要求7所述的校准装置,其特征在于,一个外部定时器被提供,其控制参照振荡器(6)从无源状态到有源状态的过渡,且相反从有源状态进入无源状态。
9.根据权利要求7所述的校准装置,其特征在于,目标时钟(5)被用来控制参照振荡器(6)从无源状态到有源状态的过渡,且相反从有源状态进入无源状态。
10.根据权利要求1到9之一所述的校准装置,其特征在于,参照振荡器(6)从无源状态到有源状态和相反从有源状态进入无源状态的过渡与整个系统的开启和关闭是同步的。
11.根据权利要求1到10之一所述的校准装置,其特征在于,在参照振荡器(6)处于有源状态的期间内,参照时钟(7),而不是内部时钟(3),被用来产生目标时钟(5)。
12.根据权利要求11所述的校准装置,其特征在于,参照振荡器(6)从无源状态到有源状态的过渡由一个外部干扰讯号所启动。
13.根据权利要求1到12之一所述的校准装置,其特征在于,参照振荡器(6)是一个晶体振荡器(6;9)。
14.根据权利要求1到13之一所述的校准装置,其特征在于,校准电路重复地决定内部时钟(3)和参照时钟(7)之间的时钟比率,直到结果本质上保持不变。
15.一种用来传送和接收数据的装置,包含根据权利要求1到14之一所述的一种校准装置。
16.一种用来在一个集成电路(2)中产生一个时钟的校准方法,该集成电路包含用来产生一个能产生一个内部时钟(3)和一个目标时钟(5)的时钟(2;4)的方法,其特征在于下列步骤:
(a)将一个参照振荡器(6)从无源状态转变为有源状态,该参照振荡器(6)在有源状态中为集成电路供应一个参照时钟(7);
(b)决定内部时钟(3)和参照时钟(7)之间的时钟比率;
(c)参照内部时钟(3)和参照时钟(7)之间的时钟比率影响目标时钟(5)
17.根据权利要求16所述的校准方法,其特征在于,用来产生一个时钟的方法包含一个位于集成电路之内的局部振荡器(2),其产生内部时钟(3)和目标时钟(5),内部时钟(3)和目标时钟(5)保持同一。
18.根据权利要求16所述的校准方法,其特征在于,用来产生一个时钟的方法包含
-一种位于集成电路之内,且产生内部时钟(3)的局部振荡器(2),以及
-一种位于集成电路之内,且将内部时钟(3)转换进入目标时钟(5)之内的分频器(4))
19.根据权利要求18所述的校准方法,其特征在于,分频器(4)是一个可编程的分频器,且通过对分频器(4)进行编程可以影响目标时钟。
20.根据权利要求16到19之一所述的校准方法,其特征在于,局部振荡器(2)是一个可调谐的振荡器,且通过改变电阻器及/或电容器及/或控制电压或控制电流可以影响目标时钟(5)。
CN01811235A 2000-06-15 2001-05-17 在一个集成电路中产生一个时钟的校准装置和方法 Pending CN1436402A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10029421A DE10029421C2 (de) 2000-06-15 2000-06-15 Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
DE10029421.9 2000-06-15

Publications (1)

Publication Number Publication Date
CN1436402A true CN1436402A (zh) 2003-08-13

Family

ID=7645778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01811235A Pending CN1436402A (zh) 2000-06-15 2001-05-17 在一个集成电路中产生一个时钟的校准装置和方法

Country Status (6)

Country Link
US (1) US6885254B2 (zh)
EP (1) EP1295396A2 (zh)
JP (1) JP2004503977A (zh)
CN (1) CN1436402A (zh)
DE (1) DE10029421C2 (zh)
WO (1) WO2001097383A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011023030A1 (zh) * 2009-08-28 2011-03-03 炬力集成电路设计有限公司 集成电路及在集成电路中获得基准时钟的方法
CN102047561A (zh) * 2008-05-27 2011-05-04 索尼爱立信移动通讯有限公司 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法
CN102089981B (zh) * 2008-06-19 2013-09-18 密克罗奇普技术公司 内部振荡器到外部频率参考的自动同步
CN103580684A (zh) * 2012-08-07 2014-02-12 国民技术股份有限公司 一种芯片时钟信号产生电路及芯片系统

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171576B2 (en) * 2003-04-09 2007-01-30 International Business Machines Corporation Method, apparatus and program storage device for providing clocks to multiple frequency domains using a single input clock of variable frequency
DE50304150D1 (de) * 2003-09-09 2006-08-17 Infineon Technologies Ag Frequenzstabilisierung eines als niederfrequenter Taktgeber in Mobilfunkgeräten verwendeten stromgesteuerten Oszillatorschaltkreises
US20050221853A1 (en) * 2004-03-31 2005-10-06 Silvester Kelan C User authentication using a mobile phone SIM card
US20050221870A1 (en) * 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
US20060045215A1 (en) * 2004-08-31 2006-03-02 Motorola, Inc. Method and apparatus for frequency correcting a periodic signal
US7720451B2 (en) * 2004-12-03 2010-05-18 Itt Manufacturing Enterprises, Inc. Methods and apparatus for calibrating oscillators in a receiver
DE102005020349B4 (de) * 2005-05-02 2007-05-03 Prof. Dr. Horst Ziegler und Partner GbR (vertretungsberechtigter Gesellschafter: Prof. Dr. Horst Ziegler 33100 Paderborn) Verbrauchserfassungssystem
US7890787B2 (en) * 2005-06-17 2011-02-15 Analog Devices, Inc. Microprocessor programmable clock calibration system and method
TW200741723A (en) * 2006-04-21 2007-11-01 Holtek Semiconductor Inc Method for calibrating parameter of integrated circuit
US8077012B2 (en) * 2006-06-16 2011-12-13 Intelleflex Corporation RFID device with first clock for data acquisition and/or calibration of second clock
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
US8170165B2 (en) * 2007-12-05 2012-05-01 Agere Systems Inc. Clock calibration in sleep mode
US7791418B2 (en) * 2007-12-20 2010-09-07 Pentad Design, Llc Systems and methods for compensating for variations of the output of a real-time clock
FR2935075B1 (fr) 2008-08-14 2010-09-10 Thales Sa Oscillateur a quartz a precision elevee et de faible consommation
US20100085096A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Energy-efficient clock system
US20100303185A1 (en) * 2009-06-02 2010-12-02 Jacobus Cornelis Haartsen Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices
GB201100986D0 (en) 2011-01-20 2011-03-09 Nordic Semiconductor Asa Low power oscillator
US8924765B2 (en) 2011-07-03 2014-12-30 Ambiq Micro, Inc. Method and apparatus for low jitter distributed clock calibration
US9170602B1 (en) * 2012-06-28 2015-10-27 Emc Corporation Calibrating a high-speed clock signal generated using a processor internal to the electronic authentication device without using a crystal oscillator
US20140004887A1 (en) 2012-06-29 2014-01-02 Qualcomm Incorporated Crystal oscillator calibration
US9484940B2 (en) 2013-01-25 2016-11-01 Medtronic, Inc. Using high frequency crystal from external module to trim real time clock
US8805505B1 (en) 2013-01-25 2014-08-12 Medtronic, Inc. Using telemetry downlink for real time clock calibration
DE102013111884A1 (de) * 2013-10-29 2015-04-30 Intel IP Corporation Vorrichtung und Verfahren zum Erzeugen eines Oszillatorsignals
CN104467755B (zh) * 2014-11-04 2017-05-24 中国科学院微电子研究所 一种利用射频接收通路对集成可调时钟进行校准的方法
JP6155436B1 (ja) * 2016-10-11 2017-07-05 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP2018152801A (ja) * 2017-03-14 2018-09-27 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP6350955B1 (ja) * 2017-03-14 2018-07-04 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658406A (en) * 1985-08-12 1987-04-14 Andreas Pappas Digital frequency divider or synthesizer and applications thereof
DE3831903A1 (de) * 1988-09-20 1990-03-29 Standard Elektrik Lorenz Ag Multiplexer/demultiplexer fuer ein datenuebertragungssystem
JP3125301B2 (ja) 1990-11-05 2001-01-15 ソニー株式会社 無線通信装置
SE501190C2 (sv) 1993-04-28 1994-12-05 Ellemtel Utvecklings Ab Digitalt styrd kristalloscillator
FR2737626B1 (fr) 1995-07-31 1997-09-05 Sgs Thomson Microelectronics Dispositif et procede pour regler la frequence d'accord d'un demodulateur pll
US5789969A (en) * 1996-03-15 1998-08-04 Adaptec, Inc. Digital delay circuit and method
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
JPH10190568A (ja) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 無線受信装置
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
DE69823162T2 (de) * 1998-02-26 2004-08-26 Motorola Semiconducteurs S.A. Energiesparanordnung für ein elektronisches tragbares Gerät

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047561A (zh) * 2008-05-27 2011-05-04 索尼爱立信移动通讯有限公司 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法
CN102047561B (zh) * 2008-05-27 2013-05-15 索尼爱立信移动通讯有限公司 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法
CN102089981B (zh) * 2008-06-19 2013-09-18 密克罗奇普技术公司 内部振荡器到外部频率参考的自动同步
WO2011023030A1 (zh) * 2009-08-28 2011-03-03 炬力集成电路设计有限公司 集成电路及在集成电路中获得基准时钟的方法
CN103580684A (zh) * 2012-08-07 2014-02-12 国民技术股份有限公司 一种芯片时钟信号产生电路及芯片系统
CN103580684B (zh) * 2012-08-07 2017-07-14 国民技术股份有限公司 一种芯片时钟信号产生电路及芯片系统

Also Published As

Publication number Publication date
EP1295396A2 (de) 2003-03-26
JP2004503977A (ja) 2004-02-05
DE10029421C2 (de) 2002-07-11
WO2001097383A2 (de) 2001-12-20
DE10029421A1 (de) 2002-01-03
US20030095008A1 (en) 2003-05-22
WO2001097383A3 (de) 2002-06-27
US6885254B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
CN1436402A (zh) 在一个集成电路中产生一个时钟的校准装置和方法
US8471619B2 (en) Circuit and method for generating a clock signal
US5416435A (en) Time measurement system
US7679463B2 (en) Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
US7548125B2 (en) Frequency calibration for a monolithic clock generator and timing/frequency reference
US6734741B2 (en) Frequency synthesizer with digitally-controlled oscillator
US7421251B2 (en) Precise frequency generation for low duty cycle transceivers using a single crystal oscillator
US6973400B2 (en) System and method for oscillator self-calibration using AC line frequency
CN100456858C (zh) 终端中的时间误差补偿装置及方法
KR100782796B1 (ko) 발진 주파수의 조정이 가능한 rc 발진회로와 그 발진방법
CN101194416A (zh) 用于单片时钟发生器及定时/频率参考的频率控制器
US8344814B2 (en) Circuit and method for generating a clock signal
CN1052083C (zh) 电子表的时间校正
CN1190897C (zh) 使用校准装置的振荡器
CN1334989A (zh) 无线设备频率产生方法和系统
US7006589B2 (en) Frequency synthesizer with phase restart
CN1211354A (zh) 晶体振荡器的温度补偿电路及其方法
CN101023576B (zh) 可控制线性频率的压控型压电振荡器
CN112422126B (zh) 一种时钟校准电路
CN116961625A (zh) 时钟校准电路
CN201113979Y (zh) 高频高精度锁相恒温晶体振荡器
CN114489239B (zh) 动态校准实时时钟的方法及装置
WO2001033249A2 (en) Radio calibration by correcting the crystal oscillator frequency
CN117220668A (zh) 一种tdoa基站设备中参考vcxo在线自校准方法
CN116540517A (zh) 一种计时校准方法、芯片计时系统及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication