JP6350955B1 - 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 - Google Patents
高精度周波数同期が可能な間欠処理型、間欠信号生成装置 Download PDFInfo
- Publication number
- JP6350955B1 JP6350955B1 JP2017049255A JP2017049255A JP6350955B1 JP 6350955 B1 JP6350955 B1 JP 6350955B1 JP 2017049255 A JP2017049255 A JP 2017049255A JP 2017049255 A JP2017049255 A JP 2017049255A JP 6350955 B1 JP6350955 B1 JP 6350955B1
- Authority
- JP
- Japan
- Prior art keywords
- information
- division ratio
- frequency
- intermittent
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に1個搭載の条件で高精度間欠信号を生成し、装置の低コスト化と長期安定稼働を実現する。
【解決手段】間欠時間長計測回路部5330は間欠時間長を第1クロック周波数kよりも高速高精度な第2クロック周波数fを用いて計測する。分周比変換回路部1340は計測結果nを時間積分および分周比情報に変換し高精度分周比情報pを得る。分周比情報展開回路部5380は高精度分周比情報pを元に時間軸上で待機時間の分周比を動的制御可能な分周比情報mを得る。間欠信号生成回路部5320は間欠時間を間欠時間制御情報k0により固定又は可変分周、待機時間を分周比情報mにより可変分周することで高精度間欠信号を得る。
【選択図】図14
【解決手段】間欠時間長計測回路部5330は間欠時間長を第1クロック周波数kよりも高速高精度な第2クロック周波数fを用いて計測する。分周比変換回路部1340は計測結果nを時間積分および分周比情報に変換し高精度分周比情報pを得る。分周比情報展開回路部5380は高精度分周比情報pを元に時間軸上で待機時間の分周比を動的制御可能な分周比情報mを得る。間欠信号生成回路部5320は間欠時間を間欠時間制御情報k0により固定又は可変分周、待機時間を分周比情報mにより可変分周することで高精度間欠信号を得る。
【選択図】図14
Description
本発明はデータ通信の高精度周波数同期分野であり、より具体的には、無線通信機能を搭載した検針装置等において、間欠処理型で、高精度周波数同期が可能な間欠信号生成装置に関する。
(国内優先権主張)
本発明は、先に出願した特願2016−199664の改良発明である。
具体的には、特願2016−199664の発明では、後述するように、間欠時間の生成を固定の分周比としていたため、第1クロック周波数の変動により、間欠時間長が大きく変動を受けていた。
システムによっては、この変動幅が許容できない場合があり、本発明では、間欠時間長の生成を固定分周比でなく固定又は可変分周比とすることで、システムにより最適な間欠信号生成を可能とする。
以上から、本発明では、先に出願した特願2016−199664を国内優先権主張するものである。
本発明は、先に出願した特願2016−199664の改良発明である。
具体的には、特願2016−199664の発明では、後述するように、間欠時間の生成を固定の分周比としていたため、第1クロック周波数の変動により、間欠時間長が大きく変動を受けていた。
システムによっては、この変動幅が許容できない場合があり、本発明では、間欠時間長の生成を固定分周比でなく固定又は可変分周比とすることで、システムにより最適な間欠信号生成を可能とする。
以上から、本発明では、先に出願した特願2016−199664を国内優先権主張するものである。
尚、先に出願明細書の中で一部、誤植があり、本発明では、該当部分に修正を加えている。具体的には、図10のパラメータt1を先の出願では19,902としていたが、これを19,952に修正、また、分周比情報mの範囲を先の出願では11,902〜27,902としていたが、11,952〜27,952に修正している。その他の図面は同一内容となっている。これらは設計事項であり、単純な計算ミスによるものである。新たな発明を創出しているものではない。
検針等を目的として、省電力で長期間稼働することを目的とした検針装置等が知られている。これらの装置では、以下に示すように、水晶振動子を用い、対象回路部を間欠制御することで、装置の低消費電力化を実現している。
例えば、特許文献1では、水晶振動子を用い、リアルタイムクロックを生成し、生成したクロック信号を基に、間欠制御による装置の低消費電力化を実現している。(特許文献1の図1、段落番号10を参照)
また、特許文献2でも、水晶振動子を用い、間欠信号を生成し、間欠信号を基に検針等での省電力化を実現している。(特許文献2の図1、図4、段落番号15と22を参照)
以上に示すように、従来例では、対象回路部の正確な稼働時間制御を行うため、高精度の高価な水晶振動子を搭載し、装置の低消費電力化と長期安定稼働を実現していた。
また、装置によっては、累計稼働時間の監視が必要な装置もあり、このような装置では、リアルタイムクロックによる稼働時間監視も行っていた。
さらに、これらの検針装置等では、上位システムとの通信のため、無線又は有線による通信機能を搭載していることが多い。
さらに、これらの検針装置等では、上位システムとの通信のため、無線又は有線による通信機能を搭載していることが多い。
実際問題、特許文献1および特許文献2にも、上位システムとの通信のため、無線送受信部が記載されている。これらの無線送受信部においては、一般的に無線通信用に高精度の発振回路が必要であり、例えば、無線送信部、無線受信部、制御部等において、水晶発振回路部を搭載していることが多い。
即ち、従来例では、1台の装置に複数の高価な水晶発振回路部を搭載しているのが一般的であり、装置のコストアップ要因となっていた。
即ち、従来例では、1台の装置に複数の高価な水晶発振回路部を搭載しているのが一般的であり、装置のコストアップ要因となっていた。
特許文献3では、伝送速度可変に対応したクロック再生回路において、タイミング周波数が変化してもタイミング周波数に同期し、かつ、一定の周波数のサンプリングクロックを再生する技術が記載(特許文献3の図1および段落番号12を参照)されているが、一般的なフィードバック系による制御であり、本発明のような、後述するフィードバック系およびフィードフォワード系による同期技術は記載されていない。
本発明では、上記課題を解決するため、無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に1個搭載の条件で高精度間欠信号を生成し、装置の低コスト化と長期安定稼働を実現することにある。
間欠信号生成の解決手段としては、間欠時間を固定分周、待機時間を可変分周とする第1の解決手段と、間欠時間および待機時間の両方を可変分周とする第2の解決手段が上げられる。
第1の解決手段は、本発明の先の出願(特願2016−199664)の発明内容であり、第2の解決手段は、先の出願をベースに、本発明により、新たに追加した解決手段である。
まず、以下に第1の解決手段の4つの解決手段を示す。
第1の解決手段は、本発明の先の出願(特願2016−199664)の発明内容であり、第2の解決手段は、先の出願をベースに、本発明により、新たに追加した解決手段である。
まず、以下に第1の解決手段の4つの解決手段を示す。
第1クロック周波数を生成可能な第1クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第1クロック周波数を固定分周比で生成し、前記待機時間は前記第1クロック周波数を可変分周比で生成する間欠信号生成回路部と、
前記第1クロック周波数よりも高速高精度の第2クロック周波数を生成可能な第2クロック発振回路部と
前記間欠時間の時間長を前記第2クロック周波数で計測可能な間欠時間長計測回路部と、前記間欠時間長計測回路部での計測結果を、前記間欠信号生成回路に供給することで前記間欠信号を生成する間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置。
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第1クロック周波数を固定分周比で生成し、前記待機時間は前記第1クロック周波数を可変分周比で生成する間欠信号生成回路部と、
前記第1クロック周波数よりも高速高精度の第2クロック周波数を生成可能な第2クロック発振回路部と
前記間欠時間の時間長を前記第2クロック周波数で計測可能な間欠時間長計測回路部と、前記間欠時間長計測回路部での計測結果を、前記間欠信号生成回路に供給することで前記間欠信号を生成する間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置。
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第1クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記記載の間欠信号生成装置。
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記記載の間欠信号生成装置。
前記分周比変換回路部は、前記第1クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第1クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記記載の間欠信号生成装置。
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記記載の間欠信号生成装置。
次に、以下に第2の解決手段の5つの解決手段を示す。
第1クロック周波数を生成可能な第1クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第1クロック周波数を第1の可変分周比で生成し、前記待機時間は前記第1クロック周波数を前記第1の可変分周比とは異なる第2の可変分周比で生成する間欠信号生成回路部と、
前記第1クロック周波数よりも高速高精度の第2クロック周波数を生成可能な第2クロック発振回路部と、
前記間欠時間の時間長を前記第2クロック周波数で計測し、前記第1の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第2の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第1クロック周波数を第1の可変分周比で生成し、前記待機時間は前記第1クロック周波数を前記第1の可変分周比とは異なる第2の可変分周比で生成する間欠信号生成回路部と、
前記第1クロック周波数よりも高速高精度の第2クロック周波数を生成可能な第2クロック発振回路部と、
前記間欠時間の時間長を前記第2クロック周波数で計測し、前記第1の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第2の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第1クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記に記載の間欠信号生成装置。
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記に記載の間欠信号生成装置。
前記分周比変換回路部は、前記第1クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第1クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記に記載の間欠信号生成装置。
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記に記載の間欠信号生成装置。
前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の領域判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第1の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第1の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、前記に記載の間欠信号生成装置。
前記第1の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第1の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、前記に記載の間欠信号生成装置。
本発明では、無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に1個搭載の条件下で、かつ、間欠処理型で、安価/高精度/低消費の間欠信号を生成できるため、装置の低コスト化を実現できると共に、間欠制御並びに稼働時間監視の長期安定稼働を実現できる。
以下、実施の形態の間欠信号生成装置を、図面を参照して詳細に説明する。以降では大きく、第1の解決手段(前半)、第2の解決手段(後半)に分けて説明している。
<第1の解決手段:第1−1段階:システム構成図、基本タイムチャート>
図1は、実施の形態1〜4及び、実施の形態11〜14のシステム構成図を示す図である。
図1の間欠信号生成装置1000(例えば、本発明では検針装置等)は、電池部1100、電源制御部1200、CPU(中央処理装置:Central Processing Unit)部1300、無線送受信部1400、DTE−IF(データ端末装置インタフェース:Data Terminal Equipment−InterFace)部1600、変動要因1500、から構成されている。
図1は、実施の形態1〜4及び、実施の形態11〜14のシステム構成図を示す図である。
図1の間欠信号生成装置1000(例えば、本発明では検針装置等)は、電池部1100、電源制御部1200、CPU(中央処理装置:Central Processing Unit)部1300、無線送受信部1400、DTE−IF(データ端末装置インタフェース:Data Terminal Equipment−InterFace)部1600、変動要因1500、から構成されている。
電池部1100は、電源制御部1200に電源を供給し、電源制御部1200は、CPU部1300に電源を供給すると共に、CPU部1300の指示に従い、例えば、無線送受信部1400への電源供給を制御する。電池部1100の電池容量は、例えば、3V(ボルト)のリチウムイオン電池であり、例えば、2400mAh(ミリアンペアアワー)の電池であり、検針装置等においては、システムの要求仕様に従い、1個または2個の電池を搭載している。
CPU部1300は、電源制御部1200より、必要な電源供給を受け、上位システムと無線送受信部1400と無線信号(図示せず)で接続を行い、また、下位システムであるDTEとDTE−IF部1600経由で接続を行い、上位/下位システム間で各種情報のやりとりを行うと共に、無線送受信部1400及びDTE−IF部1600の間欠制御を行い、検針装置等の長期安定稼働を実現している。
図2は、実施の形態1〜4及び、実施の形態11〜14の間欠信号タイムチャートを説明する図である。CPU部1300は、実施の形態1〜4及び、実施の形態11〜14の間欠信号タイムチャート2000を生成する。具体的には、CPU部1300は、間欠信号2100、待機信号2200、を生成し、約2秒となる間欠制御周期2310の繰り返しで、間欠信号を生成する。これに応じて、無線送受信部1400は、間欠処理2130を行い、その後、待機時間2230で待機する。CPU部1300は、約2秒となる間欠制御周期2330で、これらの間欠制御を行い、検針装置等の長期安定稼働を実現する。尚、間欠信号2100は例えば約4.8ms(ミリセカンド)、間欠処理時間2130は例えば約6ms、約2秒の間欠制御周期2310及び2330は例えば約2秒、となっているが、これらの値は、個々のシステムの要求仕様に従い、時間長は最適化される。
<第1−2段階:システム要求仕様の明確化>
検針装置等での発振周波数精度に対する要求仕様であるが、これには、無線送受信部での無線通信に対する要求仕様と、装置の実運用面での間欠時間制御ならびに稼働時間監視に伴う要求仕様と、大きく2種類の要求仕様がある。
検針装置等での発振周波数精度に対する要求仕様であるが、これには、無線送受信部での無線通信に対する要求仕様と、装置の実運用面での間欠時間制御ならびに稼働時間監視に伴う要求仕様と、大きく2種類の要求仕様がある。
第1の無線通信に対する要求仕様に関しては、例えば、検針装置等に用いられる特定小電力無線局においては、日本国内の標準仕様書「特定小電力無線局400MHz(メガヘルツ)帯及び1,200MHz帯テレメータ用、テレコントロール用及びデータ伝送用無線設備ARIB STD−T67(Association of Radio Industries and Businesses Standard−T67:一般社団法人電波産業会 標準規格T−67)1.3版 平成19年9月26日改定」に詳細に記載されている。無線送受信部の主要仕様は、これらの標準仕様に準拠している。
詳細は割愛するが、無線送受信部の発振周波数精度に関係する主な仕様は例えば、以下に示すとおりである。
□電波の周波数 :400MHz帯、1,200MHz帯
□チャネル間隔 :12.5kHz(キロヘルツ)
□占有周波数帯幅 :8.5kHz以下
□局部発振器の周波数変動:±4.0ppm以下(ピーピーエム)
□データ通信速度 :2400bps(bit per second)
又は3200bps
□電波の周波数 :400MHz帯、1,200MHz帯
□チャネル間隔 :12.5kHz(キロヘルツ)
□占有周波数帯幅 :8.5kHz以下
□局部発振器の周波数変動:±4.0ppm以下(ピーピーエム)
□データ通信速度 :2400bps(bit per second)
又は3200bps
また、装置の実運用面での間欠時間制御ならびに稼働時間監視に伴う要求仕様は、対象システムの顧客仕様による。例えば、システムの周波数精度として、累計稼働時間監視に月差±約5分を要求するシステムにおいては、月差±5分=5分/(24時間*60分*365日/12ケ月)=約±114ppm(part per million)、即ち、装置仕様としては、マージンを見込み、約±100ppm以下程度の時間精度を要求している。
従って、検針装置等においては、無線通信用の例えば、400MHz帯または1,200MHz帯の高速高精度クロック(±4ppm以下)と、間欠時間制御並びに運用時間の稼働時間監視における、例えば数10kHz程度の低速高精度クロック(±100ppm以下)の2種類のクロック信号精度が要求されている。
さらに、検針装置等におけるシステム要求仕様としては、上記以外に、検針装置等に電池1個または2個搭載の条件下で、「累計稼働時間10年以上を確保」という条件がある。このため、検針装置等においては、間欠制御による低消費電力化も必須要件となる。
<第1−3段階:デバイス要求仕様の明確化>
検針装置等の実現にあたっては、専用のフルカスタムLSI(大規模集積回路:Large Scale Integration)の開発によるアプローチと、汎用の1チップCPUを適用するアプローチと2種類が考えられるが、ここでは、安価な汎用の1チップCPUを使用しての実現案を検討することとする。
検針装置等の実現にあたっては、専用のフルカスタムLSI(大規模集積回路:Large Scale Integration)の開発によるアプローチと、汎用の1チップCPUを適用するアプローチと2種類が考えられるが、ここでは、安価な汎用の1チップCPUを使用しての実現案を検討することとする。
現在、入手可能な市販の汎用1チップCPUの仕様は、例えば、以下に示す仕様がある。以下は、特に、電池駆動の低消費電力システム用に開発されたCPUの仕様である。
□動作クロック :以下、3種類を選択使用可
高速高精度クロック :最大8MHz以下 (CPUに外部クロックを供給)
低速高精度クロック :32.768kHz(CPUに水晶振動子を外付け)
低速低精度クロック :約10kHz (CPU内部クロックを使用)
□間欠処理時消費電流 :約270μA(マイクロアンペア)/MHz
□待機時消費電流 :約1.2μA
□動作クロック :以下、3種類を選択使用可
高速高精度クロック :最大8MHz以下 (CPUに外部クロックを供給)
低速高精度クロック :32.768kHz(CPUに水晶振動子を外付け)
低速低精度クロック :約10kHz (CPU内部クロックを使用)
□間欠処理時消費電流 :約270μA(マイクロアンペア)/MHz
□待機時消費電流 :約1.2μA
以上から、装置に適用するデバイスが決定した場合に、具体的にどのクロックを選択し、どのように装置を最適化するかは、本発明の重要なポイントの一つとなる。
<第1−4段階:CPUデバイスクロックの選択最適化>
検針装置等の主要デバイスである、CPUデバイスが決定した場合、次に重要となるのは、具体的にどのクロックをどのように使用するかである。CPUクロックの選択肢には以下3種ある。
検針装置等の主要デバイスである、CPUデバイスが決定した場合、次に重要となるのは、具体的にどのクロックをどのように使用するかである。CPUクロックの選択肢には以下3種ある。
図3は、実施の形態1〜4及び、実施の形態11〜14における選択肢、比較表を説明したものである。
第1に、高速高精度クロックを選択した場合には、項3100の第1項、第4項に示すように、間欠時の処理能力/精度/コスト面では問題はないが、CPUを常時高速で動作させるため、待機時間の消費電力が問題となる。例えば、8MHzで動作させた場合であるが、消費電流は、約270μA/MHz*8MHzとなり、常時2,160μAの電流が流れることとなり、従って、装置として、長期安定稼働は不可となる。装置としては、何らかの間欠制御が必須となる。
第2に、低速高精度クロックを使用の場合であるが、項3100の第2項、第5項に示すように、低速のため、待機時の消費電力は問題とならないが、高精度を確保するため、CPU外部に高価な水晶振動子を付加する必要があり、従って、コスト的に不可となる。
第3に、低速低精度クロックを適用する場合であるが、項3100の第3項、第6項に示すように、低速のため消費電力の問題はなく、また、この選択肢では、CPU外部に高価な水晶振動子も付加する必要がないため、コスト的にも問題はない。しかしながら、精度面では、低速低精度クロックは、±400,000ppmのバラツキがあり、要求精度±100ppmに対し、4,000倍の精度劣化であり、精度面で全く適用は不可である。実際問題、デバイス仕様にも、高精度が要求されるシステムでは、低速低精度クロックは使用せず、水晶振動子を外付けとし対応する旨が使い方として、推奨されている。
以上、図3に示すように、間欠時は、高速高精度クロックの使用で問題はないが、待機時には、全ての選択肢が不可となっており、最適選択肢がない。従って、本発明の実施の形態の待機時では、コストと消費電力を重視し、選択肢、比較表3000の第6項の低速低精度クロックを使用し、かつ高精度を確保するということが、本発明での最大のポイントとなる。
図4は、実施の形態1の全体ブロック図を示したものである。
図4は、第1クロック周波数を生成可能な第1クロック発振回路部1310と、
間欠時間と待機時間とからなる間欠信号e(図4)を、前記間欠時間は前記第1クロック周波数k(図4)を固定分周比で生成し、前記待機時間は前記第1クロック周波数k(図4)を可変分周比で生成する間欠信号生成回路部1320と、
前記第1クロック周波数k(図4)よりも高速高精度の第2クロック周波数f(図4)を生成可能な第2クロック発振回路部1410と
前記間欠時間の時間長を前記第2クロック周波数f(図4)で計測可能な間欠時間長計測回路部1330と、前記間欠時間長計測回路部1330での計測結果n(図4)を、前記間欠信号生成回路1320に供給することで前記間欠信号e(図4)を生成する間欠信号生成装置において、
前記計測結果n(図4)を時間積分および高精度分周比情報に変換可能な分周比変換回路部1340と、
前記高精度分周比情報p(図4)を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報m(図4)を生成可能な分周比情報展開回路部1380を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
図4は、第1クロック周波数を生成可能な第1クロック発振回路部1310と、
間欠時間と待機時間とからなる間欠信号e(図4)を、前記間欠時間は前記第1クロック周波数k(図4)を固定分周比で生成し、前記待機時間は前記第1クロック周波数k(図4)を可変分周比で生成する間欠信号生成回路部1320と、
前記第1クロック周波数k(図4)よりも高速高精度の第2クロック周波数f(図4)を生成可能な第2クロック発振回路部1410と
前記間欠時間の時間長を前記第2クロック周波数f(図4)で計測可能な間欠時間長計測回路部1330と、前記間欠時間長計測回路部1330での計測結果n(図4)を、前記間欠信号生成回路1320に供給することで前記間欠信号e(図4)を生成する間欠信号生成装置において、
前記計測結果n(図4)を時間積分および高精度分周比情報に変換可能な分周比変換回路部1340と、
前記高精度分周比情報p(図4)を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報m(図4)を生成可能な分周比情報展開回路部1380を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
<第1−5段階:発明の実施の形態の特徴及び骨子>
(本発明の特徴1:間欠時間は固定分周、待機時間は可変分周)
本発明の第1の特徴は、間欠時間を固定分周で信号生成し、待機時間は可変分周で信号生成することである。
(本発明の特徴1:間欠時間は固定分周、待機時間は可変分周)
本発明の第1の特徴は、間欠時間を固定分周で信号生成し、待機時間は可変分周で信号生成することである。
図5は、実施の形態1〜4の間欠信号生成回路部1320を示す図である。
図5の間欠信号生成回路部1320は、間欠時間分周部1321、間欠信号生成部1322、待機時間分周部1323、からなる。
図5の間欠信号生成回路部1320は、間欠時間分周部1321、間欠信号生成部1322、待機時間分周部1323、からなる。
動作タイムチャートは図2のようになっており、待機時間の低消費電力化を実現するため、待機時間に動作している回路ブロックは、後述する第1クロック発振回路部1310と間欠信号生成回路部1320のみとなっている。他の回路は待機時間には動作せず、間欠時間のみ動作する。
以上から、何らかの形で約2秒の間欠制御周期の周期時間長又は周波数を抽出する必要があるが、この情報を抽出処理できる時間帯は、各種信号処理が可能な間欠時間2110(図2)に限られている。
ここで、図2の間欠信号2100の生成方法を考える。この信号生成方法は、第1クロック周波数k(図5)を固定の分周比でカウントし出力するか、あるいは、可変の分周比でカウントし出力するかである。
間欠信号2100を固定の分周比でカウントし出力する場合には、typ.10kHzのクロック信号で約4.8msの間欠信号2100を生成するため、この場合の分周比k0(図5)は、k0=4.8ms*10kHz=48分周となる。
一方、可変の分周比でカウントし出力する場合であるが、周波数が6kHz〜14kHzとバラツクため、同様に分周比を計算すると、分周比k0は、28〜68分周の範囲となる。
この分周差は40カウントである。もし、この40カウントの分解能で±400kppmの周波数を分周制御するとすれば、量子化単位は、±400kppm/40分周=±10kppmの偏差となり、所望の±100ppm以下を満足させることは不可能である。
一方、可変の分周比でカウントし出力する場合であるが、周波数が6kHz〜14kHzとバラツクため、同様に分周比を計算すると、分周比k0は、28〜68分周の範囲となる。
この分周差は40カウントである。もし、この40カウントの分解能で±400kppmの周波数を分周制御するとすれば、量子化単位は、±400kppm/40分周=±10kppmの偏差となり、所望の±100ppm以下を満足させることは不可能である。
従って、本発明では、間欠信号2100を固定分周の48分周で信号出力し、待機時間2200は、可変分周で信号出力することを第1の特徴とする。これにより、本発明での間欠信号生成方法は、フィードバック制御ではなく、フィードフォワード制御となる。
図5の間欠時間分周部1321では間欠信号2100を生成のための分周を行っており、待機時間分周部1323は、待機信号2200を生成するための分周を行っており、間欠信号生成部1322は、これらの出力信号k1、k2(図5)を入力とし、所望の間欠信号タイムチャート2000を得る。
(本発明の特徴2:分周比情報展開回路部)
本発明の第2の特徴は、分周比情報展開回路部1380を設けたことである。
間欠信号タイムチャート2000の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部1320には、第1クロック発振回路部1310より、±400kppmの偏差を伴った周波数(6kHz〜14kHz)が入力される。これを高精度の2秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号2100は、48カウントの固定カウント数となっている。
本発明の第2の特徴は、分周比情報展開回路部1380を設けたことである。
間欠信号タイムチャート2000の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部1320には、第1クロック発振回路部1310より、±400kppmの偏差を伴った周波数(6kHz〜14kHz)が入力される。これを高精度の2秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号2100は、48カウントの固定カウント数となっている。
周波数6kHzの場合のトータルカウント数z(図2)は、z=2,000ms*6kHz=12,000カウント、周波数14kHzの場合のトータルカウント数z(図2)は、z=2,000ms*14kHz=28,000カウントである。従って、カウント差は、28,000−12,000=16,000カウントとなる。有効ビット数は、log(16,000)/log2=約13.96ビットとなる。±400kppmを16,000カウントで量子化すると、量子化単位は、±400kppm/16,000カウント=±25ppmとなる。一見、精度を満足しているように見えるが、実際には、制御に伴う変動誤差が追加となるため、例えば、この変動誤差を15dB(デシベル)見込めば、約5.62倍の変動誤差となり、±25ppm*5.62倍=±140.5ppmとなり、さらに、これに第2クロック周波数f(図4)の周波数偏差±4ppmを加算すると、±144.5ppmの偏差となり、所望の±100ppmの精度を満足することはできない。
従って、本発明では、分周比情報展開回路部1380を設けることを第2の特徴としており、より具体的には、分周比情報展開回路部1380により、図4の高精度分周比情報p(図4)(十分な制御ビット数、例えば15ビット)から、間欠信号生成回路部1320への分周比情報m(図4)(十分な制御ビット数でない、例えば約13.96ビット)を時間軸で動的展開制御することで、高精度の間欠信号を生成出力することを第2の特徴としている。
図6は、実施の形態2の概要を説明した図である。
図6の分周比情報展開回路部1380は、量子化部1390、量子化誤差抽出部1395、量子化フィードバック部1385、から構成されている。
分周比情報展開回路部1380は、高精度分周比情報p(図6)をより低精度の情報に量子化する量子化部1390と、
量子化部1390で量子化した結果を逆量子化した逆量子化情報u(図6)と、量子化部1390の量子化前入力信号t(図6)との誤差を求める量子化誤差抽出部1395と、
量子化誤差抽出部1395で得られた誤差情報v(図6)を高精度分周比情報p(図6)にフィードバック加算し、新たな量子化前入力信号t(図6)を生成する量子化情報フィードバック部1385を備えることで、
高精度分周比情報p(図6)を高精度分周比情報p(図6)よりも低精度の分周比情報m(図6)で時間軸展開可能とすることを特徴としている。
図6の分周比情報展開回路部1380は、量子化部1390、量子化誤差抽出部1395、量子化フィードバック部1385、から構成されている。
分周比情報展開回路部1380は、高精度分周比情報p(図6)をより低精度の情報に量子化する量子化部1390と、
量子化部1390で量子化した結果を逆量子化した逆量子化情報u(図6)と、量子化部1390の量子化前入力信号t(図6)との誤差を求める量子化誤差抽出部1395と、
量子化誤差抽出部1395で得られた誤差情報v(図6)を高精度分周比情報p(図6)にフィードバック加算し、新たな量子化前入力信号t(図6)を生成する量子化情報フィードバック部1385を備えることで、
高精度分周比情報p(図6)を高精度分周比情報p(図6)よりも低精度の分周比情報m(図6)で時間軸展開可能とすることを特徴としている。
(本発明の特徴3:分周比変換回路部)
本発明では、分周比変換回路部1340を設けていることを第3の特徴としている。
図4に戻り、動作を以下に説明する。
本発明では、分周比変換回路部1340を設けていることを第3の特徴としている。
図4に戻り、動作を以下に説明する。
間欠時間長計測回路部1330は、無線送受信部1400内部の第2クロック発振回路部1410の第2クロック信号f(図4)を基準クロック信号として入力し、間欠信号生成回路部1320で生成された、間欠信号e(図4)の間欠時間長を計測する。
第2クロック発振回路部1410から出力される周波数は、無線送受信部1400の要求仕様を満足する周波数の整数分の1の周波数であり、システム要求仕様の例えば、データ通信速度2400bps又は3200bpsの周波数を満足する整数倍の周波数であり、さらに、CPUデバイス仕様の最大8MHz以下の周波数の整数倍を満足した周波数が選択生成される。
例えば、システムの要求仕様を満足した、7,987.2kHz等(データ通信速度2.4kbps、3.2kbpsの整数倍)のクロック信号などが選択出力される。これは、一例であり、システム要求仕様に従い最適な周波数が選択設定される。また、間欠処理時にはできるだけ、低消費電力化が望まれるため、間欠時の処理内容は必要最小限とされ、このため、CPU部1300に供給される第2クロック周波数f(図4)は、さらに例えば、1/2(3,993.6kHz)や、1/4(1,996.8kHz)等の周波数に低減された周波数が選択されても良い。又は、CPU部1300内部でソフト的に動作クロックを1/2や1/4に低減しても良い。これらは設計事項となる。以降、本発明では、説明の容易性のため、第2クロック周波数f(図4)を仮に3,993.6kHz(±4ppm)で設定入力する。
尚、基本の±4ppmの精度クロックであるが、これをさらに安価とするために、例えば、±30ppm精度の水晶発振回路部を設け、これに温度補償等の補償回路を装置側で付加して、最終的に±4ppmの精度を確保しても良い。実際問題、市販されているTCXO(温度補償水晶発振回路:Temperature Compensated Crystal Oscillator)も基本の水晶発振回路に発振器内部で温度補償を付加したに過ぎず、これは実現上の問題であるため、購入デバイスレベルでなく、装置側の回路で低コストを実現しても良い。従って、CPU部1300に入力されるクロックの精度としては、例えば、要求仕様±100ppmの半分程度以下の精度が確保できるものであればよい。
間欠信号生成回路部1320から出力される間欠時間2100の時間長は、第1クロック発振回路部1310の第1クロック周波数k(図4)を一定のカウント数、即ち、例えば、48カウント分出力されるため、第1クロック周波数k(図4)が6kHz〜14kHzの範囲でバラツク場合には、時間長は、約3.428ms〜約8.000ms間でバラツクこととなる。
この場合の、第2クロック周波数f(図4:3,993.6kHz)でカウントした場合のカウント数は、量子化を無視すれば、約13,692カウント(14kHz時)、〜約31,949カウント(6kHz時)までバラツクこととなる。この差分は、約31,949−約13,692=約18,257カウントとなり、有効ビット数で表現すれば、約14.15ビットとなる。ただし、これには、時間長の非同期サンプリングのため、±1ビットの量子化雑音が発生しているため、実質の有効ビット数は、約13.15ビットとなる。
一方、分周比情報展開回路部1380では、前述したように、入力精度(図4のp)を約15ビット必要としているため、間欠時間長計測回路部1330での出力精度(約13.15ビット)を時間積分することで、量子化雑音を低減し、約15ビットのビット精度を確保する必要がある。
具体的には、第1クロック周波数k(図5)と第2クロック周波数f(図4)は、基本的に周波数同期がとれていないため、時間軸上非同期で、両者の波形は流れている。従って、時間積分することで、一定時間長に収束すると仮定する。これを2秒間隔の実質ランダム位相で発生していると仮定すると、単純な時間積分による改善効果が見込めると考えて良い。具体的には、2秒間隔で16回分を時間積分したとすると、改善量XdBは、X=10*log(16)=約12.04dB、即ち、約2ビットの改善量が見込め、有効ビット13.15ビットは、有効ビット約15ビットの高精度時間情報となる。
この改善量はシステムの要求仕様に依存するため、システムの要求仕様に従い、積分量を決定する。以上に示すビット精度改善のための回路が、分周比変換回路部1340である。
以上により、本発明では、分周比変換回路部1340を搭載しているため、第2クロック周波数f(図4)のクロック周波数を低減した場合でも、高精度の周波数抽出が可能となるため、間欠時の低消費電力化を実現可能となる。
(本発明の特徴4:時間長変換回路部)
図7は、実施の形態3の時間長変換回路部を説明するための図である。
分周比変換回路部1340は、分周情報生成回路部1350と時間長変換回路部1360より構成される。
図7は、実施の形態3の時間長変換回路部を説明するための図である。
分周比変換回路部1340は、分周情報生成回路部1350と時間長変換回路部1360より構成される。
分周比変換回路部1340は、高精度分周比情報p(図7)と推定時間長情報r(図7)とを乗算し、乗算した結果と基準値との差を求め、差がゼロとなるように、推定時間長情報r(図7)をフィードバック更新し、第1クロック周波数k(図7)の周波数情報を消すことにより、高精度分周比情報p(図7)を推定時間長情報r(図7)に変換する、時間長変換回路部1360と、
時間長変換回路部1360で得た推定時間長情報r(図7)と間欠時間の計測結果n(図7)との誤差を求め、誤差がゼロとなるように高精度分周比情報p(図7)にフィードバック制御する、分周情報生成回路部1350を備えたことを特徴とする。
時間長変換回路部1360で得た推定時間長情報r(図7)と間欠時間の計測結果n(図7)との誤差を求め、誤差がゼロとなるように高精度分周比情報p(図7)にフィードバック制御する、分周情報生成回路部1350を備えたことを特徴とする。
本発明では、分周比変換回路部1340の中に時間長変換回路部1360を設けていることを第4の特徴としている。
第1クロック発振回路部1310の周波数をk(図7)kHz、この時に、例えば、間欠信号周期が2,000msとなる分周比をp(図7)とすると、p/k=2,000msとなるため、周波数kと分周比pとは、正に直線関係にある。一方、例えば、間欠時間長約4.8msに対してのカウント数は48カウントと固定であるため、間欠時間長msは、48/k(図7)msとなるため、計測結果n(図7)は周波数k(図7)に対して、直線関係ではなく、1/kに比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の時間長計測結果は、カウント数となっており、このカウント数は周波数k(図7)と直線関係ではなく、k(図7)に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
本発明では時間長変換回路部1360を設け、早めの段階で時間長と分周比との間の変換を実施し、全体処理量の最小化を実現していることを第4の特徴としている。
(本発明の特徴5:変動周波数推定回路部)
本発明では、変動周波数推定回路部1370を設けていることを第5の特徴としている。
図8は、実施の形態4の変動周波数推定回路部1370を説明するための図である。
図8は、変動周波数推定回路部1370が追加となっている。
分周比変換回路部1340は、第1クロック周波数k(図8)の変動要因である温度及び又は電圧及び又は素子のバラツキ(1500)のいずれか又は全ての情報により、時間変動する第1クロック周波数k(図8)を推定可能な変動周波数推定回路部1370を備え、
変動周波数推定回路部1370から出力された変動情報s(図7)を高精度分周比情報p(図8)に加算し、新たな高精度分周比情報p(図8)を得ることで、変動要因に対する動的追従力を改善したことを特徴とする。
本発明では、変動周波数推定回路部1370を設けていることを第5の特徴としている。
図8は、実施の形態4の変動周波数推定回路部1370を説明するための図である。
図8は、変動周波数推定回路部1370が追加となっている。
分周比変換回路部1340は、第1クロック周波数k(図8)の変動要因である温度及び又は電圧及び又は素子のバラツキ(1500)のいずれか又は全ての情報により、時間変動する第1クロック周波数k(図8)を推定可能な変動周波数推定回路部1370を備え、
変動周波数推定回路部1370から出力された変動情報s(図7)を高精度分周比情報p(図8)に加算し、新たな高精度分周比情報p(図8)を得ることで、変動要因に対する動的追従力を改善したことを特徴とする。
第2クロック周波数f(図8)であるが、システムのより低消費電力化のため、CPU部1300への周波数をより低速化(例えば、7,987.2kHzを3,993.6kHz、さらに1,996.8kHzなどへと低減)することがあり得る。このような場合には、最終的な要求精度を確保のため、分周比変換回路部1340では、さらに、積分時間長を拡大し、精度維持を図ろうとする。この結果、間欠信号2000の変動要因に対する動的追従力が低下し、結果として、動的精度確保が困難となる。
本発明では、このような状況に対応するため、変動周波数推定回路部1370を設けている。
本発明では、このような状況に対応するため、変動周波数推定回路部1370を設けている。
具体的には、変動周波数推定回路部1370には、温度センサや電圧センサ、素子変動(デバイスのバラツキ、個体差)などの情報が入力され、第1クロック発振回路部1310の周波数変動を素早く推定し、分周情報生成回路部1350へ情報提供している。動的変動要因の情報をフィードフォワード系へ入力することで、分周情報生成回路部1350の高精度情報抽出を容易とするだけでなく、フィードフォワード系としての動的追従力を補完している。尚、温度センサや電圧センサなどの情報は、CPU部1300内部のセンサを使用しても良いし、CPU部1300の外部のセンサ情報を用いても良い。素子変動、所謂デバイスのバラツキ、個体差要素であるが、これは工場出荷時に実測し、実測結果をパラメータとして盛り込んでも良い。
以上により、本発明では、第2クロック周波数f(図8)をさらに低速化(例えば、7,987.2kHzを3,993.6kHz、さらに1,996.8kHzなどへと低減)した場合でも、変動周波数推定回路部1370を設けているため、動的変動に対する追従力を補完でき、システムとして、より低消費電力化を実現できることを第5の特徴としている。
<実施の形態1、2、3、4の詳細>
本発明の実施の形態1、2、3、4のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
本発明の実施の形態1、2、3、4のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
図9は、実施の形態1〜4を総括的にまとめたものである。
図9内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
図9内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
<第2−1段階:図9関係の補足説明>
電池部1100は、例えば、市販の汎用のリチウムイオン電池であり、3.0Vの電圧で2400mAhの電池容量を持った電池を1個または2個、検針装置等の要求仕様に従い搭載している。
電池部1100は、例えば、市販の汎用のリチウムイオン電池であり、3.0Vの電圧で2400mAhの電池容量を持った電池を1個または2個、検針装置等の要求仕様に従い搭載している。
電源制御部1200は、電池部1100からの電源供給を受け、CPU部1300に電源を供給すると共に、CPU部1300からの制御を受け、無線送受信部1400に間欠制御による電源供給を実施する。電源制御部1200内部には、例えば、イネイブル端子付きの3端子レギュレータ等が搭載されており、CPU部1300からの指示により、無線送受信部1400の電源供給を実施している。
無線送受信部1400は、一般的な無線機の送信部、受信部の通信機能を搭載したものであり、本発明の実施の形態では、例えば、検針装置等への適用を考えているため、前述した特定小電力の400MHz帯又は1,200MHz帯の無線通信の送受信機能が搭載されている。この無線送受信部1400には、第2クロック発振回路部1410も搭載されている。
CPU部1300は、例えば、市販の汎用の1チップCPUであり、例えば16ビットのCPUである。CPU部1300の内部は、演算処理を行うCPU部(図示せず)と、演算用のプログラムやデータを格納するROM(Read Only Memory:図示せず)と、各種データを格納するRAM(Random Access Memory:図示せず)から構成されている。また、CPU部1300の入出力機能に関しては、DTE(Data Terminal Equipment:図示せず)側は、例えば、送信側UART(Universal Asynchronous Receiver Transmitter:図示せず)および受信側UART(図示せず)、その他I/O(Input/Output:図示せず)により、各種デジタル情報を入出力できる。また、回線側は、D/A(Digital to Analog converter:図示せず)および、A/D(Analog to Digital converter:図示せず)により、各種アナログ情報を入出力できる。
以上により、本発明で使用する汎用の1チップCPU部1300では、CPU部1300外部のデジタル情報やアナログ情報をCPU部1300に取り込み、各種信号処理を行い、結果をデジタル情報およびアナログ情報としてCPU部1300の外部に出力できる。また、本発明で使用したCPU部1300には、第1クロック発振回路部1310の低速低精度のアナログ発振回路も搭載されている。
DTE−IF部1600は、外部DTEとの外部インタフェース用の回路部であり、検針装置等で必要な、CPU部1300でサポートされていない外部インタフェース等をサポートする時にオプション搭載するものである。
<第2−2段階:図4関係の補足>
図4の第1クロック発振回路部1310は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をCPU外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等(図9の1500)に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ppm〜±数10ppm程度の精度が得られるが、この発振回路部ではアナログのため、±400kppmなどの低精度となる。
図4の第1クロック発振回路部1310は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をCPU外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等(図9の1500)に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ppm〜±数10ppm程度の精度が得られるが、この発振回路部ではアナログのため、±400kppmなどの低精度となる。
無線送受信部1400内部の第2クロック発振回路部1410であるが、無線周波数の生成で±4ppm等の高精度の発振周波数が要求されているため、一般的には高精度の水晶発振回路部等が搭載されている。本発明の実施の形態も同様であり、400MHz帯及び1,200MHz帯に適用可能な高速高精度の水晶発振回路が搭載されている。
本発明では、無線で必要な周波数を分周し、CPU部に必要な高速発振周波数、例えば、7,987.2kHz、3,993.6kHz、または1,996.8kHz等を生成し、CPU部1300にクロック供給している。
<第2−3段階:図5関係の補足>
間欠時間分周部1321は、図2の間欠信号2100を生成する。
間欠時間分周部1321は、間欠信号e(図5)のオフからオンへの立ち上がりで、間欠時間2110をカウント開始する。ここでは、固定のカウント時間がk0(図5)で与えられており、本発明では例えば48カウントである。第1クロック周波数k(図5)の周波数が約10kHzの場合には、48カウントで約4.8msとなり、4.8ms時点で間欠時間分周部1321は、カウントアップ信号k1(図5)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部1321はカウントを休止する。
間欠時間分周部1321は、図2の間欠信号2100を生成する。
間欠時間分周部1321は、間欠信号e(図5)のオフからオンへの立ち上がりで、間欠時間2110をカウント開始する。ここでは、固定のカウント時間がk0(図5)で与えられており、本発明では例えば48カウントである。第1クロック周波数k(図5)の周波数が約10kHzの場合には、48カウントで約4.8msとなり、4.8ms時点で間欠時間分周部1321は、カウントアップ信号k1(図5)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部1321はカウントを休止する。
待機時間分周部1323は、図2の待機時間2210を生成する。
待機時間分周部1323は、間欠信号e(図5)のオンからオフへの立ち下がりで、待機時間2210(図2)をカウント開始する。ここでは、可変の分周比m(図4)が分周比情報展開回路部1380より与えられており、本発明では例えば(12,000−48=11,952)〜(28,000−48=27,952)カウントの動的信号である。第1クロック周波数k(図4)の周波数が約10kHzの場合には、(20,000−48=19,952)カウントで約2秒となり、約2秒時点で待機時間分周部1323は、カウントアップ信号k2(図5)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、待機時間分周部1323はカウントを休止する。
待機時間分周部1323は、間欠信号e(図5)のオンからオフへの立ち下がりで、待機時間2210(図2)をカウント開始する。ここでは、可変の分周比m(図4)が分周比情報展開回路部1380より与えられており、本発明では例えば(12,000−48=11,952)〜(28,000−48=27,952)カウントの動的信号である。第1クロック周波数k(図4)の周波数が約10kHzの場合には、(20,000−48=19,952)カウントで約2秒となり、約2秒時点で待機時間分周部1323は、カウントアップ信号k2(図5)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、待機時間分周部1323はカウントを休止する。
間欠信号生成部1322は、待機時間分周部1323のカウントアップ信号k2(図5)をトリガとして、間欠信号2100を立ち上げ、間欠時間分周部1321のカウントアップ信号k1(図5)で間欠信号をオンからオフに切り替え、間欠信号e(図5)を生成し、間欠時間分周部1321および待機時間分周部1323に間欠信号e(図5)をフィードバックする。以上により、間欠信号2000(図2)が生成される。
<第2−4段階:分周比情報展開回路部>
図10は、実施の形態2の分周比情報展開回路部1380の詳細を説明したものである。
図10は、実施の形態2の分周比情報展開回路部1380の詳細を説明したものである。
量子化情報フィードバック部1385は、加算器1386、LM(リミッタ)1387、遅延素子1388より構成される。
加算器1386は、高精度分周比情報p(図10)と誤差情報v(図10)を遅延させた誤差情報v0(図10)を加算することで、新たな更新情報p0(図10)を得る。
LM(リミッタ)1387は、更新情報p0(図10)に上限/下限、ここでは、±16,000に値を制限し、量子化前入力情報t(図10)を得る。
量子化部1390は、1ビット右シフト量子化部1391、加算器1392、逆量子化部(1ビット左シフト回路部)1393、から構成される。
1ビット右シフト量子化部1391は、量子化前入力情報t(図10)、具体的には±16,000のビットに丸目操作(図示せず)を行い、1ビット右シフトをして、±8,000に制限(四捨五入)した値t0(図10)を得る。
加算器1392は、±8,000の値を所望の分周比情報mにシフトするため、固定値t1(図10)を加算する。ここでのt1(図10)は、待機時間2210の所望の分周比を得るため、中心値のシフトと共に、間欠時間2110分のカウント値48を差し引いた値としていることに注意が必要である。
逆量子化部1393は、量子化信号t0(図10)を逆量子化し、量子化前情報、ただし、丸目操作や四捨五入はなしの純粋、逆量子化情報u(図10)を得る。
量子化誤差抽出部1395は、加算器1396より構成される。
加算器1396は、量子化前入力情報t(図10)から、逆量子化情報u(図10)を差し引き、誤差情報v(図10)を得、量子化情報フィードバック部1385にフィードバック情報を供給する。
加算器1396は、量子化前入力情報t(図10)から、逆量子化情報u(図10)を差し引き、誤差情報v(図10)を得、量子化情報フィードバック部1385にフィードバック情報を供給する。
以上により、分周比情報展開回路部1380では、高精度分周比情報p(図10)を時間軸上で情報展開することで、より低精度の分周比情報mを得る。
例えば、2ビットの高精度情報があり、これを1ビット情報で時間軸展開したとすると、2ビットは4パターンであるため、時間軸では、00、01、10、11の4パターンとなる。この時間軸上での1ビット*2回のセット情報により、等価的に2ビットの高精度情報を得る。これと同じ動作をビット数は異なるが、分周比情報展開回路部1380では実施していることとなる。
本発明の実施例では、約15ビットの高精度分周比情報p(図10)を約14ビットの精度も持つ分周比情報m(図10)に時間軸で展開制御する例を示したが、当然ながら、これらのビット数は設計事項であり、システム要求に合わせ、任意にパラメータを最適化可能である。
<第2−5段階:間欠時間長計測回路部1330>
図4の間欠時間長計測回路部1330は、カウントイネイブル端子を搭載したカウンタ回路である。間欠時間長計測回路部1330には、第2クロック発振回路部1410より、例えば、約3,993.6kHz±4ppmの第2クロック周波数f(図4)が基準クロック信号として供給される。また、間欠信号e(図4)は、間欠時間長計測回路部1330のカウントイネイブル端子に接続され、間欠時間2110のみ、時間長をカウントし、計測結果n(図4)を分周比変換回路部1340へ出力する。
図4の間欠時間長計測回路部1330は、カウントイネイブル端子を搭載したカウンタ回路である。間欠時間長計測回路部1330には、第2クロック発振回路部1410より、例えば、約3,993.6kHz±4ppmの第2クロック周波数f(図4)が基準クロック信号として供給される。また、間欠信号e(図4)は、間欠時間長計測回路部1330のカウントイネイブル端子に接続され、間欠時間2110のみ、時間長をカウントし、計測結果n(図4)を分周比変換回路部1340へ出力する。
間欠時間2110の時間長は、周波数範囲が6kHz〜14kHzであり、オンのカウント時間が例えば、固定の48カウントであるため、時間長の長さは、約3.428ms〜約8.000msとなる。これを例えば、第2クロック周波数f(図4)3,993.6kHzでカウントする。このため、カウント結果は、13,692〜31,949カウントとなる。差分的には、31,949−13,692=18,257通りとなり、等価分解能は、約14.15ビットのビット精度となる。ただし、第1クロック周波数k(図4)および第2クロック周波数f(図4)は非同期であるため、量子化が±1ビットの時間長分、間欠信号e(図4)の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±13ビットとなる。この実質の等価分解能約13ビットの情報を分周比変換回路部1340へ供給する。尚、本実施の形態では、第2クロック周波数f(図4)を約3,993.6kHz±4ppmとしたが、当然ながら、システム要求仕様に従い、より低速とした周波数としてもよい。このことで、分解能は悪化するが、システムとしてのより低消費電力化が図れる。
<第2−6段階:分周比変換回路部>
図11は、実施の形態3の分周比変換回路部1340の詳細を説明したものである。
図11は、分周情報生成回路部1350と時間長変換回路部1360とから構成される。
図11は、実施の形態3の分周比変換回路部1340の詳細を説明したものである。
図11は、分周情報生成回路部1350と時間長変換回路部1360とから構成される。
分周情報生成回路部1350は、加算器1351、LM(リミッタ)1352、加算器1353、判(判定回路)1354、加算器1355、LM(リミッタ)1356、遅延素子1357、から構成される。
第1クロック周波数をk(図7)kHz、この時に、例えば、間欠信号周期が2,000msとなる分周比をp(図7)とすると、p(図7)/k(図7)=2,000msとなるため、第1クロック周波数k(図7)と高精度分周比情報p(図7)とは、正に直線関係にある。一方、例えば、間欠時間長約4.8msに対してのカウント数は48カウントと固定であるため、計測結果n(図7)は、48/k(図7)kHzの時間長msに対応したカウント数n(図7)となるため、計測結果n(図7)は第1クロック周波数k(図7)に対して、直線関係ではなく、周波数に反比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の計測結果n(図7)は、カウント数となっており、このカウント数は周波数と直線関係ではなく、周波数に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
本発明では早めの段階で変換を実施していることを特徴としている。具体的には、最初の段階で時間長情報から分周比情報の変換を行い、フィードバックの最終段階で、逆の分周比情報から時間長情報への変換を実施し、全体処理量の最小化を実現していることを特徴としている。
具体的には、図11を用いてさらに説明する。
時間長変換回路部1360は、乗算器1361、加算器1362、加算器1363、判(判定回路)1364、加算器1365、LM(リミッタ)1366、遅延素子1367、乗算器1368、から構成されている。
時間長変換回路部1360は、乗算器1361、加算器1362、加算器1363、判(判定回路)1364、加算器1365、LM(リミッタ)1366、遅延素子1367、乗算器1368、から構成されている。
まず、温度や電圧、素子のバラツキ等で第1クロック周波数k(図7)は、約6kHz〜約14kHzと大きく変動する。これらの変動要因による変動情報s(図11)は、分周情報生成回路部1350に入力される。ただし、実施の形態3では、後述する変動周波数推定回路部1370は実装していないため、実施の形態3での変動情報s(図11)はゼロが加算器1351に入力される。
加算器1351は、後述する誤差情報n4(図11)と加算され、誤差が補正された後、LM1352に出力される。
LM1352は、信号s0(図11)を所定の範囲に抑え、高精度分周比情報p(図11)として、分周比情報展開回路部1380へ出力される。と同時に、時間長変換回路部1360に入力される。
時間長変換回路部1360では、入力された高精度分周比情報p(図11)を推定時間長情報r(図11)に変換する。因みに、この時間長への変換は単純なROMでも良いが、ROM容量は比較的大きなROM容量が必要であるため、コストアップとなる。本発明では、以下に示す回路で時間長への変換を行っており、安価な実現方式となっている。
加算器1353では、入力された計測結果n(図11)より、推定時間長情報r(図11)を減算し、結果を誤差情報n0(図11)として、判1354に出力する。
判1354は、信号n0(図11)の極性判定を行い、例えば±1の値を出力し、加算器1355で過去の値n4と加算し、LM1356にて値を制限し、結果を遅延素子1357に書込み、この結果n4(図11)を加算器1351へ供給し、誤差n0がゼロとなるようにフィードバック系を構築する。
分周情報生成回路部1350では、誤差情報n0(図11)を時間積分し、誤差を低減し、即ち、ビット精度を向上させ、誤差情報n4(図11)として加算器1351に出力する。
以上の大枠のフィードバック系で、分周比変換回路部1340に入力された、計測結果n(図7)は、高精度分周比情報p(図7)を得る。
次に、細部の時間長変換回路部1360の細部について説明する。
信号p(図11)は、例えば、15ビットのビット精度で2秒の間欠信号を生成する場合には、本来、24,000〜56,000であるが、中間の40,000を差し引いて、40,000±16,000の値とし、実際には、この差分情報±16,000を信号p(図11)として入力する。このことで、CPU内部の信号処理をできるだけ、16ビットの範囲で扱えるようにしている。
信号p(図11)は、例えば、15ビットのビット精度で2秒の間欠信号を生成する場合には、本来、24,000〜56,000であるが、中間の40,000を差し引いて、40,000±16,000の値とし、実際には、この差分情報±16,000を信号p(図11)として入力する。このことで、CPU内部の信号処理をできるだけ、16ビットの範囲で扱えるようにしている。
次に、第1クロック周波数k(図7)と計測結果n(図7)との関係であるが、前述したように周波数に反比例の関係となっており、扱いが難しい。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と2種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と2種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
具体的には、まず、計測結果n(図11)と分周比情報の変換であるが、これは、判(判定回路)1354時点で行っている。判1354の入力n0(図11)は時間長の誤差情報であるが、判1354の出力情報n1は、反比例から比例関係に変換するため、変換後の値n1を極性逆転させた微小信号とし、時間長情報から分周比情報への変換を行っている。
より具体的には、計測結果n(図11)の値が推定時間長情報r(図11)より大きい場合には、推定時間長情報r(図11)の値が小さいということであり、従って、判1354では例えば、−LSB(Least Significant Bit)の値を出力し、信号p(図11)の値を減少させ、信号r(図11)の値を増大させる。
逆に計測結果n(図11)の値が、推定時間長情報r(図11)より小さい場合には、推定時間長情報r(図11)の値が大きいということであり、従って、判1354では例えば、+LSBの値を出力し、信号pの値を増大させ、推定時間長情報r(図11)の値を減少させる。以上により、推定時間長情報r(図11)の値は、計測結果n(図11)の値に収束する。収束した結果p(図11)は、正に所望の分周比となる。
判1354の値は仮に±LSBとしたが、これは、システムの要求仕様に従い、積分時間を最適化する。
次に、時間長変換回路部1360動作について説明する。
時間長変換回路部1360の基本的な考え方は、高精度分周比情報p(図11)、と、計測結果n(図11)の関係にある。ここでのpは前述したオフセット値を含む値、即ち、40,000±16,000と仮定する。高精度分周比情報p(図11)は、周波数k(図7)に対して、p/k=2000msとなるように制御する。p=k*2000msとなる。一方、計測結果n(図11)は、n=48/k*3993.6kHzの関係にある。従って、このpとnを乗算した結果をp2とすれば、p2=p*n=k*2000ms*48/k*3993.6kHz=2000*48*3993.6=固定値=基準値p3(図11)となり、周波数のパラメータが消える。従って、高精度分周比情報p(図11)と計測結果n(図11)=推定時間長情報r(図11:収束時)を乗算すれば、高精度分周比情報p(図11)を推定時間長情報r(図11)に変換可能である。
時間長変換回路部1360の基本的な考え方は、高精度分周比情報p(図11)、と、計測結果n(図11)の関係にある。ここでのpは前述したオフセット値を含む値、即ち、40,000±16,000と仮定する。高精度分周比情報p(図11)は、周波数k(図7)に対して、p/k=2000msとなるように制御する。p=k*2000msとなる。一方、計測結果n(図11)は、n=48/k*3993.6kHzの関係にある。従って、このpとnを乗算した結果をp2とすれば、p2=p*n=k*2000ms*48/k*3993.6kHz=2000*48*3993.6=固定値=基準値p3(図11)となり、周波数のパラメータが消える。従って、高精度分周比情報p(図11)と計測結果n(図11)=推定時間長情報r(図11:収束時)を乗算すれば、高精度分周比情報p(図11)を推定時間長情報r(図11)に変換可能である。
また、本発明では、16ビット領域での乗算に抑えたいため、この乗算は、少し難解である。具体的には、高精度分周比情報pは、n=40,000±16,000の値であり、これにr(図11)を乗算することになるため、(40,000±p)*r、即ち、固定値p8(図11:40,000)*r+p*rの計算とすれば、良い。この計算は、乗算器1361、乗算器1368、加算器1362で実現し、一定値p2(図11)を得る。この値は一定値を期待しているため、所望の一定値に収束すべく基準値p3(図11)との誤差を加算器1363より実施する。得られた誤差情報p4(図11)を判1364に入力し、判定結果±LSBを得て、加算器1365、LM1366、遅延素子1367により、所望の推定時間長情報r(図11)を得る。この基本動作は、前述した、分周情報生成回路部1350内の積分動作と同様であるため、詳細説明は割愛する。
<第2−7段階:変動周波数推定回路部>
図12は、実施の形態4の変動周波数推定回路部1370の詳細を説明したものである。
図12は、実施の形態4の変動周波数推定回路部1370の詳細を説明したものである。
変動周波数推定回路部1370は、温度センサ1371、加算器1372、乗算器1373、電圧センサ1374、加算器1375、乗算器1376、遅延素子1377、加算器1378、雑音除去回路部5370から構成される。
雑音除去回路部5370は、さらに、加算器5371、判(判定回路)5372、加算器5373、LM(リミッタ)5374、遅延素子5375から構成される。
図13は、実施の形態1〜4及び実施の形態11〜14の変動要因一覧を示したものである。
各種変動要因は、変動要因一覧4000によれば、温度4300、電圧4400、素子4500となっている。
また、個々の周波数値および偏差(max.:最大値、typ.:通常値、min.:最小値)は変動要因一覧4000に示す通りの値となっている。
これらの値は、例えば、一例であるが、温度が支配的な劣化要因となっている。
また、詳細データは割愛されているが、各種変動要因に対する変動結果は、比例関係となっており、温度と電圧と値および素子の個体差バラツキが把握できれば、実際の周波数をかなりの高精度で推測可能な状況となっている。これは、動的追従力を確保する上で重要なポイントである。
各種変動要因は、変動要因一覧4000によれば、温度4300、電圧4400、素子4500となっている。
また、個々の周波数値および偏差(max.:最大値、typ.:通常値、min.:最小値)は変動要因一覧4000に示す通りの値となっている。
これらの値は、例えば、一例であるが、温度が支配的な劣化要因となっている。
また、詳細データは割愛されているが、各種変動要因に対する変動結果は、比例関係となっており、温度と電圧と値および素子の個体差バラツキが把握できれば、実際の周波数をかなりの高精度で推測可能な状況となっている。これは、動的追従力を確保する上で重要なポイントである。
図12に戻り、動作を以下に説明する。
温度センサ1371は、CPU部1300内部の温度または周辺の温度を測定し、結果を加算器1372に供給する。
温度センサ1371は、CPU部1300内部の温度または周辺の温度を測定し、結果を加算器1372に供給する。
加算器1372および乗算器1373は、温度センサ1371の出力値g0(図12)を所望の値g4(図12)、即ち、温度4300の偏差値の値−13,000〜12,000に変換する。固定値g1(図12)、g3(図12)は所望の値g4(図12)が出力されるように事前調整される。
同様に、加算器1375および乗算器1376は、電圧センサ1374の出力値h0(図12)を所望の値h(図12)、即ち、電圧4400の偏差値の値−1,440〜1,440に変換する。固定値h1(図12)、h3(図12)は所望の値h4(図12)が出力されるように事前調整される。
素子のバラツキは個々の素子で決定される固定値であるため、遅延素子1377は、例えば、製品の工場出荷時等において実測され、実測結果が固定値として、遅延素子1377に書き込まれる。
加算器1378は、各種変動要因g4(図12)、h4(図12)、i0(図12)を単純加算し、g5(図12)の結果を得る。このg5は、周波数4200に記載された変動範囲±16,000ppmの値となる。
実際の温度、電圧等は、時間軸で変動しており、各種環境の変動要因の影響、例えば雑音の影響を受ける。これらの雑音は、今回のフィードフォワード系としては、望ましくない情報であるため、雑音除去回路部5370により、不要な雑音を除去する。
加算器5371は雑音が除去された変動情報s(図12)を入力信号g5(図12)から減算し、誤差情報s0(図12)を出力する。
判5372は、誤差情報s0(図12)を極性判定し、例えば、±LSBを出力する。
加算器5373は、誤差情報s1(図12)と変動情報s(図12)を加算し、LM5374で値を制限すると共に、制限結果s3(図12)を遅延素子5375に書込み、最新の変動情報s(図12)を得る。
雑音除去回路部5370は、以上の動作により、信号g5(図12)に重畳されている不要な雑音を低減し、低減結果を変動情報s(図12)として出力する。尚、判5372の判定結果であるパラメータs1(図12)は、設計事項であり、システムの要求仕様に従い最適化する。
<第2の解決手段>
<第3−1段階:発明の実施の形態の特徴及び骨子>
(本発明の特徴21:間欠時間、待機時間とも可変分周)
図14は、実施の形態11の全体ブロック図を示したものである。
図14は、図4と同一内容に関しては、同一参照番号を付与しているため、説明は割愛する。図4と異なるブロックは、間欠信号生成回路部5320、間欠時間長計測回路部5330、分周比変換回路部5340、分周比情報展開回路部5380、の4か所である。
<第3−1段階:発明の実施の形態の特徴及び骨子>
(本発明の特徴21:間欠時間、待機時間とも可変分周)
図14は、実施の形態11の全体ブロック図を示したものである。
図14は、図4と同一内容に関しては、同一参照番号を付与しているため、説明は割愛する。図4と異なるブロックは、間欠信号生成回路部5320、間欠時間長計測回路部5330、分周比変換回路部5340、分周比情報展開回路部5380、の4か所である。
図14では、
第1クロック周波数k(図14)を生成可能な第1クロック発振回路部1310と、
間欠時間と待機時間とからなる間欠信号e(図14)を、前記間欠時間は前記第1クロック周波数k(図14)を第1の可変分周比k0(図14)で生成し、前記待機時間は前記第1クロック周波数k(図14)を前記第1の可変分周比k0(図14)とは異なる第2の可変分周比m(図14)で生成する間欠信号生成回路部5320と、
前記第1クロック周波数k(図14)よりも高速高精度の第2クロック周波数f(図14)を生成可能な第2クロック発振回路部1410と、
前記間欠時間の時間長を前記第2クロック周波数f(図14)で計測し、前記第1の可変分周比k0(図14)にフィードバック制御可能な間欠時間制御情報k0(図14)と、前記第2の可変分周比m(図14)にフィードフォワード制御可能な計測結果n(図14)を生成可能な間欠時間長計測回路部5330と、を備える間欠信号生成装置において、
前記計測結果n(図14)を時間積分および高精度分周比情報に変換可能な分周比変換回路部5340と、
前記高精度分周比情報p(図14)を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報m(図14)を生成可能な分周比情報展開回路部5380を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
第1クロック周波数k(図14)を生成可能な第1クロック発振回路部1310と、
間欠時間と待機時間とからなる間欠信号e(図14)を、前記間欠時間は前記第1クロック周波数k(図14)を第1の可変分周比k0(図14)で生成し、前記待機時間は前記第1クロック周波数k(図14)を前記第1の可変分周比k0(図14)とは異なる第2の可変分周比m(図14)で生成する間欠信号生成回路部5320と、
前記第1クロック周波数k(図14)よりも高速高精度の第2クロック周波数f(図14)を生成可能な第2クロック発振回路部1410と、
前記間欠時間の時間長を前記第2クロック周波数f(図14)で計測し、前記第1の可変分周比k0(図14)にフィードバック制御可能な間欠時間制御情報k0(図14)と、前記第2の可変分周比m(図14)にフィードフォワード制御可能な計測結果n(図14)を生成可能な間欠時間長計測回路部5330と、を備える間欠信号生成装置において、
前記計測結果n(図14)を時間積分および高精度分周比情報に変換可能な分周比変換回路部5340と、
前記高精度分周比情報p(図14)を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報m(図14)を生成可能な分周比情報展開回路部5380を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
本発明の第21の特徴は、間欠時間をフィードバック、待機時間をフィードフォワード制御(共に可変分周制御)とすることで、間欠信号2100の時間長を維持し、高精度の間欠信号e(図14)を生成することである。
図15は、実施の形態11〜14の間欠信号生成回路部5320を示す図である。
図15の間欠信号生成回路部5320は、間欠時間分周部1321、間欠信号生成部1322、待機時間分周部1323、からなる。図5と異なる点は、図5のk0は固定値を設定していたが、図15では、これを外部入力端子に接続し、外部より可変制御可能な構造としたことである。これにより、第2の解決手段では、間欠信号2100を最適値にフィードバック制御可能となる。
図15の間欠信号生成回路部5320は、間欠時間分周部1321、間欠信号生成部1322、待機時間分周部1323、からなる。図5と異なる点は、図5のk0は固定値を設定していたが、図15では、これを外部入力端子に接続し、外部より可変制御可能な構造としたことである。これにより、第2の解決手段では、間欠信号2100を最適値にフィードバック制御可能となる。
間欠信号2100を可変の分周比でカウントし出力する場合であるが、第1クロック周波数k(図15)が6kHz〜14kHzとバラツクため、分周比k0は、28〜68分周の制御範囲となる。
間欠信号2100を固定の分周比(例えば、48カウント)の場合には、第1クロック周波数k(図15)が6kHz〜14kHzとバラツクことにより、間欠信号の時間長2110が約3.42ms〜約8.00msと大きくバラツクこととなる。システムによっては、このバラツキを許容できない場合があり、本発明では、このような場合に、第2の解決手段により、時間長2110のバラツキを吸収する。
具体的には、例えば、第1クロック周波数k(図15)が6kHzでカウント値が29カウントの場合には、時間長2110は約4.83msとなるが、これを28分周に制御することで約4.67msと制御でき、typ.値を約4.8msに維持できる。
また、第1クロック周波数k(図15)が14kHzでカウント値が67の場合には、時間長2110は約4.79ms、カウント値が68の場合には、約4.85msとでき、同様にtyp.値を約4.8msに維持できる。従って、第2の解決手段では、第1クロック周波数k(図15)がどのような場合でも、時間長2110をtyp.値、約4.8msに維持できる。
以上により、本発明では、間欠時間をフィードバック、待機時間をフィードフォワード制御(共に可変分周制御)とすることで、間欠信号2100の時間長を維持し、高精度の間欠信号e(図14)を生成することができる。
(本発明の特徴22:分周比情報展開回路部)
本発明の第22の特徴は、分周比情報展開回路部5380を設けたことである。
間欠信号タイムチャート2000の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部5320には、第1クロック発振回路部1310より、±400kppmの偏差を伴った周波数(6kHz〜14kHz)が入力される。これを高精度の2秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号2100は、28〜68カウントの可変カウント数となっている。
本発明の第22の特徴は、分周比情報展開回路部5380を設けたことである。
間欠信号タイムチャート2000の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部5320には、第1クロック発振回路部1310より、±400kppmの偏差を伴った周波数(6kHz〜14kHz)が入力される。これを高精度の2秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号2100は、28〜68カウントの可変カウント数となっている。
周波数6kHzの場合のトータルカウント数z(図2)は、z=2,000ms*6kHz=12,000カウント、周波数14kHzの場合のトータルカウント数z(図2)は、z=2,000ms*14kHz=28,000カウントである。従って、カウント差は、28,000−12,000=16,000カウントとなる。有効ビット数は、log(16,000)/log2=約13.96ビットとなる。±400kppmを16,000カウントで量子化すると、量子化単位は、±400kppm/16,000カウント=±25ppmとなる。一見、精度を満足しているように見えるが、実際には、制御に伴う変動誤差が追加となるため、例えば、この変動誤差を15dB(デシベル)見込めば、約5.62倍の変動誤差となり、±25ppm*5.62倍=±140.5ppmとなり、さらに、これに第2クロック周波数f(図14)の周波数偏差±4ppmを加算すると、±144.5ppmの偏差となり、所望の±100ppmの精度を満足することはできない。
従って、本発明では、分周比情報展開回路部5380を設けることを第22の特徴としており、より具体的には、分周比情報展開回路部5380により、図14の高精度分周比情報p(図14)(十分な制御ビット数、例えば15ビット)から、間欠信号生成回路部5320への分周比情報m(図14)(十分な制御ビット数でない、例えば約13.96ビット)を時間軸で動的展開制御することで、高精度の間欠信号を生成出力することを第22の特徴としている。
図16は、実施の形態12の概要を説明した図である。
図16の分周比情報展開回路部5380は、量子化部5390、量子化誤差抽出部1395、量子化フィードバック部1385、から構成されている。
図16の分周比情報展開回路部5380は、量子化部5390、量子化誤差抽出部1395、量子化フィードバック部1385、から構成されている。
分周比情報展開回路部5380は、高精度分周比情報p(図16)をより低精度の情報に量子化する量子化部5390と、
量子化部5390で量子化した結果の逆量子化情報u(図16)と、量子化部5390の量子化前入力情報t(図16)との誤差を求める量子化誤差抽出部1395と、
量子化誤差抽出部1395で得られた誤差情報v(図16)を高精度分周比情報p(図16)にフィードバック加算し、新たな量子化前入力情報t(図16)を生成する量子化情報フィードバック部1385を備えることで、
高精度分周比情報p(図16)を高精度分周比情報p(図16)よりも低精度の分周比情報m(図16)で時間軸展開可能とすることを特徴とする、間欠信号生成装置である。
量子化部5390で量子化した結果の逆量子化情報u(図16)と、量子化部5390の量子化前入力情報t(図16)との誤差を求める量子化誤差抽出部1395と、
量子化誤差抽出部1395で得られた誤差情報v(図16)を高精度分周比情報p(図16)にフィードバック加算し、新たな量子化前入力情報t(図16)を生成する量子化情報フィードバック部1385を備えることで、
高精度分周比情報p(図16)を高精度分周比情報p(図16)よりも低精度の分周比情報m(図16)で時間軸展開可能とすることを特徴とする、間欠信号生成装置である。
尚、量子化部5390には、間欠時間長計測回路部5330より、新たに、間欠時間制御情報k0(図16)が供給されており、本信号により、カウント数が可変となっている間欠信号2100においても安定した待機信号2200制御が可能となっている。詳細は後述する。
(本発明の特徴23:分周比変換回路部)
本発明では、分周比変換回路部5340を設けていることを第23の特徴としている。
本発明では、分周比変換回路部5340を設けていることを第23の特徴としている。
間欠時間長計測回路部5330は、無線送受信部1400内部の第2クロック発振回路部1410の第2クロック信号f(図16)を基準クロック信号として入力し、間欠信号生成回路部5320で生成された、間欠信号e(図16)の間欠時間長を計測する。
第2クロック発振回路部1410から出力される周波数は、無線送受信部1400の要求仕様を満足する周波数の整数分の1の周波数であり、システム要求仕様の例えば、データ通信速度2400bps又は3200bpsの周波数を満足する整数倍の周波数であり、さらに、CPUデバイス仕様の最大8MHz以下の周波数の整数倍を満足した周波数が選択生成される。
例えば、システムの要求仕様を満足した、7,987.2kHz等(データ通信速度2.4kbps、3.2kbpsの整数倍)のクロック信号などが選択出力される。これは、一例であり、システム要求仕様に従い最適な周波数が選択設定される。また、間欠処理時にはできるだけ、低消費電力化が望まれるため、間欠時の処理内容は必要最小限とされ、このため、CPU部1300に供給される第2クロック周波数f(図16)は、さらに例えば、1/2(3,993.6kHz)や、1/4(1,996.8kHz)等の周波数に低減された周波数が選択されても良い。又は、CPU部1300内部でソフト的に動作クロックを1/2や1/4に低減しても良い。これらは設計事項となる。以降、本発明では、説明の容易性のため、第2クロック周波数f(図16)を仮に3,993.6kHz(±4ppm)で設定入力する。
間欠信号生成回路部5320から出力される間欠時間2100の時間長は、第1クロック発振回路部1310の第1クロック周波数k(図16)を可変のカウント数、即ち、例えば、28〜68カウント分出力されるため、第1クロック周波数k(図16)が6kHz〜14kHzの範囲でバラツク場合には、時間長は、最悪の場合には、約2.00ms〜約11.33ms間でバラツクこととなるが、適正に制御された場合には、typ.約4.8msの時間長となり、極めて安定した間欠信号2100となる。
この場合の、第2クロック周波数f(図16:3,993.6kHz)でカウントした場合のカウント数は、量子化を無視すれば、最悪の場合、約7,987カウント(14kHz時)、〜約45,261カウント(6kHz時)までバラツクこととなる。この差分は、約45,261−約7,987=約37,274カウントとなり、有効ビット数で表現すれば、約15.18ビットとなる。ただし、これには、時間長の非同期サンプリングのため、±1ビットの量子化雑音が発生しているため、実質の有効ビット数は、約14.18ビットとなる。一方、間欠信号2100の時間長が適正に制御された場合には、間欠信号2100の時間長はtyp.4.8msとなっており、カウント数はtyp.約19,169カウントとなる。有効ビット数は約14.22ビット、実質の有効ビット数は、約13.22ビットとなる。
一方、分周比情報展開回路部5380では、前述したように、入力精度(図16のp)を約15ビット必要としているため、間欠時間長計測回路部5330での出力精度(約14.22ビット)を時間積分することで、量子化雑音を低減し、約15ビットのビット精度を確保する必要がある。
具体的には、第1クロック周波数k(図16)と第2クロック周波数f(図16)は、基本的に周波数同期がとれていないため、時間軸上非同期で、両者の波形は流れている。従って、時間積分することで、一定時間長に収束すると仮定する。これを2秒間隔の実質ランダム位相で発生していると仮定すると、単純な時間積分による改善効果が見込めると考えて良い。具体的には、2秒間隔で16回分を時間積分したとすると、改善量XdBは、X=10*log(16)=約12.04dB、即ち、約2ビットの改善量が見込め、有効ビット14.22ビットは、有効ビット約15ビットの高精度時間情報とできる。
この改善量はシステムの要求仕様に依存するため、システムの要求仕様に従い、積分量を決定する。以上に示すビット精度改善のための回路が、分周比変換回路部5340である。
以上により、本発明では、分周比変換回路部5340を搭載しているため、第2クロック周波数f(図16)のクロック周波数を低減した場合でも、高精度の周波数抽出が可能となるため、間欠時の低消費電力化を実現可能となる。
(本発明の特徴24:時間長変換回路部)
図17は、実施の形態13の時間長変換回路部を説明するための図である。
分周比変換回路部5340は、分周情報生成回路部1350と時間長変換回路部5360より構成される。
図17は、実施の形態13の時間長変換回路部を説明するための図である。
分周比変換回路部5340は、分周情報生成回路部1350と時間長変換回路部5360より構成される。
分周比変換回路部5340は、高精度分周比情報p(図17)と推定時間長情報r(図17)とを乗算し、乗算した結果と基準値との差を求め、前記差がゼロとなるように、推定時間長情報r(図17)をフィードバック更新し、第1クロック周波数k(図17)の周波数情報を消すことにより、高精度分周比情報p(図17)を推定時間長情報r(図17)に変換する、時間長変換回路部5360と、
時間長変換回路部5360で得た推定時間長情報r(図17)と間欠時間の計測結果n(図17)との誤差を求め、前記誤差がゼロとなるように高精度分周比情報p(図17)にフィードバック制御する、分周情報生成回路部1350を備えたことを特徴とする、間欠信号生成装置である。
時間長変換回路部5360で得た推定時間長情報r(図17)と間欠時間の計測結果n(図17)との誤差を求め、前記誤差がゼロとなるように高精度分周比情報p(図17)にフィードバック制御する、分周情報生成回路部1350を備えたことを特徴とする、間欠信号生成装置である。
本発明では、分周比変換回路部5340の中に時間長変換回路部5360を設けていることを第24の特徴としている。
第1クロック発振回路部1310の周波数をk(図17)kHz、この時に、例えば、間欠信号周期が2,000msとなる分周比をp(図17)とすると、p/k=2,000msとなるため、周波数k(図17)と分周比p(図17)とは、正に直線関係にある。一方、例えば、間欠時間長約4.8msに対してのカウント数は28〜68カウントと可変であるが、この可変のカウント数をカウントz2320(図2)とすれば、間欠時間長msは、z/k(図17)msとなるため、計測結果n(図17)は周波数k(図17)に対して、直線関係ではなく、z/kに比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の時間長計測結果は、カウント数となっており、このカウント数は周波数k(図17)と直線関係ではなく、k(図17)に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
本発明では時間長変換回路部5360を設け、早めの段階で時間長と分周比との間の変換を実施し、全体処理量の最小化を実現していることを第24の特徴としている。
(本発明の特徴25:変動周波数推定回路部)
本発明では、変動周波数推定回路部1370を設けていることを第25の特徴としている。
図18は、実施の形態14の変動周波数推定回路部1370を説明するための図である。図18の変動周波数推定回路部1370は、図8の変動周波数推定回路部1370と同じである。
図18は、変動周波数推定回路部1370が追加となっている。
本発明では、変動周波数推定回路部1370を設けていることを第25の特徴としている。
図18は、実施の形態14の変動周波数推定回路部1370を説明するための図である。図18の変動周波数推定回路部1370は、図8の変動周波数推定回路部1370と同じである。
図18は、変動周波数推定回路部1370が追加となっている。
分周比変換回路部5340は、第1クロック周波数k(図18)の変動要因である温度g(図18)及び又は電圧h(図18)及び又は素子i(図18)のバラツキ(図18の1500)のいずれか又は全ての情報により、時間変動する第1クロック周波数k(図18)を推定可能な変動周波数推定回路部1370を備え、
変動周波数推定回路部1370から出力された変動情報s(図18)を高精度分周比情報p(図18)に加算し、新たな高精度分周比情報p(図18)を得ることで、変動要因s(図18)に対する動的追従力を改善したことを特徴とする、間欠信号生成装置である。
変動周波数推定回路部1370から出力された変動情報s(図18)を高精度分周比情報p(図18)に加算し、新たな高精度分周比情報p(図18)を得ることで、変動要因s(図18)に対する動的追従力を改善したことを特徴とする、間欠信号生成装置である。
第2クロック周波数f(図18)であるが、システムのより低消費電力化のため、CPU部1300への周波数をより低速化(例えば、7,987.2kHzを3,993.6kHz、さらに1,996.8kHzなどへと低減)することがあり得る。このような場合には、最終的な要求精度を確保のため、分周比変換回路部5340では、さらに、積分時間長を拡大し、精度維持を図ろうとする。この結果、間欠信号2000の変動要因に対する動的追従力が低下し、結果として、動的精度確保が困難となる。
本発明では、このような状況に対応するため、変動周波数推定回路部1370を設けている。
本発明では、このような状況に対応するため、変動周波数推定回路部1370を設けている。
具体的には、変動周波数推定回路部1370には、温度センサや電圧センサ、素子変動(デバイスのバラツキ、個体差)などの情報が入力され、第1クロック発振回路部1310の周波数変動を素早く推定し、分周情報生成回路部1350へ情報提供している。動的変動要因の情報をフィードフォワード系へ入力することで、分周情報生成回路部1350の高精度情報抽出を容易とするだけでなく、フィードフォワード系としての動的追従力を補完している。尚、温度センサや電圧センサなどの情報は、CPU部1300内部のセンサを使用しても良いし、CPU部1300の外部のセンサ情報を用いても良い。素子変動、所謂デバイスのバラツキ、個体差要素であるが、これは工場出荷時に実測し、実測結果をパラメータとして盛り込んでも良い。
以上により、本発明では、第2クロック周波数f(図18)をさらに低速化(例えば、7,987.2kHzを3,993.6kHz、さらに1,996.8kHzなどへと低減)した場合でも、変動周波数推定回路部1370を設けているため、動的変動に対する追従力を補完でき、システムとして、より低消費電力化を実現できることを第25の特徴としている。
<実施の形態11、12、13、14の詳細>
本発明の実施の形態11、12、13、14のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
本発明の実施の形態11、12、13、14のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
図19は、実施の形態11〜14を総括的にまとめたものである。
図19内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
図19内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
<第4−1段階:図19関係の補足説明>
電池部1100は、例えば、市販の汎用のリチウムイオン電池であり、3.0Vの電圧で2400mAhの電池容量を持った電池を1個または2個、検針装置等の要求仕様に従い搭載している。
電池部1100は、例えば、市販の汎用のリチウムイオン電池であり、3.0Vの電圧で2400mAhの電池容量を持った電池を1個または2個、検針装置等の要求仕様に従い搭載している。
電源制御部1200は、電池部1100からの電源供給を受け、CPU部1300に電源を供給すると共に、CPU部1300からの制御を受け、無線送受信部1400に間欠制御による電源供給を実施する。電源制御部1200内部には、例えば、イネイブル端子付きの3端子レギュレータ等が搭載されており、CPU部1300からの指示により、無線送受信部1400の電源供給を実施している。
無線送受信部1400は、一般的な無線機の送信部、受信部の通信機能を搭載したものであり、本発明の実施の形態では、例えば、検針装置等への適用を考えているため、前述した特定小電力の400MHz帯又は1,200MHz帯の無線通信の送受信機能が搭載されている。この無線送受信部1400には、第2クロック発振回路部1410も搭載されている。
CPU部1300は、例えば、市販の汎用の1チップCPUであり、例えば16ビットのCPUである。CPU部1300の内部は、演算処理を行うCPU部(図示せず)と、演算用のプログラムやデータを格納するROM(Read Only Memory:図示せず)と、各種データを格納するRAM(Random Access Memory:図示せず)から構成されている。また、CPU部1300の入出力機能に関しては、DTE(Data Terminal Equipment:図示せず)側は、例えば、送信側UART(Universal Asynchronous Receiver Transmitter:図示せず)および受信側UART(図示せず)、その他I/O(Input/Output:図示せず)により、各種デジタル情報を入出力できる。また、回線側は、D/A(Digital to Analog converter:図示せず)および、A/D(Analog to Digital converter:図示せず)により、各種アナログ情報を入出力できる。
以上により、本発明で使用する汎用の1チップCPU部1300では、CPU部1300外部のデジタル情報やアナログ情報をCPU部1300に取り込み、各種信号処理を行い、結果をデジタル情報およびアナログ情報としてCPU部1300の外部に出力できる。また、本発明で使用したCPU部1300には、第1クロック発振回路部1310の低速低精度のアナログ発振回路も搭載されている。
DTE−IF部1600は、外部DTEとの外部インタフェース用の回路部であり、検針装置等で必要な、CPU部1300でサポートされていない外部インタフェース等をサポートする時にオプション搭載するものである。
<第4−2段階:図14関係の補足>
図14の第1クロック発振回路部1310は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をCPU外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等(図19の1500)に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ppm〜±数10ppm程度の精度が得られるが、この発振回路部ではアナログのため、±400kppmなどの低精度となる。
図14の第1クロック発振回路部1310は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をCPU外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等(図19の1500)に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ppm〜±数10ppm程度の精度が得られるが、この発振回路部ではアナログのため、±400kppmなどの低精度となる。
無線送受信部1400内部の第2クロック発振回路部1410であるが、無線周波数の生成で±4ppm等の高精度の発振周波数が要求されているため、一般的には高精度の水晶発振回路部等が搭載されている。本発明の実施の形態も同様であり、400MHz帯及び1,200MHz帯に適用可能な高速高精度の水晶発振回路が搭載されている。
本発明では、無線で必要な周波数を分周し、CPU部に必要な高速発振周波数、例えば、7,987.2kHz、3,993.6kHz、または1,996.8kHz等を生成し、CPU部1300にクロック供給している。
<第4−3段階:図15関係の補足>
間欠時間分周部1321は、図2の間欠信号2100を生成する。
間欠時間分周部1321は、間欠信号e(図15)のオフからオンへの立ち上がりで、間欠時間2110をカウント開始する。ここでは、可変のカウント時間がk0(図15)で与えられており、本発明では例えば28〜68カウントである。第1クロック周波数k(図15)の周波数が約10kHzの場合には、48カウントで約4.8msとなり、4.8ms時点で間欠時間分周部1321は、カウントアップ信号k1(図15)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部1321はカウントを休止する。
間欠時間分周部1321は、図2の間欠信号2100を生成する。
間欠時間分周部1321は、間欠信号e(図15)のオフからオンへの立ち上がりで、間欠時間2110をカウント開始する。ここでは、可変のカウント時間がk0(図15)で与えられており、本発明では例えば28〜68カウントである。第1クロック周波数k(図15)の周波数が約10kHzの場合には、48カウントで約4.8msとなり、4.8ms時点で間欠時間分周部1321は、カウントアップ信号k1(図15)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部1321はカウントを休止する。
待機時間分周部1323は、図2の待機時間2210を生成する。
待機時間分周部1323は、間欠信号e(図15)のオンからオフへの立ち下がりで、待機時間2210(図2)をカウント開始する。ここでは、可変の分周比m(図14)が分周比情報展開回路部5380より与えられており、本発明では例えば(12,000−28=11,972)〜(28,000−68=27,932)カウントの動的信号である。第1クロック周波数k(図14)の周波数が約10kHzの場合には、(20,000−48=19,952)カウントで約2秒となり、約2秒時点で待機時間分周部1323は、カウントアップ信号k2(図15)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、待機時間分周部1323はカウントを休止する。
待機時間分周部1323は、間欠信号e(図15)のオンからオフへの立ち下がりで、待機時間2210(図2)をカウント開始する。ここでは、可変の分周比m(図14)が分周比情報展開回路部5380より与えられており、本発明では例えば(12,000−28=11,972)〜(28,000−68=27,932)カウントの動的信号である。第1クロック周波数k(図14)の周波数が約10kHzの場合には、(20,000−48=19,952)カウントで約2秒となり、約2秒時点で待機時間分周部1323は、カウントアップ信号k2(図15)を間欠信号生成部1322に通知する。この後は、再度のトリガがかかるまで、待機時間分周部1323はカウントを休止する。
間欠信号生成部1322は、待機時間分周部1323のカウントアップ信号k2(図15)をトリガとして、間欠信号2100を立ち上げ、間欠時間分周部1321のカウントアップ信号k1(図15)で間欠信号をオンからオフに切り替え、間欠信号e(図15)を生成し、間欠時間分周部1321および待機時間分周部1323に間欠信号e(図15)をフィードバックする。以上により、間欠信号2000(図2)が生成される。
<第4−4段階:分周比情報展開回路部>
図20は、実施の形態12の分周比情報展開回路部5380の詳細を説明したものである。
図20は、実施の形態12の分周比情報展開回路部5380の詳細を説明したものである。
量子化情報フィードバック部1385は、加算器1386、LM(リミッタ)1387、遅延素子1388より構成される。
加算器1386は、高精度分周比情報p(図20)と誤差情報v(図20)を遅延させた誤差情報v0(図20)を加算することで、新たな更新情報p0(図20)を得る。
LM(リミッタ)1387は、更新情報p0(図20)に上限/下限、ここでは、±16,000に値を制限し、量子化前入力情報t(図20)を得る。
量子化部5390は、1ビット右シフト量子化部1391、加算器1392、逆量子化部(1ビット左シフト回路部)1393、加算器1394から構成される。
1ビット右シフト量子化部1391は、量子化前入力情報t(図20)、具体的には±16,000のビットに丸目操作(図示せず)を行い、1ビット右シフトをして、±8,000に制限(四捨五入)した値t0(図20)を得る。
加算器1394は、固定値t2(図20)20,000より、間欠時間制御情報k0(図20)を減算し、結果t1(図20)を得る。この後、加算器1392は、±8,000の値t0(図20)を所望の分周比情報m(図20)にシフトするため、可変値t1(図20)を加算する。ここでのt1(図20)は、待機時間2210の所望の分周比を得るため、中心値のシフトと共に、間欠時間2110分のカウント値28〜68を差し引いた値としていることに注意が必要である。
逆量子化部1393は、量子化信号t0(図20)を逆量子化し、量子化前情報、ただし、丸目操作や四捨五入はなしの純粋、逆量子化情報u(図20)を得る。
量子化誤差抽出部1395は、加算器1396より構成される。
加算器1396は、量子化前入力情報t(図20)から、逆量子化情報u(図20)を差し引き、誤差情報v(図20)を得、量子化情報フィードバック部1385にフィードバック情報を供給する。
加算器1396は、量子化前入力情報t(図20)から、逆量子化情報u(図20)を差し引き、誤差情報v(図20)を得、量子化情報フィードバック部1385にフィードバック情報を供給する。
以上により、分周比情報展開回路部5380では、高精度分周比情報p(図20)を時間軸上で情報展開することで、より低精度の分周比情報m(図20)を得る。
例えば、2ビットの高精度情報があり、これを1ビット情報で時間軸展開したとすると、2ビットは4パターンであるため、時間軸では、00、01、10、11の4パターンとなる。この時間軸上での1ビット*2回のセット情報により、等価的に2ビットの高精度情報を得る。これと同じ動作をビット数は異なるが、分周比情報展開回路部5380では実施していることとなる。
本発明の実施例では、約15ビットの高精度分周比情報p(図20)を約14ビットの精度も持つ分周比情報m(図20)に時間軸で展開制御する例を示したが、当然ながら、これらのビット数は設計事項であり、システム要求に合わせ、任意にパラメータを最適化可能である。
<第4−5段階:間欠時間長計測回路部>
図21の間欠時間長計測回路部5330は、間欠時間長計測回路部1330と、判5331、加算器5332、LM5333、遅延素子5334、判5335、時間長変換ROM5336、加算器5337、より構成されている。
図21の間欠時間長計測回路部5330は、間欠時間長計測回路部1330と、判5331、加算器5332、LM5333、遅延素子5334、判5335、時間長変換ROM5336、加算器5337、より構成されている。
図21の間欠時間長計測回路部5330は、間欠信号2100を固定分周とするか、可変分周とするかで、2通りの動作が可能な構成となっている。
具体的には、判5335に入力されているe6(図21)を固定と設定するか、可変と設定するかで、判5335の出力k0(図21)の値を制御することが可能である。
e6(図21)を固定と設定した場合には、判5335の出力k0(図21)は48の固定カウント値となり、e6(図21)を可変と設定した場合には、判5335の出力k0(図21)は28〜68の可変カウント値となる。
可変と設定した場合には、時間長変換ROM5336の出力内容k5(図21)が、入力k0(図21)の値により変更され、間欠時間制御情報k0(図21)の値の変化に応じた計測結果n(図21)を得ることが可能となる。以降、2つのモードの動作について、個々に説明していく。まずは、固定分周モードである。
間欠時間長計測回路部1330は、カウントイネイブル端子を搭載したカウンタ回路である。間欠時間長計測回路部1330には、第2クロック発振回路部1410より、例えば、約3,993.6kHz±4ppmの第2クロック周波数f(図21)が基準クロック信号として供給される。また、間欠信号e(図21)は、間欠時間長計測回路部1330のカウントイネイブル端子に接続され、間欠時間2110のみ、時間長をカウントし、実測結果e1(図21)を加算器5337経由、計測結果n(図21)として出力する。
間欠時間2110の時間長は、周波数範囲が6kHz〜14kHzであり、オンのカウント時間が例えば、48カウント固定であれば、時間長の長さは、約3.428ms〜約8.000msとなる。これを例えば、第2クロック周波数f(図21)3,993.6kHzでカウントする。このため、カウント結果は、13,692〜31,949カウントとなる。
差分的には、31,949−13,692=18,257通りとなり、等価分解能は、約14.15ビットのビット精度となる。ただし、第1クロック周波数k(図21)および第2クロック周波数f(図21)は非同期であるため、量子化が±1ビットの時間長分、間欠信号e(図21)の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±13ビットとなる。
この実質の等価分解能約13ビットの情報を加算器5337経由、計測結果n(図21)として出力する。この場合のk5(図21)の値は、48の固定分周のため、0となる。
尚、本実施の形態では、第2クロック周波数f(図21)を約3,993.6kHz±4ppmとしたが、当然ながら、システム要求仕様に従い、より低速とした周波数としてもよい。このことで、分解能は悪化するが、システムとしてのより低消費電力化が図れる。
次に可変分周モードの場合について、以下に説明する。
間欠時間2110の時間長は、周波数範囲が6kHz〜14kHzであり、オンのカウント時間が例えば、28〜68カウントと可変であれば、時間長の長さは、大きく変化し、最悪の場合には、約2.000ms〜約11.333msとなる。これを例えば、第2クロック周波数f(図21)3,993.6kHzでカウントする。このため、カウント結果は、7,987〜45,261カウントとなる。
ただし、実際には、本発明での間欠信号e(図21)は、typ.4.8msでフィードバックされるため、間欠時間長計測回路部1330の出力e1(図21)の値は、typ.19,169となる。
最悪ケースの差分値は、45,261−7,987=37,274通りとなり、等価分解能は、約15.19ビットのビット精度となる。
ただし、第1クロック周波数k(図21)および第2クロック周波数f(図21)は非同期であるため、量子化が±1ビットの時間長分、間欠信号e(図21)の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±14ビットとなる。
ただし、第1クロック周波数k(図21)および第2クロック周波数f(図21)は非同期であるため、量子化が±1ビットの時間長分、間欠信号e(図21)の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±14ビットとなる。
この実質の等価分解能約14ビットの情報を加算器5337経由、計測結果n(図21)として出力する。
この場合のk5(図21)の値は、28〜68の可変分周のため、この値が加味された計測結果n(図21)を得る。時間長変換ROM5336の内容は後述する。
この場合のk5(図21)の値は、28〜68の可変分周のため、この値が加味された計測結果n(図21)を得る。時間長変換ROM5336の内容は後述する。
実測結果e1(図21)は、時間軸上で変動する信号であるため、この変動信号を時間軸上で積分し、平均的な制御値=k0(図21)、即ち、e5、e2(図21)を得る。
また、実測結果e1(図21)は、間欠時間制御情報k0(図21)の値に依存した実測結果であるため、判5331では、e2(図21)を加味した値で誤差を判定し、判定結果e3(図21)を得る。
加算器5332は、判定結果e3(図21)とe2(図21)とを加算し、加算結果e4(図21)を得ると共に、加算結果をLM(リミッタ)5333に出力する。
LM(リミッタ)5333は、e4(図21)を所定の範囲に制限し、制限結果e5(図21)を得る。また、LM5333は、制限結果e5(図21)を遅延素子5334に格納すると共に、判5335に出力する。
判(判定回路)5335は、固定分周モードの場合には、固定値48をk0(図21)として出力し、可変分周モードの場合には、e5(図21)をそのままk0(図21)として出力する。
時間長変換ROM5336では、所定のテーブル内容(後述)に従い、k5(図21)を得る。
加算器5337は、e1(図21)とk5(図21)とを加算し、加算結果を計測結果n(図21)として出力する。
次に、図22に従い、前記動作の概要をさらに詳しく説明する。
図22は、実施の形態11〜14における制御情報6000の概要を示したものである。縦軸の項目は1〜41項目を示しており、これは、6100(k0)の値28〜68の値に依存したテーブルとなっている。結果として、カウント値6800(n)を得る。
図22は、実施の形態11〜14における制御情報6000の概要を示したものである。縦軸の項目は1〜41項目を示しており、これは、6100(k0)の値28〜68の値に依存したテーブルとなっている。結果として、カウント値6800(n)を得る。
6100(k0)の第21項は、中心分周比48を示している。
6200(周波数)は、6100(k0)に対応した周波数値5.83kHz〜14.17kHzを示している。
6300(e)は、間欠信号e(図21)の判5331(図21)における上限判定および下限判定の閾値における時間長msを示したものである。判5331(図21)では、第2クロック周波数fによるカウント結果の判断閾値を±0.75カウント点においており、この2つの閾値を超えた場合に、上限を超えたか、下限を下回ったかを判定し、判定結果e3(図21)を得るようにしている。このため、判定閾値の前後の±0.76と±0.74の2種類の時間長msを示している。
6400(e1)は、実測結果e1(図21)の結果を示したものである。±0.75の閾値を意識し、±0.76と±0.74のカウント時のカウント値=実測結果e1を示したものである。
6500(閾値)は、判5331の内部の閾値(±の符号は省略)を示したものである。この閾値は、6100(k0)の値に依存して変化する値となっている。
6600(e1)は、実測結果e1の閾値判定結果が、確かに±0.75以下では必要カウント制御量が0であり、±0.75を超えた領域では、必要カウント制御量が所望の±1を得ていることを確認検証したものである。これにより、k0(図21)の値が変化しても、適正なフィードバック制御が可能であることを示している。
6700(k5)は、k0(図21)の値が28〜68まで変化した場合の時間長変換ROM5336(図21)の内容を示したものである。6100(k0)の値が48の場合には、6700(k5)は0となっており、実測結果e1(図21)がそのまま、加算器5337(図21)を通過し、計測結果n(図21)となる。
6800(n)は最終的な計測結果n(図21)を示している。また、6900(誤差)は最終的な誤差を示したものである。この誤差は±1に入っており、制御精度としては十分な誤差となっている。
<第4−6段階:分周比変換回路部>
図23は、実施の形態13の分周比変換回路部5340の詳細を説明したものである。
図23は、分周情報生成回路部1350と時間長変換回路部5360とから構成される。尚、分周情報生成回路部1350は、図11の実施の形態3で説明したものと同一であるため、説明は割愛する。
図23は、実施の形態13の分周比変換回路部5340の詳細を説明したものである。
図23は、分周情報生成回路部1350と時間長変換回路部5360とから構成される。尚、分周情報生成回路部1350は、図11の実施の形態3で説明したものと同一であるため、説明は割愛する。
第1クロック周波数をk(図17)kHz、この時に、例えば、間欠信号周期が2,000msとなる分周比をp(図17)とすると、p(図17)/k(図17)=2,000msとなるため、第1クロック周波数k(図17)と高精度分周比情報p(図17)とは、正に直線関係にある。
一方、例えば、間欠時間長約4.8msに対してのカウント数は28〜68カウントと可変であるため、計測結果n(図17)は、(28〜68)/k(図17)kHzの時間長msに対するカウント結果となるため、計測結果n(図17)は第1クロック周波数k(図17)に対して、直線関係ではなく、周波数に反比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の計測結果n(図17)は、カウント数となっており、このカウント数は周波数と直線関係ではなく、周波数に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
本発明では早めの段階で変換を実施していることを特徴としている。具体的には、最初の段階で時間長情報から分周比情報の変換を行い、フィードバックの最終段階で、逆の分周比情報から時間長情報への変換を実施し、全体処理量の最小化を実現していることを特徴としている。
具体的には、図23を用いてさらに説明する。
時間長変換回路部5360は、乗算器1361、加算器1362、加算器1363、判(判定回路)1364、加算器1365、LM(リミッタ)1366、遅延素子1367、乗算器1368、ROM5361から構成されている。ROM5361が新たに追加されているところが、時間長変換回路部5360と1360との相違点である。
時間長変換回路部5360は、乗算器1361、加算器1362、加算器1363、判(判定回路)1364、加算器1365、LM(リミッタ)1366、遅延素子1367、乗算器1368、ROM5361から構成されている。ROM5361が新たに追加されているところが、時間長変換回路部5360と1360との相違点である。
まず、温度や電圧、素子のバラツキ等で第1クロック周波数k(図17)は、約6kHz〜約14kHzと大きく変動する。これらの変動要因による変動情報s(図23)は、分周情報生成回路部1350に入力される。ただし、実施の形態13では、後述する変動周波数推定回路部1370は実装していないため、実施の形態13での変動情報s(図23)はゼロが加算器1351に入力される。
図23の分周情報生成回路部1350は、図11の分周情報生成回路部1350と同一内容であるため、説明は割愛する。
時間長変換回路部5360では、入力された高精度分周比情報p(図23)を推定時間長情報r(図23)に変換する。因みに、この時間長への変換は単純なROMでも良いが、ROM容量は比較的大きなROM容量が必要であるため、コストアップとなる。本発明では、以下に示す回路で時間長への変換を行っており、安価な実現方式となっている。
以下、時間長変換回路部5360の細部について説明する。
信号p(図23)は、例えば、15ビットのビット精度で2秒の間欠信号を生成する場合には、本来、24,000〜56,000であるが、中間の40,000を差し引いて、40,000±16,000の値とし、実際には、この差分情報±16,000を信号p(図23)として入力する。このことで、CPU内部の信号処理をできるだけ、16ビットの範囲で扱えるようにしている。
信号p(図23)は、例えば、15ビットのビット精度で2秒の間欠信号を生成する場合には、本来、24,000〜56,000であるが、中間の40,000を差し引いて、40,000±16,000の値とし、実際には、この差分情報±16,000を信号p(図23)として入力する。このことで、CPU内部の信号処理をできるだけ、16ビットの範囲で扱えるようにしている。
次に、第1クロック周波数k(図17)と計測結果n(図17)との関係であるが、前述したように周波数に反比例の関係となっており、扱いが難しい。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と2種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と2種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
具体的には、まず、計測結果n(図17)と分周比情報の変換であるが、これは、判(判定回路)1354時点で行っている。判1354の入力n0(図23)は時間長の誤差情報であるが、判1354の出力情報n1は、反比例から比例関係に変換するため、変換後の値n1を極性逆転させた微小信号とし、時間長情報から分周比情報への変換を行っている。
より具体的には、計測結果n(図23)の値が推定時間長情報r(図23)より大きい場合には、推定時間長情報r(図23)の値が小さいということであり、従って、判1354では例えば、−LSB(Least Significant Bit)の値を出力し、信号p(図23)の値を減少させ、信号r(図23)の値を増大させる。
逆に計測結果n(図23)の値が、推定時間長情報r(図23)より小さい場合には、推定時間長情報r(図23)の値が大きいということであり、従って、判1354では例えば、+LSBの値を出力し、信号pの値を増大させ、推定時間長情報r(図23)の値を減少させる。以上により、推定時間長情報r(図23)の値は、計測結果n(図23)の値に収束する。収束した結果p(図23)は、正に所望の分周比となる。
判1354の値は仮に±LSBとしたが、これは、システムの要求仕様に従い、積分時間を最適化する。
時間長変換回路部5360の基本的な考え方は、高精度分周比情報p(図23)と、計測結果n(図23)の関係にある。ここでのpは前述したオフセット値を含む値、即ち、40,000±16,000と仮定する。高精度分周比情報p(図23)は、周波数k(図17)に対して、p/k=2000msとなるように制御する。p=k*2000msとなる。一方、計測結果n(図23)は、n=(28〜68)/k*3993.6kHzの関係にある。従って、このpとnを乗算した結果をp2とすれば、p2=p*n=k*2000ms*(28〜68)/k*3993.6kHz=2000*(28〜68)*3993.6=k0の値に依存した固定値=基準値p3(図23)となり、周波数のパラメータが消える。従って、高精度分周比情報p(図23)と計測結果n(図23)=推定時間長情報r(図23:収束時)を乗算すれば、高精度分周比情報p(図23)を推定時間長情報r(図23)に変換可能である。
このために、時間長変換回路部5360では、時間長変換回路部1360に新たにROM5361を設け、間欠時間制御情報k0に従い、基準値p0(図23)への変換を行っている。ROM5361の変換内容をどう生成するかは、設計事項であるため、説明は割愛する。
また、本発明では、16ビット領域での乗算に抑えたいため、この乗算は、少し難解である。具体的には、高精度分周比情報pは、n=40,000±16,000の値であり、これにr(図23)を乗算することになるため、(40,000±p)*r、即ち、固定値p8(図23:40,000)*r+p*rの計算とすれば、良い。この計算は、乗算器1361、乗算器1368、加算器1362で実現し、一定値p2(図23)を得る。この値は一定値を期待しているため、所望の一定値に収束すべく基準値p3(図23)との誤差を加算器1363より実施する。得られた誤差情報p4(図23)を判1364に入力し、判定結果±LSBを得て、加算器1365、LM1366、遅延素子1367により、所望の推定時間長情報r(図23)を得る。この基本動作は、前述した、分周情報生成回路部1350内の積分動作と同様であるため、詳細説明は割愛する。
<第4−7段階:変動周波数推定回路部>
図12は、実施の形態4の変動周波数推定回路部1370の詳細を説明したものであるが、そのまま、図18の実施の形態14にも適用可能であるため、説明は割愛する。
図12は、実施の形態4の変動周波数推定回路部1370の詳細を説明したものであるが、そのまま、図18の実施の形態14にも適用可能であるため、説明は割愛する。
尚、実施の形態1〜4及び実施の形態11〜14では、各種信号処理内容を示したが、実際の処理にあたっては、これらの全ての処理を一式、間欠時間2110内で完結する必要はなく、システム要求仕様にあわせて、分散処理を実施し、さらなる低消費電力化を実施しても良い。
以上、本発明の実施の形態を、図示の実施の形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
テレメータ、テレコントロール用、及びデータ伝送用特定小電力無線は、400MHz帯、及び1200MHz帯で、遠隔制御やデータ取得のために使用するものであり、水道等の社会インフラのみならず、クレーン、溶鉱炉制御装置、無人搬送台車や構内ディーゼル機関車など、鉄鋼・建設分野などの産業用途を中心に利用が進んでいる。
総務省の電波の利用状況調査(平成21年度〜平成26年度)によれば、これらの出荷台数は毎年130万台前後で推移している。また、ドローン制御、農薬散布、無人重機、救助用ロボット、山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、新たな利用用途の拡大の検討も進んでおり、本発明はこれらの産業分野等にも利用が可能である。
また、一般的な同期装置で、間欠処理型で高精度周波数同期が必要な用途に幅広く利用が可能である。
総務省の電波の利用状況調査(平成21年度〜平成26年度)によれば、これらの出荷台数は毎年130万台前後で推移している。また、ドローン制御、農薬散布、無人重機、救助用ロボット、山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、新たな利用用途の拡大の検討も進んでおり、本発明はこれらの産業分野等にも利用が可能である。
また、一般的な同期装置で、間欠処理型で高精度周波数同期が必要な用途に幅広く利用が可能である。
(図1関係)
1000:間欠信号生成装置
1100:電池部
1200:電源制御部
1300:CPU部
1400:無線送受信部
1500:温度、電圧、素子
1600:DTE−IF部
1410:第2クロック発振回路部
(図2関係)
2000:間欠信号タイムチャート
2100:間欠信号
2200:待機信号
2110:約4.8ms
2210:待機時間
2310:約2秒(間欠制御周期)
2120:カウントx
2220:カウントy
2130:間欠処理時間
2230:待機時間
2330:約2秒(間欠制御周期)
(図3関係)
3000:選択肢、比較表
3100:項
3200:区分
3300:選択肢
3400:評価項目
3500:総合判断
(図4関係)
1310:第1クロック発振回路部
1320:間欠信号生成回路部
1330:間欠時間長計測回路部
1340:分周比変換回路部
1380:分周比情報展開回路部
(図5関係)
1321:間欠時間分周部
1322:間欠信号生成部
1323:待機時間分周部
(図6関係)
1385:量子化情報フィードバック部
1390:量子化部
1395:量子化誤差抽出部
(図7関係)
1350:分周情報生成回路部
1360:時間長変換回路部
(図8関係)
1370:変動周波数推定回路部
(図10関係)
1386:加算器
1387:LM(リミッタ)
1388:遅延素子
1391:1ビット右シフト量子化部
1392:加算器
1393:逆量子化部
1396:加算器
(図11関係)
1351:加算器
1352:LM(リミッタ)
1353:加算器
1354:判(判定回路)
1355:加算器
1356:LM(リミッタ)
1357:遅延素子
1361:乗算器
1362:加算器
1363:加算器
1364:判(判定回路)
1365:加算器
1366:LM(リミッタ)
1367:遅延素子
1368:乗算器
(図12関係)
1371:温度センサ
1372:加算器
1373:乗算器
1374:電圧センサ
1375:加算器
1376:乗算器
1377:遅延素子
1378:加算器
5371:加算器
5372:判(判定回路)
5373:加算器
5374:LM(リミッタ)
5375:遅延素子
(図13関係)
4000:変動要因一覧
4100:区分
4200:周波数
4300:温度
4400:電圧
4500:素子
(図14関係)
5320:間欠信号生成回路部
5330:間欠時間長計測回路部
5340:分周比変換回路部
5380:分周比情報展開回路部
(図16関係)
5390:量子化部
(図17関係)
5360:時間長変換回路部
(図20関係)
1394:加算器
(図21関係)
5331:判(判定回路)
5332:加算器
5333:LM(リミッタ)
5334:遅延素子
5335:判(判定回路)
5336:時間長変換ROM
5337:加算器
(図22関係)
6000:制御情報一覧
6100:k0
6200:周波数
6300:e
6400:e1
6500:閾値
6600:e1(カウント誤差)
6700:k5
6800:n
6900:誤差
(図23関係)
5361:ROM
1000:間欠信号生成装置
1100:電池部
1200:電源制御部
1300:CPU部
1400:無線送受信部
1500:温度、電圧、素子
1600:DTE−IF部
1410:第2クロック発振回路部
(図2関係)
2000:間欠信号タイムチャート
2100:間欠信号
2200:待機信号
2110:約4.8ms
2210:待機時間
2310:約2秒(間欠制御周期)
2120:カウントx
2220:カウントy
2130:間欠処理時間
2230:待機時間
2330:約2秒(間欠制御周期)
(図3関係)
3000:選択肢、比較表
3100:項
3200:区分
3300:選択肢
3400:評価項目
3500:総合判断
(図4関係)
1310:第1クロック発振回路部
1320:間欠信号生成回路部
1330:間欠時間長計測回路部
1340:分周比変換回路部
1380:分周比情報展開回路部
(図5関係)
1321:間欠時間分周部
1322:間欠信号生成部
1323:待機時間分周部
(図6関係)
1385:量子化情報フィードバック部
1390:量子化部
1395:量子化誤差抽出部
(図7関係)
1350:分周情報生成回路部
1360:時間長変換回路部
(図8関係)
1370:変動周波数推定回路部
(図10関係)
1386:加算器
1387:LM(リミッタ)
1388:遅延素子
1391:1ビット右シフト量子化部
1392:加算器
1393:逆量子化部
1396:加算器
(図11関係)
1351:加算器
1352:LM(リミッタ)
1353:加算器
1354:判(判定回路)
1355:加算器
1356:LM(リミッタ)
1357:遅延素子
1361:乗算器
1362:加算器
1363:加算器
1364:判(判定回路)
1365:加算器
1366:LM(リミッタ)
1367:遅延素子
1368:乗算器
(図12関係)
1371:温度センサ
1372:加算器
1373:乗算器
1374:電圧センサ
1375:加算器
1376:乗算器
1377:遅延素子
1378:加算器
5371:加算器
5372:判(判定回路)
5373:加算器
5374:LM(リミッタ)
5375:遅延素子
(図13関係)
4000:変動要因一覧
4100:区分
4200:周波数
4300:温度
4400:電圧
4500:素子
(図14関係)
5320:間欠信号生成回路部
5330:間欠時間長計測回路部
5340:分周比変換回路部
5380:分周比情報展開回路部
(図16関係)
5390:量子化部
(図17関係)
5360:時間長変換回路部
(図20関係)
1394:加算器
(図21関係)
5331:判(判定回路)
5332:加算器
5333:LM(リミッタ)
5334:遅延素子
5335:判(判定回路)
5336:時間長変換ROM
5337:加算器
(図22関係)
6000:制御情報一覧
6100:k0
6200:周波数
6300:e
6400:e1
6500:閾値
6600:e1(カウント誤差)
6700:k5
6800:n
6900:誤差
(図23関係)
5361:ROM
Claims (5)
- 第1クロック周波数を生成可能な第1クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第1クロック周波数を第1の可変分周比で生成し、前記待機時間は前記第1クロック周波数を前記第1の可変分周比とは異なる第2の可変分周比で生成する間欠信号生成回路部と、
前記第1クロック周波数よりも高速高精度の第2クロック周波数を生成可能な第2クロック発振回路部と、
前記間欠時間の時間長を前記第2クロック周波数で計測し、前記第1の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第2の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
推定時間長情報と前記計測結果との誤差を時間積分することで、高精度分周比情報を生成し、ここで、前記高精度分周比情報より、前記第1クロック周波数の周波数情報を消した前記推定時間長情報を生成する分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。 - 前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、請求項1記載の間欠信号生成装置。 - 前記分周比変換回路部は、前記高精度分周比情報と前記推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第1クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする請求項1又は2に記載の間欠信号生成装置。 - 前記分周比変換回路部は、前記第1クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第1クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、請求項1又は2又は3記載の間欠信号生成装置。 - 前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第1の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第1の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、請求項1又は2又は3又は4記載の間欠信号生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017049255A JP6350955B1 (ja) | 2017-03-14 | 2017-03-14 | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017049255A JP6350955B1 (ja) | 2017-03-14 | 2017-03-14 | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017049254A Division JP2018152801A (ja) | 2017-03-14 | 2017-03-14 | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6350955B1 true JP6350955B1 (ja) | 2018-07-04 |
JP2018152802A JP2018152802A (ja) | 2018-09-27 |
Family
ID=62779837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017049255A Active JP6350955B1 (ja) | 2017-03-14 | 2017-03-14 | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6350955B1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658406A (en) * | 1985-08-12 | 1987-04-14 | Andreas Pappas | Digital frequency divider or synthesizer and applications thereof |
JPH04165716A (ja) * | 1990-10-29 | 1992-06-11 | Nec Corp | 周波数制御回路 |
JPH04170823A (ja) * | 1990-11-05 | 1992-06-18 | Sony Corp | 無線通信装置 |
JPH09113654A (ja) * | 1995-10-16 | 1997-05-02 | Nec Ic Microcomput Syst Ltd | 間欠受信制御器 |
JP2004503977A (ja) * | 2000-06-15 | 2004-02-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積回路においてクロックパルスを生成するためのキャリブレーション装置およびキャリブレーション方法 |
JP2009290826A (ja) * | 2008-06-02 | 2009-12-10 | Nec Corp | 移動通信装置の間欠受信方式および間欠受信方法 |
JP6155346B2 (ja) * | 2013-03-15 | 2017-06-28 | エルジー・ケム・リミテッド | コーティング組成物 |
-
2017
- 2017-03-14 JP JP2017049255A patent/JP6350955B1/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658406A (en) * | 1985-08-12 | 1987-04-14 | Andreas Pappas | Digital frequency divider or synthesizer and applications thereof |
JPH04165716A (ja) * | 1990-10-29 | 1992-06-11 | Nec Corp | 周波数制御回路 |
JPH04170823A (ja) * | 1990-11-05 | 1992-06-18 | Sony Corp | 無線通信装置 |
JPH09113654A (ja) * | 1995-10-16 | 1997-05-02 | Nec Ic Microcomput Syst Ltd | 間欠受信制御器 |
JP2004503977A (ja) * | 2000-06-15 | 2004-02-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積回路においてクロックパルスを生成するためのキャリブレーション装置およびキャリブレーション方法 |
JP2009290826A (ja) * | 2008-06-02 | 2009-12-10 | Nec Corp | 移動通信装置の間欠受信方式および間欠受信方法 |
JP6155346B2 (ja) * | 2013-03-15 | 2017-06-28 | エルジー・ケム・リミテッド | コーティング組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP2018152802A (ja) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11709534B2 (en) | Method and apparatus for managing global chip power on a multicore system on chip | |
US5697082A (en) | Self-calibrating frequency standard system | |
EP3400453A1 (en) | Reference circuit for metrology system | |
JP2019039882A5 (ja) | ||
US9829880B2 (en) | System and method for modelling load in an electrical power network | |
US6958951B2 (en) | Adaptive Kalman Filter process for controlling an ensemble clock | |
US6636121B2 (en) | Method for estimating crystal coefficient values for a signal generator | |
CN104199481A (zh) | 一种基于fpga的延时链温度漂移在轨修正装置及方法 | |
CN101944911A (zh) | 锁相环电路 | |
US10411683B2 (en) | Information processing device, information processing method, and computer-readable recording medium | |
JP6155436B1 (ja) | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 | |
JP6350955B1 (ja) | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 | |
JP2018152801A (ja) | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 | |
CN112236942A (zh) | NB-IoT设备的睡眠定时器的数字石英温度和漂移补偿的方法和装置 | |
WO2017183232A1 (ja) | 制御装置、制御システム、制御方法及びプログラム | |
JP6570915B2 (ja) | ディジタル温度電圧補償型発振器 | |
KR101731698B1 (ko) | 발진기, 주파수 분주기 회로, 및 클록킹 펄스 억제 회로를 포함하는 타임 베이스 | |
US12080530B2 (en) | Model reference adaptive control with signum projection tensor operations | |
JP6664254B2 (ja) | ガス消費管理システム | |
CN102739155B (zh) | 频率产生器、频率产生器的校正电路及多阶补偿单元 | |
US8630386B2 (en) | Clock recovery in a battery powered device | |
KR20170093356A (ko) | Plc에 내장된 rtc 장치의 시각 보정 방법 및 그 plc | |
EP3517892A1 (en) | Multiple sensor integration | |
CN103901940A (zh) | 一种产生数字余弦信号的方法 | |
KR20150113544A (ko) | Gps 신호를 이용하여 무선 주파수를 조절할 수 있는 단말기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6350955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180927 |