CN101944911A - 锁相环电路 - Google Patents

Abstract

一种锁相环电路，包括：主路径，通过该主路径传播输入信号并且输出实际信号；主反馈路径，通过该主反馈路径将实际信号反馈回所述主路径的输入级；以及局部反馈路径，通过该局部反馈路径执行从所述主路径的中间的路径到输入级侧的中间的路径的反馈；主路径包括相位检测器、环路滤波器、以及受控振荡器，局部反馈路径包括复制物部分、延迟部分、第一减法器、以及第二减法器。

Description

锁相环电路

技术领域

本发明涉及一种锁相环(PLL)电路，并且更具体地涉及在其中包含死区时间(dead time)的PLL电路。

背景技术

信号处理从模拟到数字的演进导致在现有技术中实现了曾经难以执行的复杂处理，并且基本上消除了在处理变化方面的问题。

然而，另一方面，基于数字实现的信号处理具有增大由于数字处理引起的延迟的趋势。

尽管在信号沿一个方向流动时该增大不是太大问题，但是在PLL等的环路处理中，系统容易变得不稳定。

在控制理论中，该延迟被称为“死区时间”，并且不同于在低通滤波器等中出现的“延迟时间”。

在环路中包含死区时间的PLL出现在诸如存储、通信或广播之类的各种实际应用中。

如在控制理论中公知的，该死区时间使得环路特性不稳定，并且恶化稳定性特性。

很久以前已经知道作为补偿环路中的死区时间的方法的Smith方法。Smith方法公开在由Otto J.M.Smith于1960年1月6日提交、1964年7月21日授权的美国专利第3,141,982号“CONTROL SYSTEM FOR USE INCONTROL OF LOOPS WITH DEAD TIME”中。

发明内容

然而，Smith方法提出用于工厂设备(plant)的反馈控制系统，因此不能原样用于PLL电路中。

关于由Smith方法的使用应用导致的困难之一，控制量是被称为“相位”的虚拟量，因此随着时间稳定地增大。Smith方法是基于遵循类步阶的输入改变的假设的系统，因此不能被应用于斜坡输入。

关于Smith方法的另一问题是使得作为PLL电路的构成元件的压控振荡器(VCO)(或对应于VCO的机构)作为理想的积分器进行工作。由于Smith方法通过使用控制目标的复制物来补偿死区时间，因此推断Smith方法不能被用于这样的非稳定系统。

已经以不同方式尝试了Smith方法用于无损积分器系统的扩展。Smith方法用于无损积分器系统的一种扩展，例如，在1996年8月IEEE Trans.onAutomatic Control，Vol 41，No.8，第1199到1203页的M.R.Matausek和A.D.Micic的“A modified Smith Predictor for controlling a process with an integratorand long dead-time”(下文中称为非专利文献1)中描述。

然而，M.R.Matausek和A.D.Micic提出的方法也限于控制与Otto J.M.Smith提出的方法的控制对象落在相同分类下的控制对象。因此，M.R.Matausek和A.D.Micic提出的方法不能应对诸如PLL电路中的相位之类的不断地增大的斜坡输入。另外，至今尚未发现任何将Smith方法应用于在其中包含死区时间的PLL的尝试。

另一方面，源自不同构思的方法在A.Patapoutian于1999年5月13日提交、2001年5月22日授权的美国专利第6,236,343号“Loop Latencycompensated PLL”中公开。该方法是使得将卡尔曼(Kalman)预测器的配置应用于PLL电路，因此在原理上是高级的方法。然而，Kalman预测器本身仅仅是估计机构，因此如何设计环路特性仍是另一问题。

另外，未发现对于无限增大的相位的内部描述(internal description ofphase)的溢出问题的任何描述。

下文中，将详细讨论在将Smith方法简单应用于PLL电路时的问题。

通常，在讨论PLL电路的环路特性时，使用其中省略了不断增大的相位的框图。这样做的原因是：因为尽管输入信号的相位近似以恒定频率增大，但是由于PLL形成闭环以控制输入信号与VCO之间的相位差为零，因此VCO的相位也以与输入信号的速率近似相等的速率增大，其采取的仅仅是响应特性问题上的相位差。

图1是示出其中以接近于原始Smith方法的形式将死区时间补偿应用于PLL模型的控制系统的框图，在该PLL模型中采用了上述省略。

PLL模型10在主路径中具有相位检测器11、加法器(减法器)12、环路滤波器13、以及压控振荡器(VCO)14。而且，该PLL模型10在局部路径中具有积分器15、延迟时钟16、以及加法器(减法器)17。

相位检测器11的一部分提供虚拟相位信号和由PLL管理的真实相位误差信号之间的桥接。

由于死区时间趋于在相位检测器11中发生，因此在图1所示的模型中，死区时间集中于相位检测器11上。实际上，死区时间分散出现在环路中的各个位置中。

另外，根据原始的Smith方法，死区时间集中在VCO部分上而不是在相位检测器11上。然而，显然通过等效变换(等效变换的技术为领域技术人员广泛知晓)能够导致这样的形式。

布置在相位检测器11的后级(subsequent stage)的加法器12是用于补偿死区时间的路径。后面将给出其描述。

环路滤波器13布置在加法器12的后级，因此是PLL的环路的响应特性的控制模块。而且，依据来自环路滤波器13的输出信号控制VCO 14。

VCO 14是其中输出相位依据输入电压而改变的模块，并且因此在概念上可以被解释为以下功能：输出具有由作为频率的控制输入指定的相位的信号。因此，VCO 14在框图中被表示为理想积分器，这是因为在其输入和输出关系方面将其输入和输出通过积分算术运算耦合。来自VCO 14的输出信号被反馈到相位检测器11，由此闭合控制环路。

注意，从来自相位检测器11的输出信号到至VCO 14的输入信号的多个信号是在实际PLL中也真实存在的信号。

尽管VCO 14有时成为电流控制振荡器(ICO)或者否则成为数控振荡器(NCO)(其根据数字信号直接控制)，它们之间的区别在该讨论中无需考虑。

尽管上面是PLL电路的正常的方框配置，但是环路滤波器13和VCO 14之间的局部反馈是基于Smith方法的死区时间补偿系统。

在死区时间补偿系统中，首先布置对应于复制物的积分器15。使得作为积分增益的KiKv匹配主PLL的环路增益，而不是使得其恰好对应于主体的VCO 14的增益。原理上，其所采取的仅仅是局部反馈的增益和主系统的电路环路增益彼此相同。因此，将增益级放置在局部环路中的改变对于实现便利而言是灵活的。

如下描述复制物(replica)VCO和主VCO之间的另一区别。

也就是说，在实际PLL中，主VCO 14是以自由振荡(free-run)频率振荡的振荡器。然而，VCO的复制物不是被实现为振荡器，而是被实现为如在框图中所示的纯积分器或者在离散系统的情况下的累积加法器(累加器)。

在复制物VCO中模拟自由振荡频率是完全无用的。

在放置在复制物VCO之后的延迟级中，使得延迟量对应于主PLL环路的电路延迟量。而且，延迟级的前级中的部分和延迟级的后级中的部分之间的差被反馈回主环路，如图1所示，由此使得能够补偿死区时间。这是Smith方法的构思。该系统的输入/输出特性如表达式(1)所表示的那样来计算：

$\frac{y}{r}=\frac{\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β})\exp (-\mathrm{sL})}{s^2+\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β})}...\left(1\right)$

这里，死区时间因数exp(-sL)没有被包括在分母中。由于由分母表示的属性与在其中未包含死区时间的PLL中的属性相同，因此关于响应和稳定性可以进行与普通PLL中的讨论相同的讨论。然而，由于相位检测器的线性范围和PLL捕捉范围(pull-in range)之间的关系应该受到死区时间的影响，因此不可能进行完全相同的讨论。由于该关系在理论上尚未被很好地理解，因此通过在设计阶段执行仿真等可以确认该关系。通过仿真，该死区时间补偿系统成功地起作用。

然而，当将该死区时间补偿系统应用于实际控制PLL电路时，在输入频率和VCO的自由振荡频率之间存在频率误差的情况下，引起这样的问题：相位差不收敛到零。

这源于：频率误差保持为VCO的输入的恒定值。该恒定值由复制物VCO积分，以转变为斜坡信号并且转变为延迟级的前级中的部分和延迟级的后级中的部分之间的差，由此建立与斜坡信号的斜坡斜率和来自差电路的输出的延迟量的乘积成比例的偏移。由于在环路滤波器13中存在积分项，因此至环路滤波器13的输入需要收敛到零。因此，在足以匹配来自差电路的输出信号的相位偏移从相位检测器输出的状态下获得稳定。

另外，由于作为来自复制物VCO的输出信号的斜坡信号具有不断增大的属性，因此即使在使用任何种类的信号表示时，在原理上都不可能避免溢出。通过改变观点来讲，在考虑死区时间的PLL中，相位本身需要明确地管理。

总结上述内容，当将Smith方法应用于PLL电路时，需要解决以下两个问题：

(1)由死区时间补偿产生的相位偏移

(2)在来自复制物VCO的输出信号中产生的斜坡信号的溢出

为了解决上述问题已经做出了本实施例，因此期望提供PLL电路，其中补偿了环路内的死区时间，并且因此可以获得期望的特性。

为了达到上述期望，根据本发明的实施例，提供了一种PLL电路，包括：主路径，通过该主路径传播输入信号并且输出实际信号；主反馈路径，通过该主反馈路径将实际信号反馈回所述主路径的输入级；以及局部反馈路径，通过该局部反馈路径执行从所述主路径的中间的路径到输入级侧的中间的路径的反馈。所述主路径包括：相位检测器，布置在输入级中，用于检测输入信号和实际信号的相位；环路滤波器，布置在所述相位检测器的输出侧；以及受控振荡器，用于以对应于来自所述环路滤波器的输出信号的频率进行振荡以产生振荡信号，由此将振荡信号作为实际信号输出到所述主反馈路径。所述局部反馈路径包括：复制物部分，向其输入来自所述环路滤波器的输出信号，并且该复制物部分起所述受控振荡器的复制物的作用；延迟部分，被配置将来自所述复制物部分的输出信号延迟电路死区时间；第一减法器，被配置为获得至延迟部分的输入信号和来自所述延迟部分的输出信号之间的差；以及第二减法器，被配置为从来自所述第一减法器的输出信号中减去通过将所述环路滤波器内的内部信号乘以恒定值而获得的信号，由此将作为结果的信号输出到所述环路滤波器的输入侧。

根据本发明的另一实施例，提供了一种PLL电路，包括：主路径，通过该主路径传播输入信号并且输出实际信号；主反馈路径，通过该主反馈路径将实际信号反馈回所述主路径的输入级；以及局部反馈路径，通过该局部反馈路径执行从所述主路径的中间的路径到输入级侧的中间的路径的反馈。所述主路径包括：相位检测器，布置在输入级上，用于检测所述输入信号和实际信号的相位；加法器，布置在所述相位检测器的输出侧上，用于将来自所述相位检测器的输出信号和通过所述局部反馈路径传播的反馈信号彼此相加；第一减法器，布置在所述加法器的输出侧，用于从来自所述加法器的输出信号中减去在所述局部反馈路径中执行延迟电路死区时间之前的信号；环路滤波器，布置在所述第一减法器的输出侧；以及受控振荡器，被配置为以对应于来自所述环路滤波器的输出信号的频率进行振荡以产生振荡信号，由此将振荡信号作为实际信号输出到所述主反馈路径。所述局部反馈路径包括：复制物部分，其起所述受控振荡器的复制物的作用，并且该复制物部分将其输出信号的一部分输出到所述主路径的所述第一减法器；延迟部分，被配置为将来自所述复制物部分的输出信号延迟电路死区时间，并且将作为结果的输出信号输出到所述主路径的所述加法器；以及第二减法器，被配置为将通过从来自所述主路径的所述环路滤波器的输出信号中减去与来自所述加法器的输出信号相对应的信号所获得的信号输出到所述复制物部分。

如以上提出的，根据本实施例，可以提供其中补偿了环路内的死区时间并且由此可以获得期望特性的PLL电路。

附图说明

图1是部分以电路示出对于其中执行了省略的PLL模型以接近原始Smith方法的形式提供死区时间补偿的控制系统的框图；

图2是部分以电路示出根据本发明第一实施例的PLL电路的配置的框图；

图3是部分以电路示出根据本发明第二实施例的PLL电路的配置的框图；

图4是示出在未执行死区时间补偿时相位误差响应特性的计算的示例、以及在执行第一实施例补偿时相位误差响应特性的计算的示例的曲线图；

图5是示出在通过调整α和β搜索利用其分别获得很好的响应特性的参数时的特性的曲线图；以及

图6是示出第一实施例的PLL电路以及第二实施例的PLL电路的响应特性的图。

具体实施方式

下文中将参考附图详细描述本发明的优选实施例。

注意，下面将依据以下顺序给出描述。

1.PLL电路的第一实施例

2.PLL电路的第二实施例

1.PLL电路的第一实施例

图2是部分以电路示出根据本发明第一实施例的PLL电路的配置的框图。

根据本发明第一实施例的PLL电路100具有这样的配置：添加用于补偿来自复制物部分(复制物VCO)的、基于输入频率和VCO自由振荡频率之间的差产生的斜坡输出信号的系统，以便消除Smith方法的缺点。

尽管各种补偿方法是可能的，但是执行补偿而不降级Smith方法的原始响应特性的方法很少。

补偿方法之一是：估计延迟电路的前级中的部分和延迟电路的后级中的部分之间的固定差，并且抵销该固定差。基于该构思，在图2中示出第一实施例作为优选实施例。

由于具有该配置的PLL电路与Kalman预测器部分地相同，因此其被称为“Kalman型PLL电路”。

第一实施例的PLL电路100被配置为包括用于补偿死区时间的信号处理系统。

PLL(锁相环)电路100包括主路径110、主反馈路径120、以及局部反馈路径130，并且以在环路内具有死区时间的负反馈型信号处理系统的形式来配置。

反馈环路LFDB1包括主路径110和主反馈路径120。

在主路径110中，相位检测器111、加法器(减法器)112、环路滤波器113、以及作为受控振荡器的VCO 114按照此顺序从输入信号r的输入侧开始布置。

而且，来自VCO 114的输出信号(实际信号)y通过主反馈路径120反馈回在相位检测器111中提供的加法器(减法器)1111。

相位检测器111检测输入信号r的相位以及实际信号y的相位。

环路滤波器113具有控制环路的响应特性的功能，并且因此包括用于获得积分项(β∑)的部分1131、用于获得比例项(α+βL)的部分1132、以及用于将积分项和比例项彼此相加由此输出作为结果的相加信号的加法器1133。

注意，比例项中的βL表示校正项。

VCO 114以对应于来自环路滤波器113的输出信号的频率进行振荡以产生振荡信号，并且将振荡信号作为实际信号输出到后级中的信号处理系统(未示出)以及主反馈路径120中的每一个。

局部反馈路径130包括复制物积分器(复制物部分)131、延迟电路132、以及减法器(第一减法器)133。在此情况下，复制物积分器131对应于VCO114的复制物。延迟电路132将来自复制物积分器131的输出信号延迟电路死区时间。另外，减法器133获得来自复制物积分器132的输出信号和来自延迟电路132的输出信号之间的差。

局部反馈路径130包括幅度调整部分134，用于将具有调整后的幅度的信号通过环路滤波器113的前级中的加法器112反馈至环路滤波器113的输入端。

局部反馈路径130还包括恒定乘法电路135、以及减法器(第二减法器)136。在此情况下，恒定乘法电路135将环路滤波器113的部分1131中的积分项(β∑)乘以恒定值L。而且，减法器136从来自减法器133的输出信号减去来自恒定乘法电路135的输出信号。

局部积分器131的输入端连接到环路滤波器113的输出端，更具体地连接到加法器1133的输出端。来自局部积分器131的输出信号被提供到延迟电路132。

减法器133从来自局部积分器131的输出信号中减去来自延迟电路132的输出信号。

另外，在第一实施例中，如后面将详细描述的，以如下方式配置PLL电路100：复制物积分器131和减法器133在数字域中实现，并且分别由累加器和减法器制成，由此执行死区时间补偿，所述累加器和减法器每个使用二的补码(complement)作为其数值的表示。

下文中，将考虑具有上述配置的Kalman型PLL电路。

当考虑其中PLL电路100平衡的状态时，到VCO 114的输入信号具有与输入频率和VCO自由振荡频率之间的差成比例的恒定值。

该电平与来自环路滤波器113内用于获得积分项(β∑)的部分1131的输出信号的电平一致。VCO的复制物积分器131对与至VCO 114的输入信号相同的信号进行积分，并且因此通过将积分信号的转换速率乘以死区时间L获得的值变为相位偏移。

然后，当依据校正路径在减法器136中从死区时间差中减去来自环路滤波器113内用于获得积分项(β∑)的部分1131的输出信号时，可以消除相位偏移。

注意，即使使用来自VCO 114的输出信号本身，在操作方面也应使用相同的原理。然而，在此情况下的实际特性具有稍次于校正路径的情况的趋势。

信号处理部分是数字的，由此处理了关于在VCO 114的复制物积分器131中溢出的问题。

在图2中所示的框图的配置中反映该数字实现，并且因此从相位检测器111的输出端到VCO 114的输入端的部分是数字的。

连同该数字实现一起，在图2中，以L个步阶延迟的形式而不是以时间的形式表示死区时间L，并且以累加器∑的形式表示复制物积分器131。

另外，在第一实施例中，以二的补码的形式表示PLL电路100的内部信号。

二的补码的表示具有这样的属性：即使发生溢出时，算术减法的结果也是正确的，除非差超过表示范围的一半。

通过利用该属性，只要信号表示具有足够宽度，就可以获得正确的差。

现在通过给出简单示例来描述该属性。

让我们考虑以下情况：其中数据宽度为4位，在VCO114的复制物积分器131的加法电路的数据通过延迟电路132时，该数据变大了3LSB(最低有效位)。

当取来自VCO 114的复制物积分器131的输出信号为“a”时，来自延迟电路132的输出信号b由b＝a-3来表示。

当“a”从二进制值(0111＝十进制中的7)溢出时，“a”返转到{1000(＝十进制中的-8)}。

(a-b)的减法器是用于通过获得二的补码来执行全加法(full addition)的机构。

如表1所表示地计算所有情况。

表1示出了无论存在还是不存在溢出都可以获得期望结果。

表1

a	b	b的补码	a-b
				1000	0101	1011	0011
1001	0110	1010	0011
				1010	0111	1001	0011
1011	1000	1000	0011
				1100	1001	0111	0011
1101	1010	0110	0011
				1110	1011	0101	0011
1111	1100	0100	0011
				0000	1101	0011	0011
0001	1110	0010	0011
				0010	1111	0001	0011
0011	0000	0000	0011
				0100	0001	1111	0011
0101	0010	1110	0011
				0110	0011	1101	0011
0111	0100	1100	0011

第一实施例的PLL电路100积极地采用二的补码表示的这一属性，由此消除了溢出问题。

可以将必要位宽度的最小量称为以下宽度：在其中可以表示就PLL而言需要遵循的频率误差的表示(VCO输入变换)与死区时间L的乘积的两倍。

由于该宽度依据VCO增益的设置而改变，因此，优选的是，实际设计具有若干额外位用于更安全的方面(side)。

注意，尽管VCO 114在图2中由连续系统符号表示，但是VCO 114可以依据由实现方式作出的要求而由离散系统表示，并且还可以由诸如内插定时恢复(ITR)之类的虚拟模块来实现。

认为以下是理所当然的：在这些改变的任何改变中，在本发明中不要求实质的改变。

接下来，将计算图2中所示的Kalman型PLL电路100的传递函数。

如表达式(2)所表示地执行以下替换：

Z^-L→e^-sLT

...(2)

其中，T是时钟周期。

结果，获得表达式(3)作为等效连续时间系统的传递函数：

$\frac{y}{r}=\frac{\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β}/L)\exp (-\mathrm{sLT})}{s^2+\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β}/L)}...\left(3\right)$

从表达式(3)应理解，类似于基于原始Smith方法的PLL电路的情况，死区时间在分母中不出现。

在图2中，取环路滤波器113的部分1132中的比例项为{α+βL}的原因是因为使得分母中一阶项的系数对应于α而不是{α+βL}。

换句话说，为了在Kalman型PLL电路中获得与普通PLL相同的阻尼因数ζ，环路滤波器113的部分1132中的比例项需要增大βL。

2.PLL电路的第二实施例

图3是部分以电路示出根据本发明第二实施例的PLL电路的配置的框图。

从至VCO复制物的输入信号中减去残余相位误差的方法是与第一实施例的Kalman型PLL电路100的构思不同的构思。

尽管基于该方法的配置部分类似于在此之前引入的非专利文献1(M.R.Matausek和A.D.Micic的文章)中看到的配置，但他们的方法不能用于PLL电路中，这是因为他们的校正是对于主路径执行的。

第二实施例的PLL电路200具有以下特征配置：使得校正系统插入在复制物的输入中。

第二实施例的PLL电路200被称为M3型PLL电路，这是因为使用重音符号准确拼写它们的名字是困难的。因此，PLL电路200被简单地从修改的(modified)Matausek-Micic的词首大写字母而命名。

图3示出了M3PLL电路的优选配置。

在此情况下，使用连续时间传递函数。

这样做的原因是因为尽管假设M3PLL电路200也以数字实现中的离散时间系统的形式表示，但与Kalman型PLL电路100不同，不需要利用定点表示的特性。

PLL(锁相环)电路200包括主路径210、主反馈路径220、以及局部反馈路径230，并且以在环路内具有死区时间的负反馈型信号处理系统的形式来配置。

在主路径210中，相位检测器211、加法器(减法器)212、减法器(第一减法器)213、环路滤波器214、以及VCO 215按照此顺序从输入信号r的输入侧开始布置。

而且，来自VCO 215的输出信号y通过主反馈路径220被反馈回在相位检测器211中提供的加法器(减法器)2111。

相位检测器211检测输入信号r的相位以及实际信号y的相位。

环路滤波器214具有确定环路的响应特性的作用。

VCO 215以对应于来自环路滤波器214的输出信号的频率进行振荡，以产生振荡信号，并且将振荡信号作为实际信号输出到后级中的信号处理系统(未示出)以及主反馈路径220中的每一个。

局部反馈路径230包括复制物积分器231以及延迟电路232。在此情况下，复制物积分器231对应于VCO 215的复制物。而且，延迟电路232将来自复制物积分器231的输出信号延迟电路死区时间。

局部反馈路径230具有恒定乘法电路233，其以级联样式连接到环路滤波器214的输出侧，并且其将来自加法器212的输出信号乘以恒定值。

局部反馈路径230具有减法器(第二减法器)234，用于从来自环路滤波器214的输出信号中减去来自恒定乘法电路233的输出信号，并且将作为结果的减法信号输入到复制物积分器231。

第二实施例的M3型PLL电路200相对于第一实施例的Kalman型PLL电路100的区别点之一是：以分离的方式在主路径210中以加法器212和减法器213的形式来实现用于死区时间的、在延迟电路232的输入端之前和之后的差电路。

也就是说，在M3型PLL电路200中，加法器212和减法器213彼此串联地布置在环路滤波器214的输入端的前级。来自延迟电路232的延迟信号输入到加法器212，并且信号在输入到延迟电路232之前输入到减法器213。

而且，在M3型PLL电路200中，通过在布置在复制物积分器231的输入端的前级中的减法器234中从环路滤波器214的输出信号中减去乘以了恒定值的、来自加法器212的输出信号而获得的信号，被输入到复制物积分器231。

如上所述，在M3型PLL电路200中，以分离方式在主路径210中实现用于死区时间的、在延迟电路232之前和之后的差电路。

来自第一级中的加法器212的输出信号是来自相位检测器211的实际相位误差与由复制物积分器231产生的相位误差的和。

该和乘以适当的系数，并且在减法器213中将其从到复制物积分器231的输入信号中减去。

由于除非至复制物积分器231的输入信号的电平变为0、否则不能获得稳定(settling)，因此在获得来自环路滤波器214的输出信号(即，频率误差)和用于相位的、来自加法器212的输出信号之间的一定比率的时间点获得该稳定。

除非至环路滤波器214的输入信号也变为0，否则不能获得该稳定。然而，在该时刻，由于来自复制物积分器231的输出信号具有恒定值，即，延迟电路232之前和之后的信号具有相同值，因此在来自相位检测器211的输出信号的电平也变为0(即，相位误差变为0)的时间点获得该稳定。

如上所述，在第二实施例的M3型PLL电路200中，为局部反馈环路提供残余相位误差补偿。

另一方面，由第一实施例的Kalman型PLL电路100进行的相位补偿可以被称为前向补偿。

另外，由于在第二实施例的M3型PLL电路200中没有使用环路滤波器的内部状态，因此，更自由地选择环路滤波器的形式。

由于来自VCO 215的复制物的输出信号收敛到有限量，因此可以自然地处理模拟实现。

M3型PLL电路200的传递函数由表达式(4)来表示：

$\frac{y}{r}=\frac{\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β}/L)\exp (-\mathrm{sLT})}{s^2+\mathrm{KiKv}(\mathrm{\αs}+\mathrm{\β}/T)}\frac{(s+\mathrm{Kf})}{s+\mathrm{Kf\; exp}(-\mathrm{sLT})}......\left(4\right)$

在该情况下，死区时间项保留在分母中。为此原因，不能使Kf非常大。

因此，尽管M3型PLL电路200的响应速度在原理上次于Kalman型PLL电路100的响应速度，但是从使用实际信号进行的详细仿真中确认M3型PLL电路200和Kalman型PLL电路100之间的性能差异仅仅是微小的。

如至今已经描述的，根据本发明的第一和第二实施例，可以获得以下效果。

也就是说，根据本发明的第一和第二实施例，可以基本上补偿环内死区时间，该死区时间经常导致数字PLL电路中的不稳定因素。

结果，可以使用在现有技术中不能使用的大ωn或ζ，并且因此高速捕捉(pull-in)变得可能。另外，可以稳定PLL电路。

根据仿真，还可以看到增大PLL的频率捕捉范围的效果。

图4是示出在没有执行死区时间补偿时相位误差响应特性的计算的示例、以及在执行Kalman型补偿时相位误差响应特性的计算的示例的曲线图。

在图4中，横轴表示时间，而纵轴表示相位误差。另外，在图4中，实线指示的曲线表示在执行Kalman型补偿时的相位误差响应特性，而虚线指示的曲线表示在没有执行Kalman型补偿时的相位误差响应特性。

在此情况下，对于T＝0.1的周期，假设20T作为死区时间。而且，将KiKv设置为0.1，并且将β设置为0.01。而且，在没有执行死区时间补偿时将α设置为1.0，而在执行死区时间补偿时将α设置为1.2，从而在没有执行死区时间补偿时和在执行Kalman型补偿时两者之间的阻尼因数彼此相同。

由于下面将示出的仿真使用了线性模型，因此不对相位检测器111的捕捉范围进行建模。

为此原因，尽管由于仅仅纵轴的刻度必须改变因而使得相位误差的设置值不重要，但是给定2∏rad/s作为输入信号的转换速率，并且给定0.1rad/s作为相位误差。

当通过调整α和β搜索利用其分别获得很好的响应特性的参数时，获得如图5中所示的特性。

在Kalman型PLL电路100的情况下，α＝2.5且β＝0.05。而且，在没有执行死区时间补偿的仿真的情况下，α＝0.4且β＝0.05。

从上面可见，死区时间补偿的效果是明显的。另一方面，应注意，利用其获得适当的响应的α和β的目标值是彼此完全不同的。而且，在当没有执行死区时间补偿时和当通过一个数字执行Kalman型补偿时之间，β的目标值是不同的。

图6是示出Kalman型PLL电路100以及M3型PLL电路200的响应特性的曲线图。

在图6中，实线指示的曲线表示Kalman型PLL电路100的响应特性，而虚线指示的曲线表示M3型PLL电路200的响应特性。

Kalman型PLL电路100的响应与图5中示出的响应一致。

在M3型PLL电路200中，将α设置为2.0，并且使得阻尼常数等于Kalman型PLL电路100中的阻尼常数。

Kalman型PLL电路100中β的值和M3型PLL电路200中β的值每一个都被设置为0.05，并且M3型PLL电路200的Kf/(KiKv)的值被设置为0.2。尽管如理论所指示的，M3型PLL电路200的响应稍慢于Kalman型PLL电路100的响应，但该差异不大。

本申请包含与在2009年7月1日向日本专利局提交的日本优先专利申请JP 2009-157256号中公开的主题有关的主题，通过引用将该日本优先专利申请的全部内容并入于此。

本领域技术人员应理解，取决于设计需要以及其他因素，可以发生各种修改、组合、子组合和变更，只要它们落在所附权利要求的范围或者其等效物的范围之内。

Claims (8)

1.一种锁相环电路，包括：

主路径，通过该主路径传播输入信号并且输出实际信号；

主反馈路径，通过该主反馈路径将实际信号反馈回所述主路径的输入级；以及

局部反馈路径，通过该局部反馈路径执行从所述主路径的中间的路径到输入级侧的中间的路径的反馈；

所述主路径包括：

相位检测器，布置在输入级中，被配置为检测输入信号和实际信号的相位；

环路滤波器，布置在所述相位检测器的输出侧；以及

受控振荡器，被配置为以对应于来自所述环路滤波器的输出信号的频率进行振荡以产生振荡信号，由此将振荡信号作为实际信号输出到所述主反馈路径，以及

所述局部反馈路径包括：

复制物部分，向其输入来自所述环路滤波器的输出信号，并且该复制物部分起所述受控振荡器的复制物的作用；

延迟部分，被配置将来自所述复制物部分的输出信号延迟电路死区时间；

第一减法器，被配置为获得至延迟部分的输入信号和来自所述延迟部分的输出信号之间的差；以及

第二减法器，被配置为从来自所述第一减法器的输出信号中减去通过将所述环路滤波器内的内部信号乘以恒定值而获得的信号，由此将作为结果的信号输出到所述环路滤波器的输入侧。

2.如权利要求1所述的锁相环电路，其中，所述环路滤波器中包含积分项，

所述复制物部分包括对应于所述受控振荡器的复制物的积分器，以及

所述第二减法器从来自所述第一减法器的输出信号中减去通过将所述环路滤波器中的积分项乘以恒定值而获得的信号。

3.如权利要求2所述的锁相环电路，其中，所述环路滤波器中包含积分项和比例项，以及

所述比例项中包含校正项。

4.如权利要求2所述的锁相环电路，其中，所述局部反馈路径包括幅度调整部分，其被配置为调整来自所述第二减法器的输出信号的幅度，并且将具有调整后的幅度的信号输出到所述环路滤波器的输入侧。

5.如权利要求2所述的锁相环电路，其中，所述积分器和所述第一减法器两者都经历数字实现，并且分别形成为累加器和减法器，所述累加器和减法器的每一个使用二的补码作为其数值的表示。

6.如权利要求1所述的锁相环电路，其中，所述主路径包括减法器，该减法器被配置为从来自所述相位检测器的输出信号中减去所述局部反馈路径的反馈信号，并且将作为结果的信号输入到所述环路滤波器。

7.一种锁相环电路，包括：

主路径，通过该主路径传播输入信号并且输出实际信号；

主反馈路径，通过该主反馈路径将实际信号反馈回所述主路径的输入级；以及

局部反馈路径，通过该局部反馈路径执行从所述主路径的中间的路径到输入级侧的中间的路径的反馈；

所述主路径包括：

相位检测器，布置在输入级上，被配置为检测所述输入信号和实际信号的相位；

加法器，布置在所述相位检测器的输出侧上，被配置为将来自所述相位检测器的输出信号和通过所述局部反馈路径传播的反馈信号彼此相加；

第一减法器，布置在所述加法器的输出侧，被配置为从来自所述加法器的输出信号中减去在所述局部反馈路径中执行延迟电路死区时间之前的信号；

环路滤波器，布置在所述第一减法器的输出侧；以及

受控振荡器，被配置为以对应于来自所述环路滤波器的输出信号的频率进行振荡以产生振荡信号，由此将振荡信号作为实际信号输出到所述主反馈路径，以及

所述局部反馈路径包括：

复制物部分，其起所述受控振荡器的复制物的作用，并且该复制物部分将其输出信号的一部分输出到所述主路径的所述第一减法器；

延迟部分，被配置为将来自所述复制物部分的输出信号延迟电路死区时间，并且将作为结果的输出信号输出到所述主路径的所述加法器；

以及

第二减法器，被配置为将通过从来自所述主路径的所述环路滤波器的输出信号中减去与来自所述加法器的输出信号相对应的信号所获得的信号输出到所述复制物部分。

8.如权利要求7所述的锁相环电路，其中，所述复制物部分包括对应于所述受控振荡器的复制物的积分器。

Images