JP5540586B2 - 信号処理回路、ａｇｃ回路、および記録再生装置 - Google Patents
信号処理回路、ａｇｃ回路、および記録再生装置 Download PDFInfo
- Publication number
- JP5540586B2 JP5540586B2 JP2009157254A JP2009157254A JP5540586B2 JP 5540586 B2 JP5540586 B2 JP 5540586B2 JP 2009157254 A JP2009157254 A JP 2009157254A JP 2009157254 A JP2009157254 A JP 2009157254A JP 5540586 B2 JP5540586 B2 JP 5540586B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block
- negative feedback
- amplitude
- main path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 61
- 238000012546 transfer Methods 0.000 claims description 22
- 230000001934 delay Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 description 43
- 238000000034 method Methods 0.000 description 20
- 230000004044 response Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Feedback Control In General (AREA)
Description
本発明は、ＡＧＣ(Automatic Gain Control)やオフセット制御等のループ系回路に適用可能な信号処理回路、ＡＧＣ回路、および記録再生装置に関するものである。
信号処理のアナログ実装からデジタル実装への移行により、従来困難だった複雑な処理が実現されるようになり、製造ばらつきの問題も根本的に解消できるようになった。
しかし他方で、デジタル処理により遅延（ディレイ）が増大してしまう傾向がある。
この増大は信号が一方向に流れてゆく分には余り問題ではないが、ＡＧＣやＰＬＬといったループ処理では系が不安定になり易い。
制御理論では、このディレイを“無駄時間”と呼び、ローパスフィルタ等で発生する“遅れ時間”と区別する。
しかし他方で、デジタル処理により遅延（ディレイ）が増大してしまう傾向がある。
この増大は信号が一方向に流れてゆく分には余り問題ではないが、ＡＧＣやＰＬＬといったループ処理では系が不安定になり易い。
制御理論では、このディレイを“無駄時間”と呼び、ローパスフィルタ等で発生する“遅れ時間”と区別する。
無駄時間によりフィードバック系が不安定になる現象は良く知られており、古くから研究されている。
その原点となるのが特許文献１に開示されたスミス（Smith）の方法である。また、同様の方法が特許文献２に開示されている。また、類似の方法は、非特許文献１に開示されている。
その原点となるのが特許文献１に開示されたスミス（Smith）の方法である。また、同様の方法が特許文献２に開示されている。また、類似の方法は、非特許文献１に開示されている。
図１は、特許文献１に開示されたスミス（Smith）の方法を簡略化して示す図である。
図１において、１は制御信号生成部、２は被制御対象、３は無駄時間予測部３、４〜６は加算器（あるいは減算器）をそれぞれ示している。
このスミス（Smith）の方法（以下、Smith法）は、被制御対象２に無駄時間がある場合に、制御信号生成部１に無駄時間予測部３を設けることで、無駄時間分の遅れを見越した補正を加えるというものである。
Smith法が有効であるためには、基準信号ｒの変化が無駄時間Ｌに比べて十分ゆっくりしている必要がある。
なお、図１において、加算器６に入力するｄは外乱入力を示し、本来的には系の外乱応答特性を解析するために用意されている。
なお、図１において、加算器６に入力するｄは外乱入力を示し、本来的には系の外乱応答特性を解析するために用意されている。
図２は、非特許文献１に開示された無駄時間の制御システムの例を示す図である。
この実装は伝達関数的には、基本的に図１と同じであるが、被制御対象から無駄時間ｅ−ｓＬを省いたレプリカＰ（s）７と制御信号生成部Ｃ(s)１とを合わせて、無駄時間がない場合の理想的な閉ループ制御系を構成している、という見方ができる。
すると、“制御信号生成部の特性を修正する”というよりは、“理想フィードバック系の出力を無駄時間分遅らせたものと、実応答との差分を入力にフィードバックする”、と解釈できる。
すると、“制御信号生成部の特性を修正する”というよりは、“理想フィードバック系の出力を無駄時間分遅らせたものと、実応答との差分を入力にフィードバックする”、と解釈できる。
Smith法は、出力信号ｙを、基準信号ｒにできるだけ精度良く追従させたいという問題意識の下に定式化されている。すなわち、ｙ＝ｒが目標である。
渡部慶二 著、"無駄時間システムの制御," コロナ社, 1993.
ところが、信号処理系では入出力で信号加工が目的であり、伝達特性ｙ／ｒの設計が問題である。
ブロック構成的には、図３のような無駄時間系を考察する必要がある。
ブロック構成的には、図３のような無駄時間系を考察する必要がある。
図３において、Ａ（s）は信号のメインパスの伝達特性を示す。
フィードバック系は、無駄時間を含まない伝達特性、測定系Ｍ（s）、補償系Ｋ（s）、制御信号生成系Ｃ（s）と、それぞれのブロックの無駄時間により形成されている。
この系ではＡ（s）、Ｍ（s）、Ｃ（s）および各ブロックの無駄時間はシステムとして所与のもので、唯一の設計自由度であるＫ（s）で、全体の伝達特性ｙ／ｒを調整する。
しかしながらＫ（s）だけでは、一巡伝達関数に対し無視できない無駄時間がある場合には、十分な応答特性が得られない。
フィードバック系は、無駄時間を含まない伝達特性、測定系Ｍ（s）、補償系Ｋ（s）、制御信号生成系Ｃ（s）と、それぞれのブロックの無駄時間により形成されている。
この系ではＡ（s）、Ｍ（s）、Ｃ（s）および各ブロックの無駄時間はシステムとして所与のもので、唯一の設計自由度であるＫ（s）で、全体の伝達特性ｙ／ｒを調整する。
しかしながらＫ（s）だけでは、一巡伝達関数に対し無視できない無駄時間がある場合には、十分な応答特性が得られない。
オリジナルのSmith法は信号のメインパスのＡ（s）系の前に制御信号生成部１を入れるので、そのままではＡＧＣなどには使い難い。
本発明は、無駄時間のループ特性に対する影響を応答性良く補償することが可能な信号処理回路、ＡＧＣ回路、および記録再生装置を提供することにある。
本発明の第１の観点に信号処理回路は、入力信号を伝播し実信号を出力するメインパスと、上記実信号を上記メインパスの入力段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、上記メインパスは、入力信号を受けて実信号を出力するメインパスブロックを、含み、上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成される信号処理回路であって、上記負帰還パスは、制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、上記負帰還ブロックの制御信号が供給され擬似実信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、上記レプリカブロックの擬似実信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、上記負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記実信号とを合成し、合成信号を出力する合成部と、上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる減算器と、を含む。
本発明の第２の観点にＡＧＣ回路は、入力信号の振幅を調整し実信号を出力するメインパスと、上記実信号の振幅情報を上記メインパスの振幅調整段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、上記メインパスは、入力信号の振幅を制御信号に応じて可変する可変利得部を含み、入力信号を受けて実信号を出力するメインパスブロックを、含み、信号処理回路は、上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成され、上記負帰還パスは、上記メインパスから出力される実信号の振幅を検出する振幅検出器と、上記振幅検出器による振幅情報と目標振幅から上記制御信号を生成し、上記可変利得部に出力する制御ブロックと、を含み、上記制御ブロックは、制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、上記負帰還ブロックの制御信号が供給され擬似振幅信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、上記レプリカブロックの擬似振幅信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、上記目標振幅から上記振幅検出器の検出振幅を減算する第１の減算器と、上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記第１の減算器の出力信号とを合成し、合成信号を出力する合成部と、上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる第２の減算器と、を含む。
本発明の第３の観点に情報再生装置は、記録媒体の情報をピックアップするピックアップ素子と、上記ピックアップ素子でピックアップされた信号レベルを調整するＡＧＣ回路と、を有し、上記ＡＧＣ回路は、入力信号の振幅を調整し実信号を出力するメインパスと、上記実信号の振幅情報を上記メインパスの振幅調整段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、上記メインパスは、入力信号の振幅を制御信号に応じて可変する可変利得部を含み、入力信号を受けて実信号を出力するメインパスブロックを、含み、信号処理回路は、上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成され、上記負帰還パスは、上記メインパスから出力される実信号の振幅を検出する振幅検出器と、上記振幅検出器による振幅情報と目標振幅から上記制御信号を生成し、上記可変利得部に出力する制御ブロックと、を含み、上記制御ブロックは、制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、上記負帰還ブロックの制御信号が供給され擬似振幅信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、上記レプリカブロックの擬似振幅信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、上記目標振幅から上記振幅検出器の検出振幅を減算する第１の減算器と、上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記第１の減算器の出力信号とを合成し、合成信号を出力する合成部と、上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる第２の減算器と、を含む。
本発明によれば、無駄時間のループ特性に対する影響を応答性良く補償することができる。
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態（信号処理回路の基本構成）
２．第２の実施形態（信号処理回路の好適な構成）
３．第３の実施形態（ＡＧＣ回路の構成例）
４．第４の実施形態（記録再生装置の構成例）
なお、説明は以下の順序で行う。
１．第１の実施形態（信号処理回路の基本構成）
２．第２の実施形態（信号処理回路の好適な構成）
３．第３の実施形態（ＡＧＣ回路の構成例）
４．第４の実施形態（記録再生装置の構成例）
＜１．第１の実施形態＞
図４は、本発明の第１の実施形態に係る信号処理回路の構成例を示す図である。
図４は、本発明の第１の実施形態に係る信号処理回路の構成例を示す図である。
本第１の実施形態に係る信号処理回路１００は、無駄時間を補償する信号処理系の基本構成となる。
信号処理回路１００は、メインパス１１０と負帰還パス１２０によりフィードバックループＬＦＤＢ１が形成されている。
信号処理回路１００は、信号のメインパス１１０のメインパスブロック１１１ならびに負帰還パス１２０の負帰還ブロック１２１を有し、ループ内に無駄時間を持つ負帰還型信号処理系として形成されている。
信号処理回路１００は、メインパス１１０と負帰還パス１２０によりフィードバックループＬＦＤＢ１が形成されている。
信号処理回路１００は、信号のメインパス１１０のメインパスブロック１１１ならびに負帰還パス１２０の負帰還ブロック１２１を有し、ループ内に無駄時間を持つ負帰還型信号処理系として形成されている。
メインパス１１０は、負帰還パス１２０の帰還部であって、メインパスブロック１１１の入力側に、基準信号（入力信号）ｒと制御信号ｕとのｕ減算を行う減算器１１２を有する。また、ＤＬＹはループ内に存在する無駄時間を集中させた実信号遅延ブロックを示している。一般性を損なうことなく、実際の系ではメインパスや検出系や制御系といったブロックに分散している遅延時間をＤＬＹに集中させたモデルを考えることができるのである。
負帰還パス１２０は、負帰還ブロック１２１に加えて、メインパスブロック１１１のレプリカブロック１２２、無駄時間分の信号遅延ブロック１２３、減算器１２４、および加算器１２５を有する。
負帰還パス１２０において、負帰還ブロック１２１には減算器１２４の出力信号ｅが入力され、負帰還ブロック１２１は、制御信号ｕをレプリカブロック１２２および減算器１１２に出力する。
レプリカブロック１２２は、処理信号（擬似実信号）ｙｐを信号遅延ブロック１２３および減算器１２４の（−）側端子に出力する。
減算器１２４は、（＋）側端子に加算器１２５の出力信号ｒｐが入力される。
加算器１２５は、一方の（＋）端子にメインパスブロック１１１から出力される無駄時間を含む処理信号である実信号ｙが入力され、他方の（＋）端子に信号遅延ブロック１２３の無駄時間を含む信号が入力される。
レプリカブロック１２２は、処理信号（擬似実信号）ｙｐを信号遅延ブロック１２３および減算器１２４の（−）側端子に出力する。
減算器１２４は、（＋）側端子に加算器１２５の出力信号ｒｐが入力される。
加算器１２５は、一方の（＋）端子にメインパスブロック１１１から出力される無駄時間を含む処理信号である実信号ｙが入力され、他方の（＋）端子に信号遅延ブロック１２３の無駄時間を含む信号が入力される。
負帰還パス１２０において、負帰還ブロック１２１、レプリカブロック１２２、信号遅延ブロック１２３、減算器１２４、および合成部としての加算器１２５により無駄時間を含む第１のローカル負帰還系ループ１２６が形成されている。
さらに、負帰還パス１２０において、負帰還ブロック１２１、レプリカブロック１２２、および減算器１２４により、無駄時間のない理想系である第２のローカル負帰還系ループ１２７が形成されている。
さらに、負帰還パス１２０において、負帰還ブロック１２１、レプリカブロック１２２、および減算器１２４により、無駄時間のない理想系である第２のローカル負帰還系ループ１２７が形成されている。
このような構成を有する信号処理回路１００は、図２に示す無駄時間を含む負帰還型信号処理系からSmith法を基に独自の発想により信号処理系として構成されている。この構成メカニズムを以下に示す。
図５は、本第１の実施形態の信号処理回路の構成過程を説明するための第１図である。
図６は、本第１の実施形態の信号処理回路の構成過程を説明するための第２図である。
なお、図５および図６は、理解を容易にするために簡略して示してある。
図６は、本第１の実施形態の信号処理回路の構成過程を説明するための第２図である。
なお、図５および図６は、理解を容易にするために簡略して示してある。
図５は、図２の無駄時間を、フィードバック側に集結させ、すなわち［Ｌ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４］とし、フィードバック特性をＫ(s)に集結させたものである。
実出力信号ｙのタイミングはＬ１分早く出てしまうが、ループ特性を考える上では無視して良い。
実出力信号ｙのタイミングはＬ１分早く出てしまうが、ループ特性を考える上では無視して良い。
負帰還ブロックＫ(s)を、レプリカブロック１２２を用い無駄時間のない閉ループ系を形成したのが図６に示す構成である。これはまだ完成形ではない。
レプリカブロック１２２の出力信号ｙｐを無駄時間分遅らせて、極性を考えてフィードバック経路に注入すると図４の構成を得る。
これが無駄時間を補償する信号処理系の基本構成となる。
レプリカブロック１２２の出力信号ｙｐを無駄時間分遅らせて、極性を考えてフィードバック経路に注入すると図４の構成を得る。
これが無駄時間を補償する信号処理系の基本構成となる。
図６の構成を有する信号処理回路１００においては、メインパスブロック１１１で処理された実信号ｙと、そのレプリカブロック１２２の出力信号ｙｐが信号遅延ブロック１２３で遅延された信号が加算器１２５で合成される。
そして、合成信号ｒｐが無駄時間のないローカル負帰還系ループ１２７に入力される。 ローカル負帰還系ループ１２７には、減算器１２４を通して実信号の推定誤差ｒｐと無駄時間のない擬似信号ｙｐとの差分が含まれ、それを含む制御信号ｕがメインパス１１０の減算器１１２に入力される。
これにより、閉ループ特性の分母から無駄時間因子が無くなり、無駄時間のループ特性に対する影響を応答性良く補償することができる。
そして、合成信号ｒｐが無駄時間のないローカル負帰還系ループ１２７に入力される。 ローカル負帰還系ループ１２７には、減算器１２４を通して実信号の推定誤差ｒｐと無駄時間のない擬似信号ｙｐとの差分が含まれ、それを含む制御信号ｕがメインパス１１０の減算器１１２に入力される。
これにより、閉ループ特性の分母から無駄時間因子が無くなり、無駄時間のループ特性に対する影響を応答性良く補償することができる。
＜２．第２の実施形態＞
図７は、本発明の第２の実施形態に係る信号処理回路の構成例を示す図である。
図７は、本発明の第２の実施形態に係る信号処理回路の構成例を示す図である。
本第２の実施形態に係る信号処理回路１００Ａの基本的な構成は第１の実施形態に係る信号処理回路１００と同様である。
第２の実施形態に係る信号処理回路１００Ａは、信号検出器の伝達特性を表現するため、遅延ブロックに伝達特性を含めている。
第２の実施形態に係る信号処理回路１００Ａは、信号検出器の伝達特性を表現するため、遅延ブロックに伝達特性を含めている。
等価変形の手法を用いると多くの信号処理系の無駄時間補償が図４の構成で可能であるが、応用を考えると若干拡張した図７の構成の方がモデルとして便利である。
実信号遅延ブロックＤＬＹＡにおいて、Ｍ(s)には、信号のメインパス１１０以外の伝達特性、たとえば検出系や駆動系の伝達特性を入れる。
またその無駄時間Ｌには、一巡無駄時間を全て足し込んでおく。
設計パラメータとして選択の余地があるのは、帰還ブロック１２１ＡのＫ(s)、レプリカブロック１２２ＡのＡ´(s)、信号遅延ブロック１２３ＡのＮ(s)である。
またその無駄時間Ｌには、一巡無駄時間を全て足し込んでおく。
設計パラメータとして選択の余地があるのは、帰還ブロック１２１ＡのＫ(s)、レプリカブロック１２２ＡのＡ´(s)、信号遅延ブロック１２３ＡのＮ(s)である。
図７の信号処理回路１００Ａの伝達関数を計算すると、次のようになる。
この式の分母から無駄時間因子ｅ−ｓＬを消す条件は、次のようになる。
これを補償条件と呼ぶことにする。
補償条件を要求すると閉ループ伝達関数は、次のようになる。
補償条件を要求すると閉ループ伝達関数は、次のようになる。
この式の右辺第一因子の形から、入力信号（基準信号）ｒの変化は瞬時にＡ（s）倍されて実信号ｙに伝わるが、制御の応答はＬ時間の遅延後から始まることが分かる。
右辺第一因子第二項を、次のように置く。
右辺第一因子第二項を、次のように置く。
最終残渣が０になるためにはＦ（ｓ）ｅ−ｓＬが１に収束する必要がある。ステップ応答に対しては、ラプラス（Laplace）変換の最終値定理から次の条件が必要となる。
これを残留誤差条件と呼ぶことにする。
もしＫ（s）が完全積分１／ｓなら残留誤差条件は、Ａ（0）、Ｍ（0）が存在するとして、次のようになる。
もしＫ（s）が完全積分１／ｓなら残留誤差条件は、Ａ（0）、Ｍ（0）が存在するとして、次のようになる。
すなわち、次式のように置き換えられる。
そこで補償条件とあわせて特解として、次の関係が得られる。
この特解ではＡ’（s）は定数であり、Ｎ（s）の方にメインパス特性Ａ（s）が移っている。
閉ループ特性は、Ｋ(s)が主要極を決める状況下では１次系に近い応答になる。後で具体例を示すが、経験した範囲では、この特解で十分である。
なお離散系の場合の残留誤差条件はｚ変換を用いて、次のように表される。
閉ループ特性は、Ｋ(s)が主要極を決める状況下では１次系に近い応答になる。後で具体例を示すが、経験した範囲では、この特解で十分である。
なお離散系の場合の残留誤差条件はｚ変換を用いて、次のように表される。
以上説明した第２の実施形態に係る信号処理回路１００Ａは、第１の実施形態に比べ設計の自由度が大きく、かつ第１の実施形態と同様に、誤差をなくし安定な系として機能し、無駄時間のループ特性に対する影響を応答性良く的確に補償することができる。
＜３．第３の実施形態＞
図８は、本発明の第３の実施形態に係るＡＧＣ回路の構成例を示す図である。
図８は、本発明の第３の実施形態に係るＡＧＣ回路の構成例を示す図である。
本第３の実施形態のＡＧＣ回路２００は、第１または第２の実施形態の無駄時間補償系を含む信号処理回路１００，１００Ａを適用して構成される。
本ＡＧＣ回路２００は、メインパス２１０と負帰還パス２２０によりフィードバックループＬＦＤＢ２が形成されている。
メインパス２１０には、可変利得部としてＶＣＡ(Voltage Controlled Amplifier)２１１、アナログデジタル変換器（ＡＤＣ）２１２、および信号処理部としての等化器(Equalizer)２１３が配置されている。
負帰還パス２２０には、振幅検出器(Amplitude detector)２２１、制御ブロック(Controller)２２２、およびデジタルアナログ変換器（ＤＡＣ）２２３が配置されている。
負帰還パス２２０には、振幅検出器(Amplitude detector)２２１、制御ブロック(Controller)２２２、およびデジタルアナログ変換器（ＤＡＣ）２２３が配置されている。
このように、ＡＧＣ回路２００は、フィードバックループＬＦＤＢ２内にＡＤＣ２１２を含んで構成されている。
フィードバックループＬＦＤＢ２において、ＡＤＣ２１２の出力からＤＡＣ２２３の入力までの経路においてはデジタル信号処理が行われる。
そして、ＡＧＣ回路２００において、制御ブロック２２２が無駄時間補償系の第１のローカル負帰還系ループおよび第２のローカル負帰還系ループを含んで構成される。
フィードバックループＬＦＤＢ２において、ＡＤＣ２１２の出力からＤＡＣ２２３の入力までの経路においてはデジタル信号処理が行われる。
そして、ＡＧＣ回路２００において、制御ブロック２２２が無駄時間補償系の第１のローカル負帰還系ループおよび第２のローカル負帰還系ループを含んで構成される。
入力信号ｒはＶＣＡ２１１で、ＡＤＣ２１２の入力レンジに合うように振幅調整される。このＶＣＡブロックはＶＧＡ（Variable Gain Amplifier)という略称も良く用いられる。
ＡＤＣ２１２でデジタル化された信号は等化器２１３を通って、後段の信号処理部に送られる。
実信号ｙはまた、振幅検出器２２１にも送られ、振幅情報が検出される。
この振幅情報と目標振幅(target amplitude)ａから制御ブロック２２２が適切な制御信号ｕを生成し、ＤＡＣ２２３経由でＶＣＡ２１１が制御される。
ＡＤＣ２１２でデジタル化された信号は等化器２１３を通って、後段の信号処理部に送られる。
実信号ｙはまた、振幅検出器２２１にも送られ、振幅情報が検出される。
この振幅情報と目標振幅(target amplitude)ａから制御ブロック２２２が適切な制御信号ｕを生成し、ＤＡＣ２２３経由でＶＣＡ２１１が制御される。
ここでＤＡＣ‐ＶＣＡのペアは必ずしもアナログ経由で結合されている必要はなく、両機能を合わせて直接ＤＣＡ（Digital Controlled Amplifier）を構成していても良い。
また、振幅規範としては、ｐｂ（peak‐bottom）振幅、ＲＭＳ（Root Mean Square)振幅、絶対値平均などが考えられる。
振幅検出の応答速度がＡＧＣの応答速度限界を決めるため、その設計は重要である。
振幅検出手段として、ピーク検出器や平均値検出器があるが、ここではいずれの回路であっても良く、特に限定しないが高速応答なものが望まれる。
振幅検出の応答速度がＡＧＣの応答速度限界を決めるため、その設計は重要である。
振幅検出手段として、ピーク検出器や平均値検出器があるが、ここではいずれの回路であっても良く、特に限定しないが高速応答なものが望まれる。
また、無駄時間補償系は線形系を前提とするため、ＡＧＣの非線形性対策が必要である。
図９は、ＡＧＣの非線形性について説明する単純モデルを示す図である。
図９は、ＡＧＣの非線形性について説明する単純モデルを示す図である。
図９のＡＧＣ回路モデル２００Ａでは、ＶＣＡ２１１、振幅検出器２２１、減算器２２４、および積分器２２５を含んで形成されている。
このＡＧＣモデルでは、振幅検出器２２１の実出力信号ｙの振幅と目標振幅ａとの差分が減算器２２４で得られ、その差分が積分器２２５で完全積分され、制御信号ｕとなる。
ＶＣＡ２１１は入力信号ｒと制御信号ｕの掛算器である。非線形性はこの掛算器により生じる。
ＡＧＣは広い引込み幅(多くの場合±６ｄＢ以上)が要求されるため、局所的な線形化ではうまく近似できない。
たとえば、入力が大きい方向からの整定と、小さい方向からの整定では、整定時間に大きな差が観測される。
このＡＧＣモデルでは、振幅検出器２２１の実出力信号ｙの振幅と目標振幅ａとの差分が減算器２２４で得られ、その差分が積分器２２５で完全積分され、制御信号ｕとなる。
ＶＣＡ２１１は入力信号ｒと制御信号ｕの掛算器である。非線形性はこの掛算器により生じる。
ＡＧＣは広い引込み幅(多くの場合±６ｄＢ以上)が要求されるため、局所的な線形化ではうまく近似できない。
たとえば、入力が大きい方向からの整定と、小さい方向からの整定では、整定時間に大きな差が観測される。
図１０は、ＡＧＣ回路の線形化手法の一例を示す図である。
図１０のＡＧＣ回路２００Ｂは、ＡＧＣループを準線形化するため積分器２２５の前後に折線アンプ（ｇ（ｘ））２２６とｄＢ−ｌｉｎｅａｒ ＶＣＡ２１１Ａが配置されている。
折線アンプ（または折線関数発生器）２２６は、減算器２２４による誤差Δａを変数ｘ＝Δａまたは誤差Δａを目標振幅ａで正規化したｘ＝Δａ／ａとした折線関数ｆ（ｘ）の値を出力する。
折線アンプ（または折線関数発生器）２２６に適用される折線関数について考察する。
［折線関数の説明］
ここで、折線関数の原理について説明する。
図１１は、所定の入力範囲に対応する直線を組み合わせた折線関数の原理特性のグラフを示す図である。
以下、折線関数の対象とする関数を対数型関数とするが、対数型関数に限定することなく一般の曲線を表す関数であっても良い。
上述したように、目標振幅をａ、検出された実出力信号ｙの振幅をａ＋Δａとすると、図に示すように、対数化振幅誤差として積分器に入力される値は、
ここで、折線関数の原理について説明する。
図１１は、所定の入力範囲に対応する直線を組み合わせた折線関数の原理特性のグラフを示す図である。
以下、折線関数の対象とする関数を対数型関数とするが、対数型関数に限定することなく一般の曲線を表す関数であっても良い。
上述したように、目標振幅をａ、検出された実出力信号ｙの振幅をａ＋Δａとすると、図に示すように、対数化振幅誤差として積分器に入力される値は、
数１０の右辺の表現から、この式の値(すなわち積分器の入力)は目標振幅ａとこの目標振幅ａからの差を示すΔａの値を別々に考える必要はなく、その比だけで決まることが分かる。そこでΔａ／ａ＝ｘ（変数ｘと定義する）とおくことにする。
ここで用いる関数ｌｏｇ（対数型関数）は、説明を簡単にするため以下自然対数として説明する。自然対数は常用対数に対してゲイン調整するだけの違いであるから、本質的には同じである。
ここで用いる関数ｌｏｇ（対数型関数）は、説明を簡単にするため以下自然対数として説明する。自然対数は常用対数に対してゲイン調整するだけの違いであるから、本質的には同じである。
数１０において変数ｘは、ＡＧＣ整定後は０付近の値をとる。ここで、ＡＧＣの引き込み範囲として信号処理で典型的な値±６ｄＢを想定すると、変数ｘは、次の範囲となる。
この範囲で上の式で表される関数ｌｏｇ（１＋ｘ）に対し、折線近似する関数を定義する。
たとえば、折線関数ｆ（ｘ）を次式に定義する。
たとえば、折線関数ｆ（ｘ）を次式に定義する。
図１１に示すように、関数ｌｏｇ（１＋ｘ）の示す曲線を符号ｈで示し、折線関数ｆ（ｘ）で表す折線を符合ｊで表す。
図１１に示すように、変数ｘが−０．５から＋１．０の範囲において、折線関数ｆ（ｘ）は関数ｌｏｇ（１＋ｘ）を十分近似している。
また、数１２で表される折線関数ｆ（ｘ）は傾きが２、１と１／２と２のべき乗であるため、特にデジタル演算処理においては入力値の変数ｘを掛算器を用いずにビットのシフトと条件判定だけで実現することができる。
すなわち、この条件に基づく折線関数はｌｏｇ（ログ）テーブルを用いる装置（メモリ等とその制御回路）に比べると、大幅に簡素化することができる。
なお、上述した折線関数ｆ（ｘ）は一つの実施例に過ぎず、種々の変形が可能であり、ＡＧＣループはサーボ系を構成しているので、折線関数において横軸（変数ｘ）の多少違う位置で線を折り曲げても、ＡＧＣ特性はそれ程変わらない。
図１１に示すように、変数ｘが−０．５から＋１．０の範囲において、折線関数ｆ（ｘ）は関数ｌｏｇ（１＋ｘ）を十分近似している。
また、数１２で表される折線関数ｆ（ｘ）は傾きが２、１と１／２と２のべき乗であるため、特にデジタル演算処理においては入力値の変数ｘを掛算器を用いずにビットのシフトと条件判定だけで実現することができる。
すなわち、この条件に基づく折線関数はｌｏｇ（ログ）テーブルを用いる装置（メモリ等とその制御回路）に比べると、大幅に簡素化することができる。
なお、上述した折線関数ｆ（ｘ）は一つの実施例に過ぎず、種々の変形が可能であり、ＡＧＣループはサーボ系を構成しているので、折線関数において横軸（変数ｘ）の多少違う位置で線を折り曲げても、ＡＧＣ特性はそれ程変わらない。
また、ＡＧＣの範囲が±６ｄＢよりさらに広く、たとえば±１２ｄＢとする場合、変数ｘの値域として次の範囲が必要となる。
この場合には折線関数ｆ（ｘ）の特性を示す（折）線を４本程度に折り曲げた方が、ＡＧＣ特性としても有効である。
上述した原理に基づく実装では、ｌｏｇアンプを省略できたがこれに伴いΔa／aの割算器が必要になる。割算器はアナログで実現する場合でもデジタルで実現する場合でも重い（演算量が多く時間がかかる）演算となるから、ｌｏｇ関数を簡略化した意味が少なくなってしまう。
この問題を解決するために、折線アンプ（折線関数発生器）をΔａ／ａに対してではなく、Δａを入力とする構成と方法がある。
このような折線アンプ（折線関数発生器）の特性は目標振幅ａによって変ってくるが、あまり大きく変らない限りは設定範囲の中央値に対して設計しておけば、実用上十分であり問題は生じない。
すなわち、目標振幅ａに対する誤差（偏移）をΔａと設定してａ＋Δａを代入した折線関数の演算結果が、相対的に１＋Δａ／ａに対応する折線関数の値に成ればよい。
この問題を解決するために、折線アンプ（折線関数発生器）をΔａ／ａに対してではなく、Δａを入力とする構成と方法がある。
このような折線アンプ（折線関数発生器）の特性は目標振幅ａによって変ってくるが、あまり大きく変らない限りは設定範囲の中央値に対して設計しておけば、実用上十分であり問題は生じない。
すなわち、目標振幅ａに対する誤差（偏移）をΔａと設定してａ＋Δａを代入した折線関数の演算結果が、相対的に１＋Δａ／ａに対応する折線関数の値に成ればよい。
図１０の回路においては、折線アンプ２２６の働きにより、積分器（Ｋｉ／ｓ）２２５は対数領域で動作し、いわゆるｄＢリニアなＶＣＡ（より適切にはＤＣＡ）との組み合わせにより、広い振幅範囲で線形性が保たれる。
図１２は、図８のＡＧＣ回路を離散振幅ループとしてモデル化した例を示す図である。
図１２のＡＧＣ回路２００Ｃは、制御ブロック２２２が振幅検出器２２１の実出力信号ｙの振幅と目標振幅ａとの差分が減算器２２４と、無駄時間補償系２３０を含んでモデル化されている。
ＡＧＣ回路２００Ｃにおいては、折線アンプ（g(x)）はゲイン１のアンプとして、省略した。ここではデジタルで実装を反映してｚ変換形式で図示した。
ＡＧＣ回路２００Ｃにおいては、折線アンプ（g(x)）はゲイン１のアンプとして、省略した。ここではデジタルで実装を反映してｚ変換形式で図示した。
無駄時間補償系２３０は、図７の第１のローカル負帰還系ループ１２６および第２のローカル負帰還系ループ１２７と同様の構成を有する。
ここでは、理解を容易にするために、図７と同一符号をもって表している。
ここでは、理解を容易にするために、図７と同一符号をもって表している。
負帰還パス２２０において、無駄時間補償系２３０は、負帰還ブロック１２１、レプリカブロック１２２、信号遅延ブロック１２３、減算器１２４、および加算器１２５により無駄時間を含む第１のローカル負帰還系ループ１２６が形成されている。
さらに、無駄時間補償系２３０は、負帰還ブロック１２１、レプリカブロック１２２、および減算器１２４により、無駄時間のない理想系である第２のローカル負帰還系ループ１２７が形成されている。
さらに、無駄時間補償系２３０は、負帰還ブロック１２１、レプリカブロック１２２、および減算器１２４により、無駄時間のない理想系である第２のローカル負帰還系ループ１２７が形成されている。
デジタル信号では各部で必要とするビット幅や小数点位置が異なるが、ゲイン計算ではその意味、すなわち表現される値にのみ着目すれば良い。
ただし、ループ特性を見る場合、ｄＢ換算しないと線形にならないが、デジタル表記のＬＳＢで見る方が分かり易い。
ｄＢリニアなＶＣＡがＫ０ ｄＢ／ＬＳＢのゲイン感度があるとする。これは制御コードが１ＬＳＢ変ると出力振幅が、
ただし、ループ特性を見る場合、ｄＢ換算しないと線形にならないが、デジタル表記のＬＳＢで見る方が分かり易い。
ｄＢリニアなＶＣＡがＫ０ ｄＢ／ＬＳＢのゲイン感度があるとする。これは制御コードが１ＬＳＢ変ると出力振幅が、
目標振幅ａを６４ＬＳＢとすると、制御コードの１ＬＳＢ 64・0.0233 ≒1.5 LSBの変化になって現れることを意味する。すなわち、Ａ０＝１．５と求まる。
ここでの計算が、ｄＢとＬＳＢとの単位変換に相当する。その他のパラメータ例を図１３に示す。
ここでの計算が、ｄＢとＬＳＢとの単位変換に相当する。その他のパラメータ例を図１３に示す。
図１３に示すように、全体の無駄時間ＬはＬ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＝４８である。メインパス２１０の伝達関数はＡ＝Ａ０・Ａ１・Ａ２ ＝３と定数である。検出系の伝達関数Ｍ（z）にはＡ４の伝達関数も組み込んで、次のようにする。
ただし、Ａ４＝１であることから見かけ上はＡ３と変らない。離散系の残渣条件から、
完全積分系に対し先に述べたコメントからＡ´を定数
図１４は、この設計例の応答特性を示す図である。
図１４は、Matlabによる方式シミュレーションの結果である。図１４において、横軸はクロック数を、縦軸は振幅誤差で任意スケールをそれぞれ表している。
図１４に示すように、Ｋｉの設定にかかわらず、ほぼ１次の系で収束している様子が分かる。Ｋｉが小さいうちは、時定数がＫｉにほぼ反比例しているが、Ｋｉが大きくなると振幅検出器の時定数により高速化が制限されている。
図１４は、Matlabによる方式シミュレーションの結果である。図１４において、横軸はクロック数を、縦軸は振幅誤差で任意スケールをそれぞれ表している。
図１４に示すように、Ｋｉの設定にかかわらず、ほぼ１次の系で収束している様子が分かる。Ｋｉが小さいうちは、時定数がＫｉにほぼ反比例しているが、Ｋｉが大きくなると振幅検出器の時定数により高速化が制限されている。
図１５は、比較のため無駄時間補償を外した応答特性を示す図である。
この場合、Ｋｉ＞1/512では振動的になってしまう。
実質的に無駄時間により応答特性が制限され、図１４の応答特性に及ばない。無駄時間が大きくなるほど、両者の差も開いてしまう。
この場合、Ｋｉ＞1/512では振動的になってしまう。
実質的に無駄時間により応答特性が制限され、図１４の応答特性に及ばない。無駄時間が大きくなるほど、両者の差も開いてしまう。
実装時、Ｎ（ｚ）を省略できれば、省規模化に有効である。
図１６は、Ｎ（ｚ）＝１とした場合の応答特性を示す図である。
Ｋｉを大きくすると、さすがに振動的になるが、無駄時間補償をしなかった場合よりは応答速度を改善でき、またアンダーシュートも小さい。同じＫｉならアンダーシュートがある分整定が早いということもあり、性能限界を追求しないのであれば、これで十分と言える。
残渣条件はできるだけ厳密に守るべきだが、補償条件は応答特性を見ながら緩和して行く柔軟性が望ましい。
違う視点から見ると、このような大きな理論値からのずれを許容できることから、実設計においては避けられないレプリカと実体のバラツキも、十分許容範囲にあることが期待できる。
図１６は、Ｎ（ｚ）＝１とした場合の応答特性を示す図である。
Ｋｉを大きくすると、さすがに振動的になるが、無駄時間補償をしなかった場合よりは応答速度を改善でき、またアンダーシュートも小さい。同じＫｉならアンダーシュートがある分整定が早いということもあり、性能限界を追求しないのであれば、これで十分と言える。
残渣条件はできるだけ厳密に守るべきだが、補償条件は応答特性を見ながら緩和して行く柔軟性が望ましい。
違う視点から見ると、このような大きな理論値からのずれを許容できることから、実設計においては避けられないレプリカと実体のバラツキも、十分許容範囲にあることが期待できる。
以上述べたように、本実施形態によれば、ループ内に無駄時間を含む信号処理において、この無駄時間のループ特性に対する影響を補償することができる。このような状況で汎用に使える方法で、追加回路も大きくはないため、適用範囲は広い。
ＡＧＣ回路の場合に詳細に説明したが、これに限らないことは明らかである。もうひとつ例を上げるとすれば、オフセットをキャンセルするような用途にも適用できる。
ＡＧＣ回路の場合に詳細に説明したが、これに限らないことは明らかである。もうひとつ例を上げるとすれば、オフセットをキャンセルするような用途にも適用できる。
第３の実施形態にて説明したＡＧＣ回路は、光ディスク装置等の記録再生装置に適用することができる。その構成について第４の実施形態として説明する。
＜４．第４の実施形態＞
［記録再生装置の構成］
図１７は、本発明の実施形態に係るＡＧＣ回路を適用した記録再生装置のブロック構成を示す図である。
［記録再生装置の構成］
図１７は、本発明の実施形態に係るＡＧＣ回路を適用した記録再生装置のブロック構成を示す図である。
記録再生装置３００は、不図示のスピンドルモータ、記録媒体としての光ディスク３１０、光ピックアップ素子を含み光―電気変換ＩＣ（ＯＥＩＣ）３２０、ＡＧＣ回路３３０、およびＡＧＣ回路３３０の後段に接続される不図示の信号処理回路等で構成される。
なお、ＡＧＣ回路３３０は、第３の実施形態で説明したＡＧＣ回路と同様の構成および機能を有する。したがって、ここではその詳細な説明は省略する。
なお、ＡＧＣ回路３３０は、第３の実施形態で説明したＡＧＣ回路と同様の構成および機能を有する。したがって、ここではその詳細な説明は省略する。
ＯＥＩＣ３２０は、フォトダイオードとアンプ（加算器）等で構成され、フォトダイオードで光信号を電気信号に変換し加算器に出力する。そして、加算器において入力された電気信号を演算処理して、高周波信号等を導出する。
また、不図示の信号処理回路では、入力された高周波信号がデ・インターリーブや誤り訂正された後信号処理されて映像信号や音声信号が再生される。一方、記録動作の場合は、上述の動作とほぼ逆の動作が行われ、フォーカス制御、トラッキング制御の動作を伴いながら映像情報、画像情報、音声情報等が変調されてレーザダイオードを介してディスクに書き込まれる。
また、不図示の信号処理回路では、入力された高周波信号がデ・インターリーブや誤り訂正された後信号処理されて映像信号や音声信号が再生される。一方、記録動作の場合は、上述の動作とほぼ逆の動作が行われ、フォーカス制御、トラッキング制御の動作を伴いながら映像情報、画像情報、音声情報等が変調されてレーザダイオードを介してディスクに書き込まれる。
この場合も、ＡＧＣ回路３３０は、誤差をなくし安定な系として機能し、無駄時間のループ特性に対する影響を応答性良く的確に補償することができる。
１００，１００Ａ・・・信号処理回路、１１０，１１０Ａ・・・メインパス、１１１・・・メインパスブロック、１１２・・・減算器、１２０，１２０Ａ・・・負帰還パス、１２１，１２１Ａ・・・負帰還ブロック、１２２，１２２Ａ・・・レプリカブロック、１２３，１２３Ａ・・・信号遅延ブロック、１２４・・・減算器、１２５・・・加算器、１２６・・・第１のローカル負帰還系ループ、１２７・・・第２のローカル負帰還系ループ、ＬＦＤＢ１，ＬＦＤＢ２・・・フィードバックループ、２００，２００Ａ〜２００Ｃ・・・ＡＧＣ回路、２１０・・・メインパス、２１１・・・ＶＣＡ（可変利得部）、２１２・・・アナログデジタル変換器（ＡＤＣ）、２１３・・・等化器、２２０・・・負帰還パス、２２１・・・振幅検出器、２２２・・・制御ブロック、２２３・・・デジタルアナログ変換器（ＤＡＣ）、２２４・・・減算器、２２５・・・積分器、２２６・・・折線アンプ、２３０・・・遅延時間補償系。
Claims (6)
- 入力信号を伝播し実信号を出力するメインパスと、
上記実信号を上記メインパスの入力段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、
上記メインパスは、
入力信号を受けて実信号を出力するメインパスブロックを、含み、
上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成される信号処理回路であって、
上記負帰還パスは、
制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、
上記負帰還ブロックの制御信号が供給され擬似実信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、
上記レプリカブロックの擬似実信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、
上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、
上記負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、
上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記実信号とを合成し、合成信号を出力する合成部と、
上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる減算器と、を含む
信号処理回路。 - 上記メインパスブロックの伝達関数をＡ（Ｓ）、上記レプリカブロックの伝達関数をＡ´（Ｓ）、上記信号遅延ブロックの伝達関数をＮ（Ｓ）、実信号遅延ブロックの伝達関数をＭ（Ｓ）とすると、次の関係を満足する
請求項１記載の信号処理回路。
- 入力信号の振幅を調整し実信号を出力するメインパスと、
上記実信号の振幅情報を上記メインパスの振幅調整段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、
上記メインパスは、
入力信号の振幅を制御信号に応じて可変する可変利得部を含み、入力信号を受けて実信号を出力するメインパスブロックを、含み、
信号処理回路は、上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成され、
上記負帰還パスは、
上記メインパスから出力される実信号の振幅を検出する振幅検出器と、
上記振幅検出器による振幅情報と目標振幅から上記制御信号を生成し、上記可変利得部に出力する制御ブロックと、を含み、
上記制御ブロックは、
制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、
上記負帰還ブロックの制御信号が供給され擬似振幅信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、
上記レプリカブロックの擬似振幅信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、
上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、
上記負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、
上記目標振幅から上記振幅検出器の検出振幅を減算する第１の減算器と、
上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記第１の減算器の出力信号とを合成し、合成信号を出力する合成部と、
上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる第２の減算器と、を含む
ＡＧＣ回路。 - 上記メインパスブロックの伝達関数をＡ（Ｓ）、上記レプリカブロックの伝達関数をＡ´（Ｓ）、上記信号遅延ブロックの伝達関数をＮ（Ｓ）、実信号遅延ブロックの伝達関数をＭ（Ｓ）とすると、次の関係を満足する
請求項３記載のＡＧＣ回路。
- 上記可変利得部は、
入力信号と上記制御信号を掛け算する掛算器を含み、
上記制御ブロックは、
上記掛算器の非線形性を補償する機能を有する
請求項３または４記載のＡＧＣ回路。 - 記録媒体の情報をピックアップするピックアップ素子と、
上記ピックアップ素子でピックアップされた信号レベルを調整するＡＧＣ回路と、を有し、
上記ＡＧＣ回路は、
入力信号の振幅を調整し実信号を出力するメインパスと、
上記実信号の振幅情報を上記メインパスの振幅調整段に帰還させる負帰還ブロックを含む負帰還パスと、を有し、
上記メインパスは、
入力信号の振幅を制御信号に応じて可変する可変利得部を含み、入力信号を受けて実信号を出力するメインパスブロックを、含み、
信号処理回路は、上記メインパスの上記メインパスブロックならびに上記負帰還パスの上記負帰還ブロックを含んで形成される負帰還ループ内に、制御理論での無駄時間を含む負帰還型信号処理系として形成され、
上記負帰還パスは、
上記メインパスから出力される実信号の振幅を検出する振幅検出器と、
上記振幅検出器による振幅情報と目標振幅から上記制御信号を生成し、上記可変利得部に出力する制御ブロックと、を含み、
上記制御ブロックは、
制御信号を生成して上記メインパスの入力信号の入力部に供給する上記負帰還ブロックと、
上記負帰還ブロックの制御信号が供給され擬似振幅信号を出力する、上記メインパスブロックを模擬するレプリカブロックと、
上記レプリカブロックの擬似振幅信号をループの無駄時間分遅延させる信号遅延ブロックと、を含み、
上記負帰還ブロックと、上記レプリカブロックと、上記信号遅延ブロックとを含んで無駄時間を含む第１のローカル負帰還系ループが形成され、
上記負帰還ブロックおよび上記レプリカブロックにより無駄時間のない第２のローカル負帰還系ループが形成され、
上記目標振幅から上記振幅検出器の検出振幅を減算する第１の減算器と、
上記第１のローカル負帰還系ループにおいて、上記信号遅延ブロックの出力信号と上記第１の減算器の出力信号とを合成し、合成信号を出力する合成部と、
上記合成信号から上記第２のローカル負帰還系ループにおける上記レプリカブロックの擬似実信号を減算し、当該減算後の信号を上記負帰還ブロックに入力させる第２の減算器と、を含む
記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009157254A JP5540586B2 (ja) | 2009-07-01 | 2009-07-01 | 信号処理回路、ａｇｃ回路、および記録再生装置 |
| US12/823,180 US8521794B2 (en) | 2009-07-01 | 2010-06-25 | Signal processing circuit, AGC circuit, and recording and playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009157254A JP5540586B2 (ja) | 2009-07-01 | 2009-07-01 | 信号処理回路、ａｇｃ回路、および記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011013916A JP2011013916A (ja) | 2011-01-20 |
| JP5540586B2 true JP5540586B2 (ja) | 2014-07-02 |
Family
ID=43412298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009157254A Expired - Fee Related JP5540586B2 (ja) | 2009-07-01 | 2009-07-01 | 信号処理回路、ａｇｃ回路、および記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8521794B2 (ja) |
| JP (1) | JP5540586B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5540586B2 (ja) * | 2009-07-01 | 2014-07-02 | ソニー株式会社 | 信号処理回路、ａｇｃ回路、および記録再生装置 |
| JP5553876B2 (ja) * | 2012-10-17 | 2014-07-16 | 株式会社神戸製鋼所 | むだ時間を有する無定位系の制御装置 |
| US10241483B2 (en) * | 2013-02-21 | 2019-03-26 | National University Corporation Nagoya University | Control device design method and control device |
| JP5714622B2 (ja) | 2013-02-21 | 2015-05-07 | トヨタ自動車株式会社 | 制御装置 |
| US10741429B2 (en) * | 2018-06-21 | 2020-08-11 | Lam Research Corporation | Model-based control of substrate processing systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3141982A (en) * | 1960-01-06 | 1964-07-21 | Otto J M Smith | Control system for use in control of loops with dead time |
| JPS62248902A (ja) * | 1986-04-22 | 1987-10-29 | 石川島播磨重工業株式会社 | 蒸気温度制御装置 |
| JPH0535306A (ja) * | 1991-07-29 | 1993-02-12 | Toshiba Corp | むだ時間補償制御装置 |
| JPH06243580A (ja) * | 1993-02-15 | 1994-09-02 | Hitachi Ltd | Ａｇｃ回路 |
| JP3804061B2 (ja) * | 2001-02-02 | 2006-08-02 | 株式会社安川電機 | フィードバック制御装置 |
| JP3970699B2 (ja) * | 2002-06-18 | 2007-09-05 | 株式会社神戸製鋼所 | モータ制御装置 |
| JP5540586B2 (ja) * | 2009-07-01 | 2014-07-02 | ソニー株式会社 | 信号処理回路、ａｇｃ回路、および記録再生装置 |
| JP5251759B2 (ja) * | 2009-07-01 | 2013-07-31 | ソニー株式会社 | Ｐｌｌ回路 |
-
2009
- 2009-07-01 JP JP2009157254A patent/JP5540586B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-25 US US12/823,180 patent/US8521794B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110001529A1 (en) | 2011-01-06 |
| JP2011013916A (ja) | 2011-01-20 |
| US8521794B2 (en) | 2013-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5540586B2 (ja) | 信号処理回路、ａｇｃ回路、および記録再生装置 | |
| KR100822537B1 (ko) | Ｄ급 증폭기 | |
| JP3750555B2 (ja) | アシンメトリ補正回路およびそれを用いた情報再生装置 | |
| WO2012143982A1 (ja) | ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置 | |
| US7649480B2 (en) | Calibration circuit and associated method | |
| JP2007081815A (ja) | スピーカ装置 | |
| JP5733027B2 (ja) | Ａｄ変換装置および信号処理システム | |
| JP4823517B2 (ja) | 補償済センサ出力のための装置及び方法 | |
| JPWO2015029427A1 (ja) | 角度位置検出装置 | |
| JP4772382B2 (ja) | 任意波形発生器、試験装置、任意波形発生方法、及びプログラム | |
| JP3918561B2 (ja) | 黒レベル補正装置および黒レベル補正方法 | |
| JP3776392B2 (ja) | Ｄ級増幅器 | |
| JP4726616B2 (ja) | 赤外線撮像装置 | |
| JP5152728B2 (ja) | トラッキング制御装置 | |
| JP3874116B2 (ja) | 光ディスク再生装置及びオフセット調整方法 | |
| JP2005310310A (ja) | トラッキングバランス調整装置 | |
| JP2013235625A (ja) | 電磁駆動型アクチュエータの速度制御装置及び方法、並びに速度検出装置及び方法 | |
| JP2011034649A (ja) | トラッキング制御装置 | |
| JP2003273671A (ja) | アナログ型ｐｗｍ信号生成回路 | |
| JP2006172587A (ja) | 情報記録再生装置 | |
| JP2010061729A (ja) | 信号制御回路、信号制御方法及びこれを用いた記録再生装置 | |
| JP2006287105A (ja) | ステージ位置補正方法及び装置 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JP2007142916A (ja) | クランプ回路 | |
| JP2003258636A (ja) | Ｄａコンバータの測定方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
| LAPS | Cancellation because of no payment of annual fees |