CN104199481A

CN104199481A - 一种基于fpga的延时链温度漂移在轨修正装置及方法

Info

Publication number: CN104199481A
Application number: CN201410335760.8A
Authority: CN
Inventors: 秦熙; 吴树范; 陈雯; 陈雯雯
Original assignee: Shanghai Engineering Center for Microsatellites
Current assignee: Shanghai Engineering Center for Microsatellites
Priority date: 2014-07-15
Filing date: 2014-07-15
Publication date: 2014-12-10
Anticipated expiration: 2034-07-15
Also published as: CN104199481B

Abstract

一种基于FPGA的延时链温度漂移在轨修正装置及方法，装置包括，一温度传感器，用于采集实时温度；一延时链，用于读出输入信号相对于时钟沿的时间信息；一D触发器阵列与所述延时链相连，用于在时钟沿到来时锁存所述延时链中各延时单元的输出状态，并输出温度计码数据；一译码单元与所述D触发器阵列相连，用于将所述温度计码数据转化为二进制码数据并输出；一查找表存储单元，用于存储在预设温度点标定的所述延时链的积分非线性查找表数据；一温度漂移修正控制单元分别与所述温度传感器、译码单元以及查找表存储单元相连，用于实现延时链温度漂移在轨实时修正。本发明采用较少资源实现延时链延时时间温度漂移修正，并保证较高的时间分辨能力。

Description

一种基于FPGA的延时链温度漂移在轨修正装置及方法

技术领域

本发明涉及航空航天以及半导体技术领域，具体的说，是一种基于FPGA的延时链温度漂移在轨修正装置及方法。

背景技术

随着近年来航空航天以及半导体技术的快速发展，越来越多的半导体集成器件在空间任务中得到了应用。在很多空间应用中都对半导体器件的高精度时间分辨能力提出了要求，如卫星高度计、空间测距仪、空间遥测、时间校准，空间量子通讯中的时间定标、空间高能粒子谱仪和等离子体谱仪的飞行时间测量系统、以及一系列高精度时间测量测量系统。通常，半导体器件可使用多个延时单元级联，来实现对器件工作主时钟周期的内插，以达到提高时间分辨能力的目的，这种方法即被称为延时链法。使用主时钟设计计数器模块并结合延时链法，在实现高精度时间分辨能力的同时，还可提供较大的动态范围。

空间环境中温度变化剧烈，即使使用被动热控方案，半导体器件的工作环境温度仍然有数十摄氏度的变化范围，使用主动热控的方案时，虽然能够将温度变化控制在10度以内的范围，但是需要集成相当的外围控制电路和热阻，会同时提高卫星的发射成本和功耗，付出的代价也较大。半导体器件的工作速度受工作环境温度影响明显，尤其在需求高精度时间分辨的场合，延时单元的延时时间随温度的变化明显。延时时间受半导体电阻率和P-N结电容等因素影响。其中，P-N电容随温度变化较小，而电阻率的变化对延时链延时时间的温度漂移起主要作用。延时单元延时时间的大小与半导体电阻率成正比，随着温度升高，半导体器件的电阻率的变化趋势比较多变，如果不予修正，则会引入较大的测量误差，降低结果的可信度。因此，研究延时单元的温度漂移在轨修正方案，对各类高精度时间应用场合有着比较重要的意义。

近年来，由于在设计灵活性、处理能力以及可重复编程性等方面的优势，现场可编程门阵列（FPGA）在空间任务中应用越来越广泛。对于各类需求高精度时间的应用场合，基于FPGA的设计不仅可以通过配置其中的逻辑单元级联作为延时链，同时还可以集成延时链温度漂移修正的算法，甚至还可以根据实际需求配置级联的延时单元的种类和长度，以实现不同的延时单元码宽和延时链长度，也可以配置延时链的数目以合理应用资源。另外，对于应用需求的改变，对FPGA重新进行配置即可实现功能的变更，设计非常灵活。

中国专利公开号CN103092059A，公开了一种基于反熔丝FPGA的时间数字转换器及其温度漂移修正方法，针对在空间应用中基于FPGA设计的高精度时间数字转换器（TDC）提出延时单元级联的延时链延时时间的线性函数修正方法。该种修正方法针对从-20摄氏度到+70摄氏度的温度范围，对TDC的延时单元的延时时间使用线性函数拟合并修正了延时单元的温度漂移，保证了TDC在温度变化剧烈的环境中的时间测量精度。但是，该专利提出使用线性函数拟合延时单元的温度漂移，只能适用于较小工作温度范围。在温度变化范围较大时，线性函数对温度变化曲线的符合程度则会降低，线性函数法修正的准确度也会相应变差。同时，该专利描述了温度漂移离线修正的流程，但是并没有给出在FPGA中实时实现温度漂移修正的方法，其在空间环境中的应用存在一定的局限性。

发明内容

本发明的目的在于，提供一种基于FPGA的延时链温度漂移在轨修正装置及方法，其能够在FPGA中实现了低功耗、低成本、设计灵活性较强、集成度高、精度高且适用温度范围广的延时链延时时间温度漂移在轨实时修正，可在空间应用等工作环境温度变化剧烈的场合使用，其使用较少资源即能够实现延时链延时时间温度漂移修正功能，同时保证较高的时间分辨能力。

为实现上述目的，本发明提供了一种基于FPGA的延时链温度漂移在轨修正装置，包括一温度传感器，用于采集工作环境的实时温度；一延时链，用于读出输入信号相对于时钟沿的时间信息；一D触发器阵列与所述延时链相连，用于在时钟沿到来时锁存所述延时链中各延时单元的输出状态，并输出温度计码数据；一译码单元与所述D触发器阵列相连，用于将所述温度计码数据转化为二进制码数据并输出；一查找表存储单元，用于存储在预设温度点标定的所述延时链的积分非线性查找表数据；一温度漂移修正控制单元分别与所述温度传感器、译码单元以及查找表存储单元相连，用于根据所述译码单元的输出数据从所述查找表存储单元中读取相应的积分非线性数据，结合温度传感器采集的实时温度，采用三次函数关系式对所述输出数据进行实时修正并输出结果，实现延时链温度漂移在轨实时修正。

为实现上述目的，本发明还提供了一种基于FPGA的延时链温度漂移在轨修正方法，包括以下步骤：（1）采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表；（2）在预设温度范围内，在多个不同的温度点标定当前延时链的相应延时链平均码宽，拟合平均码宽温度漂移曲线，得出平均码宽随温度漂移的三次函数关系式；（3）结合温度传感器采集的实时温度，根据所述积分非线性查找表，采用所述三次函数关系式在FPGA内部对当前延时链的输出结果进行实时修正，并输出结果，完成延时链温度漂移在轨实时修正。

本发明的优点在于：

1）使用灵活：可利用FPGA的逻辑单元配置成延时单元级联的延时链，温度漂移修正控制单元也可灵活设计；查找表存储单元中存储的查找表数据可预先标定配置好，也可实时上传；温度漂移修正控制单元中对延时链输出数据进行修正的三次函数关系式的各项参数也可以实时上传进行调整；

2）资源占用量少：在轨实现延时链温度漂移修正时，不需集成DLL等延时控制电路；在轨应用时，只需要存储单个温度点下的标定延时链得到的积分非线性查找表数据，并将标定得到的平均码宽随温度漂移的三次函数关系式的各项参数配置给修正温度漂移修正控制单元，由温度漂移修正控制单元执行简单的计算功能，即可实现延时链温度漂移的在轨实时修正；

3）成本低、功耗低：基于单片flash型FPGA即实现了多个通道延时链温度漂移在轨实时修正的所有功能；单片FPGA的价格仅为1000多元，FPGA内部所有工作逻辑的总功耗仅约为50mW；采用三次函数法对于温度漂移进行修正，无需增加发射重量和卫星整体功耗来实现主动热控，可大大降低研发成本与电路功耗；

4）集成度高：单个温度漂移修正控制单元即可实现多个通道延时链的温度漂移在轨实时修正，对需求大规模多通道的高精度时间分辨的应用场合非常有利；

5）修正精度高且适用温度范围广：根据半导体电阻率随温度变化的曲线，对延时链的延时时间温度漂移使用三次函数拟合，得到的修正结果相比线性函数法更贴近实际的温度漂移情况，修正结果更准确，且可适用于更宽温度范围的工作环境。

附图说明

图1，本发明所述的基于FPGA的延时链温度漂移在轨修正装置的架构图；

图2，半导体电阻率随温度的变化趋势曲线示意图；

图3，本发明所述的基于FPGA的延时链温度漂移在轨修正方法流程图。

缩略语和关键术语定义：

FPGA：Field-Programmable-Gate-Arrays 现场可编程门阵列

CPU： Central Processing Unit 中央处理器

FIFO：First-In-First-Out 先入先出存储器

TDC: Time-to-Digital Convertor 时间数字转换器

INL：Integrated Non-linearity 积分非线性

LUT：Look-up Table 查找表

DLL：Delay-Locked-Loop 延时锁定环

RMS：Root-Mean-Square Value 统计均方根值。

具体实施方式

下面结合附图对本发明提供的基于FPGA的延时链温度漂移在轨修正装置及方法的具体实施方式做详细说明。

首先结合附图给出本发明所述基于FPGA的延时链温度漂移在轨修正装置的实施方式。

参见图1，本发明所述的基于FPGA的延时链温度漂移在轨修正装置的架构图。所述修正装置包括一温度传感器12、一延时链101、一D触发器阵列102、一译码单元103、一查找表存储单元104以及一温度漂移修正控制单元105。所述延时链101、D触发器阵列102、译码单元103、查找表存储单元104以及温度漂移修正控制单元105集成在单块FPGA芯片10中，极大地简化了装置结构，以较少的资源可实现高精度的时间分辨能力。

所述温度传感器12用于采集工作环境的实时温度。本发明中，所述温度传感器12不仅可以在修正温度漂移时提供实时温度，也可在标定码宽温度漂移曲线时，提供当前标定的工作温度。

所述延时链101结合D触发器阵列102可读出输入信号相对于时钟沿的时间信息。可以利用FPGA芯片10的逻辑单元配置成延时单元级联为多通道的延时链。

所述D触发器阵列102与所述延时链101相连，用于在时钟沿到来时锁存所述延时链的输出状态，并输出温度计码数据。所述D触发器阵列102包括与所述延时链101中延时单元数量相对应的D触发器，D触发器的输出数据即对应着在时钟沿到来的时刻输入信号在延时链中传输的位置，如此可得到等效于延时单元延时时间的时间分辨能力。

所述译码单元103与所述D触发器阵列102相连，用于将所述温度计码数据转化为二进制码数据并输出。

所述查找表存储单元104用于存储在预设温度点标定的所述延时链的积分非线性查找表数据。所述积分非线性查找表数据为：在某个固定温度点下，由码密度法标定的延时链的积分非线性数据，反应了延时链101中的各延时单元的非线性情况。所述查找表存储单元104存储的积分非线性查找表数据可以预先标定配置好，也可以实时上传。可以在FPGA芯片10内部配置存储单元用于存储所述的积分非线性查找表数据。

作为可选的实施方式，本发明所述装置进一步包括一与所述查找表存储单元104相连的查找表生成单元106，用于采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表。生成的积分非线性查找表数据可以标定配置好存储至所述查找表存储单元104，也可以实时上传后存储至所述查找表存储单元104。其中，延时链的平均码宽，即当前工作环境下，延时链占用的所有延时单元延时时间的平均值；积分非线性则表示延时链读出数据所代表的实际时间与理论值之间的误差。本发明中，采用码密度法标定延时链的延时单元码宽，即为了标定在不同工作环境温度点下，延时链中的延时单元所表现出的延时时间平均值，同时标定延时链的积分非线性，用于了解延时链中各个单元的线性情况，并生成积分非线性查找表，以便于修正测量结果。

本发明中，延时链中各延时单元的码宽，会因加工工艺等外界因素而有所差异，在使用新的延时链的时候，需对之采用码密度法进行标定。码密度法即对延时链输入大量随机的或者重复周期与工作主时钟周期不相干的信号（输入事例数目 > 10⁶），根据在时钟沿到来时锁存到的D触发器的输出信号，统计落在延时链中不同延时单元中事例的数目。落在某个延时单元上的事例数目越多，说明其码宽越大，反之则越小。最后根据统计的随机事例的总数目，结合落在各个延时单元上的事例数目以及工作主时钟的周期，即可计算出延时链的平均码宽以及积分非线性。根据得到的延时链的积分非线性，按照对应的延时单元排序，并转换为二进制数，即作为当前标定温度的积分非线性查找表（INL），积分查找表可用于对当前温度的延时链输出进行实时修正。

所述温度漂移修正控制单元105分别与所述温度传感器12、译码单元103以及查找表存储单元104相连，用于根据所述译码单元103的输出数据从所述查找表存储单元104中读取相应的积分非线性数据，结合温度传感器12采集的实时温度，采用三次函数关系式对所述输出数据进行实时修正并输出结果，实现延时链温度漂移在轨实时修正。在轨应用时，可实时上传三次函数关系式相关参数进行实时更新温度漂移修正控制单元105，因此使用灵活。本发明中，单个温度漂移修正控制单元105即可实现多通道的延时链101的温度漂移在轨实时修正，对需求大规模多通道的高精度时间分辨的应用场合非常有利。且完全依靠软件即可适用于较大的温度范围，而不需使用主动热控系统来维持系统温度。

所述温度漂移修正控制单元105所采用的三次函数关系式是，对预设温度范围内多个不同的温度点标定的延时链平均码宽拟合平均码宽温度漂移曲线，所得平均码宽随温度漂移的三次函数关系式。延时链的延时单元码宽随着工作环境温度的变化，主要受半导体器件的电阻率的影响。半导体电阻率随温度的变化趋势曲线如图2所示，在工作环境温度由低升高的过程中，由a点到b点时其电阻率首先呈下降的趋势，在达到临界点b后，电阻随着温度升高呈上升的趋势，之后在温度升高至比较高的c点时，电阻随温度升高又开始呈下降趋势。通常，半导体器件的工作环境温度在b点与c点之间，若温度变化范围较小，可近似地视为电阻率随温度线性变化。但是若温度变化范围较大，则需视为电阻率随温度呈三次函数的关系变化，若仍然以线性函数拟合变化曲线，则引入的误差会增大。延时单元的延时时间与半导体电阻率呈正比，因此延时时间也随温度呈三次函数的关系变化。根据半导体电阻率随温度变化的曲线，对延时链的延时时间温度漂移使用三次函数拟合，得到的修正结果相比线性函数法更贴近实际的温度漂移情况，修正结果更准确，且可适用于更宽温度范围的工作环境。

在FPGA芯片10内部实现温度漂移的修正算法，即根据延时链平均码宽温度漂移的三次函数关系式，结合某个温度点生成的积分非线性查找表，即可计算出工作环境温度变化范围内任意温度点的实时平均码宽和积分非线性信息，最终根据计算出的结果对测量结果进行在轨实时修正，计算简单，不需使用主动热控系统来维持系统温度，不需集成DLL等延时控制电路，无需增加发射重量和卫星整体功耗来实现主动热控，可大大降低研发成本与电路功耗。本发明中，延时单元温度漂移在轨实时修正功能时，不在FPGA内部而在单片机芯片中实现修正算法，可以达到相同的目的。本发明中，延时链101、D触发器阵列102以及译码单元103部分或者全部由专用ASIC芯片提供而不集成在FPGA中，可达到相同的目的。

本发明可在Flash型FPGA Smartfusion2-M2S050T中实现了延时链级联及其温度漂移在轨实时修正的设计。利用Smartfusion2的逻辑单元配置成延时单元级联为8通道的延时链（延时单元平均码宽约为100ps），同时在其内部配置存储空间用于存储积分非线性查找表，结合FPGA内部集成的CPU内核对实际测量结果进行修正计算，最终通过FPGA的I/O输出可用数据。经测试，在-20到+60度的范围内，三次函数法修正延时单元温度漂移后的测量结果，与各个温度点都使用码密度法标定后修正的测量结果相比，其测量误差的RMS增加值小于0.5ps，而使用线性函数法修正时，测量误差RMS的增加值约为1ps（实际测量结果误差RMS值约为50ps，不对温度漂移进行修正引入的误差达数百ps）。

接下来结合附图给出本发明所述的基于FPGA的延时链温度漂移在轨修正方法的实施方式。本发明所述方法主要内容包括对FPGA内部的级联延时链用码密度法标定平均码宽和积分非线性（INL）；采用三次函数法拟合延时单元码宽在温度变化时的漂移曲线；以及根据拟合结果在FPGA内部完成温度漂移修正算法的实现。

参考图3，本发明所述的基于FPGA的延时链温度漂移在轨修正方法流程图。所述方法包括以下步骤：S32：采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表；S34：在预设温度范围内，在多个不同的温度点标定当前延时链的相应延时链平均码宽，拟合平均码宽温度漂移曲线，得出平均码宽随温度漂移的三次函数关系式；S36：结合温度传感器采集的实时温度，根据所述积分非线性查找表，采用所述三次函数关系式在FPGA内部对当前延时链的输出结果进行实时修正，并输出结果，完成延时链温度漂移在轨实时修正。以下结合附图对上述步骤进行详细说明。

S32：采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表。

本发明中，延时链中各延时单元的码宽，会因加工工艺等外界因素而有所差异，在使用新的延时链的时候，需对之采用码密度法进行标定。

作为可选的实施方式，步骤S32进一步包括：（11）在所述预设温度点下，向延时链中输入事例数目 > 10⁶的随机信号或重复周期与工作时钟周期不相干的信号，并读出延时链的输出数据；（12）根据在时钟沿到来时锁存到的D触发器阵列的输出信号，统计落在延时链中每个延时单元上的事例数目，结合工作时钟的周期得到每个延时单元的码宽（即，在时钟周期已知的条件下计算码宽）；（13）根据统计结果计算得到延时链的平均码宽与积分非线性；（14）将得到的延时链的积分非线性依对应延时链的各延时单元排序，生成预设温度点下的积分非线性查找表。

所述预设温度点可以采用下述步骤获取：将集成FPGA与温度传感器的电路板放置于温控箱中，调节温控箱，使其稳定工作在固定的环境温度中；从温度传感器中读出当前工作温度，直至读数稳定，则当前温度即为所述预设温度点温度。延时链的平均码宽（B）等于工作时钟周期除以延时链占用的延时单元的数目；而积分非线性则可由平均码宽与统计出各个延时单元的码宽计算得出。将据得到的延时链的积分非线性按照对应的延时单元排序，并转换为二进制数，即作为当前标定温度的积分非线性查找表（INL）。积分查找表可用于对当前温度的延时链输出进行实时修正。若延时链的输出为n（待表输入信号在时钟沿时传输到第n个延时单元），则代表的时间信息t = （n + INL（n））* B。

S34：在预设温度范围内，在多个不同的温度点标定当前延时链的相应延时链平均码宽，拟合平均码宽温度漂移曲线，得出平均码宽随温度漂移的三次函数关系式。

延时链的延时单元码宽随着工作环境温度的变化，主要受半导体器件的电阻率的影响。若温度变化范围较小，可近似地视为电阻率随温度线性变化；但是若温度变化范围较大，则需视为电阻率随温度呈三次函数的关系变化。延时单元的延时时间与半导体电阻率呈正比，因此延时时间也随温度呈三次函数的关系变化。根据半导体电阻率随温度变化的曲线，对延时链的延时时间温度漂移使用三次函数拟合，得到的修正结果相比线性函数法更贴近实际的温度漂移情况，修正结果更准确，且可适用于更宽温度范围的工作环境。

作为可选的实施方式，步骤S34进一步包括：（21）在预设温度范围内，对多个不同的温度点下的延时链进行码密度法标定，得到相应多个延时链平均码宽；（22）对所述多个延时链平均码宽拟合平均码宽温度漂移曲线，得到平均码宽随温度漂移的三次函数关系式。

以下给出一实施例，以对三次函数关系式的获取进行详细说明：1）将集成FPGA与温度传感器的电路板放置于温控箱中，对电路板上电，之后调节温控箱至一温度，待温度传感器读出的温度信息稳定时，读出当前温度值T1；2）对T1温度下的延时链进行码密度法标定，得到T1下的平均码宽S1；3）改变温控箱的温度至T2，再次进行码密度法标定，得到T2下的平均码宽S2；4）重复以上步骤N次，得到T1至TN温度下的平均码宽S1至SN；5）对N个温度点下标定的N个延时链平均码宽拟合平均码宽温度漂移曲线，得到平均码宽随温度漂移的三次函数关系式B（T）。

S36：结合温度传感器采集的实时温度，根据所述积分非线性查找表，采用所述三次函数关系式在FPGA内部对当前延时链的输出结果进行实时修正，并输出结果，完成延时链温度漂移在轨实时修正。

利用延时链平均码宽温度漂移的三次函数关系式，结合在预设温度点下得到的延时链积分非线性查找表以及温度传感器采集的实时温度，即可计算出工作环境温度变化范围内任意温度点的实时平均码宽和积分非线性信息，最终根据计算出的结果对测量结果进行在轨实时修正。

以下给出一实施例，以对本发明所述的基于FPGA的延时链温度漂移在轨修正装置及方法进行详细说明。

1）将集成本发明所述FPGA芯片10的PCB板置于温控箱中置于温控箱中，上电；

2）将温控箱调节至任意工作温度，待温度传感器12读出稳定后读出当前温度点T₀；

3）采用码密度法对T₀时的延时链进行标定，得到延时链的平均码宽B（T₀），以及该温度下延时链的积分非线性INL_T0，生成的积分非线性查；

4）在一定的温度范围内，取多个温度点对延时链的码宽平均值进行标定，得出平均码宽随温度漂移的三次函数关系式B（T）；

5）将生成的积分非线性查找表输入到FPGA芯片10中的查找表存储单元104，根据拟合得到的三次函数关系式B（T）配置温度漂移修正控制单元105的相关参数；

6）温度漂移修正控制单元105根据积分非线性查找表数据以及三次函数关系式，对当前延时的输出数据进行实时修正，并输出修正后的结果。

修正方程式如下：

t = （n + INL_T0 (T)）*B (T₀)/ B (T)，

式中，t为延时的输出表示的时间信息，n表示由时钟沿锁定D触发器阵列102时输入信号在延时链101中传输到的延时单元编号，INL_T0表示的是在温度点T₀标定的延时链的积分非线性，T为当前工作环境温度，B（T₀）表示的是T₀温度下标定的延时链平均码宽，B（T）分别表示是由拟合出的三次函数关系式计算得到的温度T下延时链的平均码宽。

经测试，在-20到+60度的范围内，三次函数法修正延时单元温度漂移后的测量结果，与各个温度点都使用码密度法标定后修正的测量结果相比，其测量误差的RMS增加值小于0.5ps，而使用线性函数法修正时，测量误差RMS的增加值约为1ps（实际测量结果误差RMS值约为50ps，不对温度漂移进行修正引入的误差达数百ps）。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种基于FPGA的延时链温度漂移在轨修正装置，其特征在于，包括，

一温度传感器，用于采集工作环境的实时温度；

一延时链，用于读出输入信号相对于时钟沿的时间信息；

一D触发器阵列与所述延时链相连，用于在时钟沿到来时锁存所述延时链中各延时单元的输出状态，并输出温度计码数据；

一译码单元与所述D触发器阵列相连，用于将所述温度计码数据转化为二进制码数据并输出；

一查找表存储单元，用于存储在预设温度点标定的所述延时链的积分非线性查找表数据；一温度漂移修正控制单元分别与所述温度传感器、译码单元以及查找表存储单元相连，用于根据所述译码单元的输出数据从所述查找表存储单元中读取相应的积分非线性数据，结合温度传感器采集的实时温度，采用三次函数关系式对所述输出数据进行实时修正并输出结果，实现延时链温度漂移在轨实时修正。

2.根据权利要求1所述的延时链温度漂移在轨修正装置，其特征在于，所述延时链、D触发器阵列、译码单元、查找表存储单元以及温度漂移修正控制单元集成在单块FPGA芯片中。

3.根据权利要求1所述的延时链温度漂移在轨修正装置，其特征在于，所述查找表存储单元存储的积分非线性查找表数据为预先标定配置数据或实时上传数据。

4.根据权利要求1所述的延时链温度漂移在轨修正装置，其特征在于，所述装置进一步包括一与所述查找表存储单元相连的查找表生成单元，用于采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表。

5.根据权利要求1所述的延时链温度漂移在轨修正装置，其特征在于，所述温度漂移修正控制单元所采用的三次函数关系式是对预设温度范围内多个不同的温度点标定的延时链平均码宽拟合平均码宽温度漂移曲线所得平均码宽随温度漂移的三次函数关系式。

6.一种基于FPGA的延时链温度漂移在轨修正方法，其特征在于，包括以下步骤：

（1）采用码密度法对预设温度点下的延时链进行标定，得到延时链的平均码宽以及积分非线性，生成积分非线性查找表；

（2）在预设温度范围内，在多个不同的温度点标定当前延时链的相应延时链平均码宽，拟合平均码宽温度漂移曲线，得出平均码宽随温度漂移的三次函数关系式；

（3）结合温度传感器采集的实时温度，根据所述积分非线性查找表，采用所述三次函数关系式在FPGA内部对当前延时链的输出结果进行实时修正，并输出结果，完成延时链温度漂移在轨实时修正。

7.根据权利要求6所述的延时链温度漂移在轨修正方法，其特征在于，步骤（1）进一步包括：

（11）在所述预设温度点下，向延时链中输入事例数目 > 10⁶的随机信号或重复周期与工作时钟周期不相干的信号，并读出延时链的输出数据；

（12）根据在时钟沿到来时锁存到的D触发器阵列的输出信号，统计落在延时链中每个延时单元上的事例数目，结合工作时钟的周期得到每个延时单元的码宽；

（13）根据统计结果计算得到延时链的平均码宽与积分非线性；

（14）将得到的延时链的积分非线性依对应延时链的各延时单元排序，生成预设温度点下的积分非线性查找表。

8.根据权利要求6所述的延时链温度漂移在轨修正方法，其特征在于，步骤（2）进一步包括：

（21）在预设温度范围内，对多个不同的温度点下的延时链进行码密度法标定，得到相应多个延时链平均码宽；

（22）对所述多个延时链平均码宽拟合平均码宽温度漂移曲线，得到平均码宽随温度漂移的三次函数关系式。