CN107037721A

CN107037721A - 一种自修正型时间数字转换器

Info

Publication number: CN107037721A
Application number: CN201710457749.2A
Authority: CN
Inventors: 秦熙; 王淋; 石致富; 谢进; 谢一进; 荣星; 杜江峰
Original assignee: University of Science and Technology of China USTC
Current assignee: University of Science and Technology of China USTC
Priority date: 2017-06-16
Filing date: 2017-06-16
Publication date: 2017-08-11
Anticipated expiration: 2037-06-16
Also published as: CN107037721B

Abstract

本申请公开了一种自修正型时间数字转换器，其包括粗测量部分、细测量部分和修正部分，其中，利用计数器得到粗时间测量结果，利用延时链、D触发器阵列和查找表单元得到细时间测量结果，偏置修正单元获得时间测量结果，该时间测量结果为粗时间测量结果和细时间测量结果的和值，然后结合温度传感器测量的当前工作环境温度，对时间测量结果进行修正，可见，本申请技术方案提供了一种自修正型时间数字转换器，其能够对测得的时间测量结果进行修正，提高了时间数字转换器的环境适应性。

Description

一种自修正型时间数字转换器

技术领域

本申请涉及时间测量技术领域，更具体地说，涉及一种自修正型时间数字转换器。

背景技术

时间，无论在我们日常生活和工作中，还是在科学研究等众多领域，都扮演着非常重要的角色，是最基本的参数之一。时间测量技术在原子核与粒子物理、量子物理与技术、航空航天等国防建设和研究领域都有广泛的应用。

当前，基于现场可编辑门阵列(FPGA)实现的高精度时间数字转换器得到了广泛的应用，其利用FPGA中的延时链进行时间内插测量，以提高时间测量的精度。然而，被测信号传输到延时链之前的路径延时会受到温度的影响，故在较大的温度范围内会引入较大的测量误差，所以，亟需提供一种能够对测量误差进行修正的自修正型数字转换器。

发明内容

有鉴于此，本申请提供一种自修正型时间数字转换器，以对测量误差进行修正。

为了实现上述目的，现提出的一种自修正型时间数字转换器，包括：

时钟单元，用于产生系统时钟；

延时链，包括多级延时单元，第一级延时单元的输入为被测信号，其它延时单元的输入为前一级延时单元的输出，用于对被测信号进行延时；

分别与所述时钟单元和所述延时链相连的D触发器阵列，包括与每一级延时单元对应连接的D触发器，用于在时钟沿到来时锁存所述延时链中各延时单元的输出，并将锁存的所有延时单元的输出作为温度计码数据，并将其输出给译码器；

分别与所述时钟单元和所述D触发器阵列中第一级D触发器相连的使能信号产生单元，用于在下一时钟沿到来时，将所述D触发器阵列中第一级D触发器的输出进行反向锁存，并将反向锁存后的输出与所述D触发器阵列中第一级D触发器的输出进行逻辑与运算，获得使能信号并输出；

分别与所述时钟单元和所述使能信号产生单元相连的计数器，用于对被测信号的时间间隔进行计数，得到粗计数值，并在接收到所述使能信号时，将所述粗计数值输出至偏置修正单元；

分别与所述D触发器阵列和所述使能信号产生单元相连的译码器，用于在接收到所述使能信号时，将所述温度计码数据转换为二进制码数据并输出；

与所述译码器相连的查找表单元，用于存储在预设温度点标定的所述延时链的积分非线性修正数据，并以所述二进制码数据作为地址进行积分非线性修正数据的查找，获得与所述二进制码数据对应的积分非线性修正数据并输出；

温度传感器，用于采集当前的实时温度；

分别与所述温度传感器和查找表单元相连的偏置修正单元，用于结合所述当前的实时温度，对时间测量结果进行修正，并将修正后的时间测量结果输出至缓存单元，其中，所述时间测量结果为所述粗计数值与所述积分非线性修正数据的和值；

所述缓存单元，用于缓存所述修正后的时间测量结果，并将其输出。

从上述的技术方案可以看出，待测信号输入自修正型时间数字转换器的延时链后，进行延时传输，在时钟沿到来时，D触发器阵列对延时链中各个延时单元的输出状态进行锁存，得到温度计码数据；同时在待测信号和系统时钟信号的作用下，使能信号产生单元产生一使能信号，计数器在接收到使能信号时，将粗计数值输出到偏置修正单元，译码器在接收到使能信号时对温度计码数据进行译码并将译码后的二进制码数据输出至查找表单元，查找表单元查找到该二进制码数据对应的积分非线性修正数据，并输出给偏置修正单元，偏置修正单元结合温度传感器采集的实时温度对时间测量结果即粗计数值和积分非线性修正数据的和值进行温度修正，并将修正后的时间测量结果输出至缓存单元，由此缓存单元缓存了修正后的时间测量结果，进而将修正后的时间测量结果输出。可见，本发明的自修正型时间数字转换器采用了粗时间测量、细时间测量和时间测量结果修正的结合，其中粗时间测量使用计数器完成，能够扩展时间测量的动态范围，细时间测量采用延时链完成，能够得到高精度的细时间测量结果，且还对时间测量结果进行修正，提高了时间数字转换器的环境适应性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种自修正型时间数字转换器的结构组成图；

图2为本申请另一实施例公开的一种自修正型时间数字转换器的结构组成图；

图3为本申请一实施例公开的基于时间数字转换器进行时间测量的流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本发明实施例提供一种自修正型时间数字转换器，如图1所示，该自修正型时间数字转换器基于FPGA实现，其结构组成为：

时钟单元，用于产生系统时钟；

具体的，该时钟单元可为FPGA内部锁相环，其与一高精度、高稳定度的外部时钟连接，外部时钟提供的时钟经该锁相环倍频后，获得系统时钟。

具体的，延时链可由加法器的进位链构成，可选用一位加法器作为所述延时单元，延时单元的具体延时使用码密度法来进行标定。

分别与所述时钟单元和所述延时链相连的D触发器阵列，包括与每一级延时单元对应连接的D触发器，用于在时钟沿到来时锁存所述延时链中各延时单元的输出，并将锁存的所有延时单元的输出作为温度计码数据，并将其输出给译码器进行译码；

具体的，当被测的脉冲信号输入延时链中后，其经过一级一级的延时单元向后延时传输，在脉冲信号的脉冲前沿未传到延时单元时，延时单元的输出状态为低电平0，在脉冲信号的脉冲前沿传到延时单元时，延时单元的输出状态为高电平1。当系统时钟的上升沿到来时，D触发器阵列中每个D触发器将与其对应的延时单元的输出状态锁存起来，锁存的结果从左边的第一级D触发器到右边的最后一级D触发器如是1111…111000…000的一组数据，进而将该组数据作为温度计码数据输出。

具体的，使能信号产生单元由D触发器和逻辑与运算器组成；

其中，D触发器与所述时钟单元和所述D触发器阵列中第一级D触发器相连，用于在下一个时钟沿到来时，将所述D触发器阵列中第一级D触发器的输出进行反向锁存；

逻辑与运算器，与所述反向锁存器和所述D触发器阵列中第一级D触发器相连，用于将反向锁存后的输出与所述D触发器阵列中第一级D触发器的输出进行逻辑与运算，获得使能信号。

具体的，使能信号产生的时序为：被测的脉冲信号输入延时链，当系统时钟的上升沿到来时，延时链中的第一级延时单元的输出被D触发器阵列的第一级D触发器锁存，这时，对于该第一级D触发器来说，其输出即为与时钟同步的触发信号。然后在系统时钟的下一个上升沿到来时，第一级D触发器的输出被使能信号产生单元中的D触发器反向锁存，然后逻辑与运算器将第一级D触发器的输出与反向锁存的输出进行逻辑与运算，即可得到与每个被测的脉冲信号对应的，与系统时钟同步的，且时间宽度为一个系统时钟周期的使能信号。

具体的，计数器为一个工作在系统时钟下的高速计数器，在时钟的上升沿到来时，其计数值加1，在接收到使能信号后，将计数值输入到偏置修正单元，此时该计数值为t_coarse＝n×T_CLK，其中T_CLK为系统时钟的周期。

与所述译码器相连的查找表单元，用于存储在预设温度点标定的所述延时链的积分非线性修正数据，并以所述二进制码数据作为地址进行积分非线性修正数据的查找，获得与所述二进制码数据对应的积分非线性修正数据；

具体的，所述查找表单元存储有在预设温度点标定的所述延时链的积分非线性修正数据。所述积分非线性修正数据为：在某个固定温度点下，由码密度法标定的延时链的积分非线性数据，反应了延时链中的各延时单元的非线性情况。

其中，获得积分非线性修正数据的原理为：延时链中各延时单元的码宽，由于加工工艺等外界因素而有所差异，在使用新的延时链的时候，需对其采用码密度法对码宽进行标定。码密度法即对延时链输入大量随机的或者重复周期与工作主时钟周期不相干的信号，根据在时钟沿到来时D触发器阵列锁存的结果，统计落在延时链中不同延时单元中事例的数目。落在某个延时单元上的事例数目越多，说明其码宽越大，反之则越小。最后根据统计的随机事例的总数目，结合落在各个延时单元上的事例数目以及工作主时钟的周期，即可计算出延时链的平均码宽以及积分非线性。进而根据得到的延时链的积分非线性与延时单元的对应关系，即可制成当前标定温度下的积分非线性查找表，该积分非线性查找表用于对当前标定温度的延时链输出进行实时修正。

其中，查找表单元存储的积分非线性修正数据可以预先标定配置好，也可以实时上传。具体的可在FPGA芯片内部配置存储单元用于存储所述的积分非线性修正数据。查找时，将二进制码数据作为地址，查找与其对应的积分非线性修正数据即经过积分非线性修正的细时间测量结果其中，T₀表示该积分非线性修正的标定流程是在预设温度T₀下进行的，修正结果也仅在该温度下适用。

温度传感器，用于采集当前的实时温度；

分别与所述温度传感器和查找表单元相连的偏置修正单元，用于结合所述当前的实时温度，对时间测量结果进行修正，并将修正后的时间测量结果输出至缓存单元，其中，所述时间测量结果为所述粗计数值与所述积分非线性修正数据的和值。

具体的，偏置修正单元在接收到粗计数值和积分非线性修正数据后，获得时间测量结果t：进而对该时间测量结果进行偏置修正。

所述缓存单元，用于缓存所述修正后的时间测量结果，并将其输出；

具体的，缓存单元的写时钟与系统时钟同步，如在系统时钟上升沿到来时才将数据写入缓存单元中，进而将缓存的数据发送给上位机。

具体的，将所述时钟单元、所述延时链、所述D触发器阵列、所述计数器，所述使能信号产生单元，所述译码器、所述查找表单元、所述偏置修正单元和所述缓存单元集成在单块FPGA芯片中。

实际应用中，可以采用Virtex-7 FPGA实现自修正的时间数字转换器，其中，所述时钟单元、所述延时链、所述D触发器阵列、所述计数器，所述使能信号产生单元，所述译码器、所述查找表单元、所述偏置修正单元和所述缓存单元为基于Virtex-7 FPGA的时间测量模块，温度传感器作为Virtex-7 FPGA的外围扩展单元。

上述实施例中，待测信号输入自修正型时间数字转换器的延时链后，进行延时传输，在时钟沿到来时，D触发器阵列对延时链中各个延时单元的输出状态进行锁存，得到温度计码数据；同时在待测信号和系统时钟信号的作用下，使能信号产生单元产生一使能信号，计数器在接收到使能信号时，将粗计数值输出到偏置修正单元，译码器在接收到使能信号时对温度计码数据进行译码并将译码后的二进制码数据输出至查找表单元，查找表单元查找到该二进制码数据对应的积分非线性修正数据，并输出给偏置修正单元，偏置修正单元结合温度传感器采集的实时温度对时间测量结果即粗计数值和积分非线性修正数据的和值进行温度修正，并将修正后的时间测量结果输出至缓存单元，由此缓存单元缓存了修正后的时间测量结果，进而将修正后的时间测量结果输出。可见，本发明的自修正型时间数字转换器采用了粗时间测量、细时间测量和时间测量结果修正的结合，其中粗时间测量使用计数器完成，能够扩展时间测量的动态范围，细时间测量采用延时链完成，能够得到高精度的细时间测量结果，且还对时间测量结果进行修正，提高了时间数字转换器的环境适应性。

在本发明一实施例中，自修正型时间数字转换器包括的偏置修正单元存储有在多个不同的预设温度点标定的偏置数据，则偏置修正单元结合所述当前的实时温度，对时间测量结果进行偏置修正的过程包括：

根据所述当前的实时温度，在存储的偏置数据中确定与所述当前的实时温度对应的偏置数据；

根据所述偏置数据对所述测量结果进行修正。

可选地，设置偏置数据生成单元生成偏置数据，偏置数据生成单元生成偏置数据的过程，包括：

1)在室温T₀下，对预设的固定时间间隔进行预设次数的时间测量，获得预设个数的所述时间测量结果，并获得室温下所述时间测量结果的平均值t₀；

具体的，可由方波发生器产生两个脉冲信号，将该两个脉冲信号之间的时间间隔作为预设的时间间隔。可以理解，偏置生成单元对预设的固定时间间隔进行预设次数的时间测量可由计数器、延时链、触发器阵列、译码器和查找表单元实现，进而获得的时间测量结果即为经过计数器计数得到的粗计数值和经过延时链、触发器阵列、译码器和查找表单元得到的积分非线性修正数据的和值。

2)预先规定标定的温度范围为从-20摄氏度到70摄氏度，如此确定一温度点T₁，该标定的温度可以是-20摄氏度，进行如步骤1)相同的测量，获得该预设温度点下所述时间测量结果的平均值t₁；

3)将所述该预设温度点下所述时间测量结果的平均值t₁与所述室温下所述时间测量结果的平均值t₀进行比较，得到该预设温度点T₁下的偏置数据；

具体的，偏置数据的计算可以为Δt＝t₁-t₀；

4)由于使用的温度传感器的最小变化温度为0.5摄氏度，所以标定的温度的步进为0.5摄氏度，如此确定一温度点T₂，该T₂为-19.5摄氏度，重复上述步骤得到该预设温度点T₂下的偏置数据；

5)继续标定温度，并进行偏置数据的计算，直到标定到70摄氏度，至此得到了不同标定温度下的偏置数据，进一步的可将这些数据以查找表进行存储。

下面，举一例子对根据所述当前的实时温度，在所述偏置数据中确定与所述当前的实时温度对应的偏置数据；根据所述偏置数据对所述测量结果进行修正进行说明：

假设：在室温25摄氏度下，对一时间间隔进行多次测量，其测量结果的平均值为1s，则可以认为，该时间间隔即为1s。

在70摄氏度下，对上述1s的时间间隔进行同样的测量，由于信号传输到延时链之前的路径延时会受到温度的影响，则会导致其测量结果发生偏移，可设其测量结果的平均值为1.05s，则其相较于室温下的测量结果偏高了0.05s。

在实际测量一未知时间间隔时，假设其测量结果为3s，而通过温度传感器获得的当前实时温度为70摄氏度，考虑到由于温度的影响而产生的测量结果的偏移，则其修正后的测量结果为3s-0.05s＝2.95s，此即该未知的时间间隔，在消除了温度影响的情况下，实际应该得到的测量值。

实际中，由于FPGA中延时链的延时也随温度变化明显，所以在较大的温度范围内也会引入较大的测量误差，针对该情况，在本发明另一实施例还提供一种自修正型时间数字转换器，该时间数据转换器的结构组成如图2所示，在上述实施例的自修正型时间数字转换器的基础上，自修正型时间数字转换器还包括了：

分别与所述查找表单元、偏置修正单元和温度传感器相连的延时链修正单元；

所述延时链修正单元，用于接收查找表单元输出的积分非线性修正数据并结合所述当前的实时温度，对所述积分非线性修正数据进行修正，得到细测量值t_fine，并将所述细测量值t_fine输出至偏置修正单元；

则，偏置修正单元获得的所述时间测量结果具体为所述粗计数值与所述细测量值的和值，即t＝t_coarse+t_fine。

上述实施例中，时间数字转换器中设置了延时链修正单元，其集成在单块FPGA芯片中，对获得的积分非线性修正数据进行修正，消除了由于延时链中延时单元的延时时间随温度变化产生的额外测量误差，提高了时间数字转换器的环境适应性。

可以理解，针对包括延时链修正单元的时间数字转换器，在生成偏置数据时，对预设的固定时间间隔进行时间测量，获得的时间测量结果为粗计数值和细计数值的和值。

在本发明另一实施例中提供了延时链修正单元进行延时链修正的过程，具体为：

依据公式得到细测量值；

其中，t_fine表示细测量值，表示积分非线性修正数据，所述B(T₁)表示在所述当前的实时温度T₁下延时链的平均码宽；所述B(T₀)表示在所述预设温度T₀下延时链的平均码宽；延时链平均码宽函数式B(T)根据延时链中电子的迁移率确定。

具体的，平均码宽随温度变化的函数式B(T)，是根据延时链中电子的迁移率，经过函数拟合得到的。延时链的平均码宽的大小，反映的是电子在延时链中定向运动速度的快慢。定向运动速度越快，在单位时间内传输距离越远，即经过延时链的长度越长，平均码宽越小。在半导体内部电场恒定的情况下，电子定向运动的速度与电子的迁移率μ成正比，所以电子的迁移率与平均码宽LSB成反比，即

而电子的迁移率μ与温度T的关系主要由延时链中电离杂质散射、声学波散射和光学波散射三部分组成，其中：

电离杂质散射μ_i

声学波散射μ_s：

光学波散射μ_o：

其中，k₀为玻尔兹曼常数，h为普朗克常数除以2π，ω₁为光学波振动的角频率。

由于

所以

进而可设拟合函数式为：

其中，k₁、k₂、k₃、k₄、a、b，c和d为拟合系数。

具体的，使用该函数拟合在延时链修正的标定过程中得到的平均码宽随温度变化的曲线，即可得到各个拟合系数的值，从而确定函数关系式B(T)。其中，通过对预设温度范围内的多个不同的温度点采用码密度法标定，得到延时链平均码宽与温度的关系，进而得到拟合系数的值。

具体的，在实际应用中得到B(T)的运算结果时，可先通过上位机生成温度与延时链的平均码宽对应关系的查找表，下载到FPGA的RAM中后，直接查找得到运算结果；或可通过FPGA中的DSP或PowerPC内核利用B(T)的函数式进行实时运算得到。

在本发明另一实施例中，时间数字转换器还包括：指令接收单元；所述指令接收单元用于接收上位机指令，并判断所述指令是否为开始测试指令，若是，则控制所述时钟单元产生系统时钟，开始测量。

具体的，应用本发明提供的自修正型时间数字转换器进行时间测量的流程如图3所示，包括：

1)接收上位机指令；

2)判断所述指令是否开始测量指令；

3)若是开始测量指令，则控制时钟单元产生系统时钟开始测量；

4)在时钟的上升沿到来时，D触发器阵列锁存延时链的输出状态，计数器将粗计数值加1；

5)当使能信号为高电平时，计数器将粗计数值输出到偏置修正单元，译码器将温度计码数据译码转换为二进制码数据；

6)将二进制码数据经过查找表单元和延时链修正单元进行积分非线性修正和延时链修正，并将修正后获得的细测量值输出到偏置修正单元；

7)偏置修正单元对时间测量结果进行修正，并将修正后的时间测量结果输出到缓存单元；

8)缓存单元缓存所述修正后的时间测量结果，并将其发送给上位机。

具体的，为了反映时间数字转换器所能够达到的测量精度，可以设置时间数字转换器对同一被测信号进行多次重复测量。其中，上位机发送的指令中包括测量总次数n，在步骤7)后将当前的测量次数加1，并判断当前的测量次数是否等于测量总次数n，若是则停止测量，若否，则返回步骤4)继续测量。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种自修正型时间数字转换器，其特征在于，所述自修正型时间数字转换器包括：

时钟单元，用于产生系统时钟；

温度传感器，用于采集当前的实时温度；

2.如权利要求1所述自修正型时间数字转换器，其特征在于，所述偏置修正单元中存储有在多个不同的预设温度点标定的偏置数据，则偏置修正单元结合所述当前的实时温度，对时间测量结果进行偏置修正的过程包括：

根据所述偏置数据对所述时间测量结果进行修正。

3.如权利要求2所述自修正型时间数字转换器，其特征在于，还包括：偏置数据生成单元，用于生成偏置数据，则偏置数据生成单元生成偏置数据的过程包括：

在室温下，对预设的时间间隔进行预设次数的时间测量，获得预设个数的所述时间测量结果，并获得室温下所述时间测量结果的平均值；

在预设温度范围内，在多个不同的预设温度点标定当前的偏置数据，包括；

针对每个预设温度点，对所述预设的时间间隔进行预设次数的时间测量，获取预设个数的所述时间测量结果，并获得该预设温度点下所述时间测量结果的平均值；

将所述预设温度点下所述时间测量结果的平均值与所述室温下所述时间测量结果的平均值进行相减，得到所述预设温度点下的偏置数据。

4.如权利要求1-3任一所述自修正型时间数字转换器，其特征在于，还包括：分别与所述查找表单元、偏置修正单元和温度传感器相连的延时链修正单元；

所述延时链修正单元，用于结合所述当前的实时温度，对所述积分非线性修正数据进行修正得到细测量值，并将所述细测量值输出至偏置修正单元；

则，所述时间测量结果具体为所述粗计数值与所述细测量值的和值。

5.如权利要求4所述自修正型时间数字转换器，其特征在于，所述延时链修正单元结合所述当前的实时温度，对所述积分非线性修正数据进行修正，得到细测量值的过程为：

依据公式得到细测量值；

其中，t_fine表示细测量值，表示积分非线性修正数据，所述B(T₁)表示在所述当前的实时温度T₁下延时链的平均码宽；所述B(T₀)表示在所述预设温度T₀下延时链的平均码宽；延时链平均码宽函数式B(T)根据延时链中的电子迁移率确定。