JPH04165716A - 周波数制御回路 - Google Patents

周波数制御回路

Info

Publication number
JPH04165716A
JPH04165716A JP29159790A JP29159790A JPH04165716A JP H04165716 A JPH04165716 A JP H04165716A JP 29159790 A JP29159790 A JP 29159790A JP 29159790 A JP29159790 A JP 29159790A JP H04165716 A JPH04165716 A JP H04165716A
Authority
JP
Japan
Prior art keywords
circuit
frequency
signal
frequency adjustment
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29159790A
Other languages
English (en)
Other versions
JP2924162B2 (ja
Inventor
Takahiro Sugiyama
隆啓 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29159790A priority Critical patent/JP2924162B2/ja
Publication of JPH04165716A publication Critical patent/JPH04165716A/ja
Application granted granted Critical
Publication of JP2924162B2 publication Critical patent/JP2924162B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薬種回路として発振回路に用い−られるデジ
タル周波数制御回路に関する。
〔従来の技術〕
第3図は、従来の周波数調整回路の一例の回路ブロック
図である。この従来例は、発振回路1の1/2分周回路
10〜14,16、ゲート回路15および周波微調M口
路4aにより構成されている。
次に動作について説明する。
発振回路lの出力は、1/2分周回路1oのクロック入
力に接続され、1/2分周回路1o、11.12.13
の出力は各々1/2分周回路11.1.2,13.14
のクロック入力に接続されている、1/2分周回路14
の出力は、ゲート回路15を通して、1/2分周回路1
6のクロック入力に接続され、1/2分周回路16の出
力は次段のタロツク入力に接続される。
周波数調整回路4aは、5本のデータ入力T。
〜T5、サンプリング信号18.及び5本のデータ入力
に対応した5本の出力から構成される。5本のデータ入
力は、それぞれ入力端子T1〜T。
に接続され、入力端子T1〜T4に接続されたデータ入
力に対応する出力は1/2分周回路11〜14のセット
入力に接続され、入力端子T5に接続されたデータ入力
に対応する出力は、ゲート回路15のコントロール入力
に接続されている。
ここで発振回路1の周波数を32768Hzとし、1/
2分周回路はクロ・ツクの立上りで出力が変化するとす
る。又、10秒信号は、1/2分周回路10〜14さら
にそれ以降の分周回路16によって発振回路lからの出
力を1 /、327680分周する事によって得られ、
この10秒信号の立下り時に、サンプリング信号18が
入力される。
周波数調整回路17は、サンプリング信号が入力される
と入力端子T1〜T、のデータをサンプリングし、入力
端子T1〜T4がハイレベルのとき、入力端子T1〜T
4の接続された入力に対応した出力にセット信号を出力
し、1/2分周回路11〜14の出力をそれぞれハイレ
ベルにセットする。入力端子T1〜T4がロウレベルの
ときは、セット信号は出力しない、このように1/2分
周回路11〜14がセットされると、発振回路1の出力
パルスをそれぞれ、2,4,8.16個からカウントし
た事と等価になり、得られる10秒信号は、分周回路が
セットしていないときに比べ、各々6.1,12.2,
24.4.48.8ppmだけ進む事になる。
入力端子T、がハイレベルのときは、入力端子T、の接
続された入力に対応する出力にコントロール回路15の
コントロール入力に接続されるコントロール信号が出力
されるが、ロウレベルのとき、この信号は出力されない
、ゲートコントロール信号が出力されると、ゲート回路
15は1/2分周回路14の出力パルスを1個ドロップ
し、2個目以降のパルスを1/2分周回路16のクロッ
ク入力に入力する。これにより、10秒信号を得るため
には発振回路1の出力パルスを32個分余分にカウント
することになり、得られる10秒信号は97.6ppm
だけ遅れることになる。
このようにして入力端子T!〜T5のデータの組合せに
よって、最終的に得られる周波数を調整することができ
る。
〔発明が解決しようとする課題〕
この従来の周波数調整回路は、周波数調整量データを設
定するために入力端子T1〜T、が必要であり、集積回
路の端子数の増大を招くという間″難点があった。また
、その調整量データの設定も不便であり、さらに水晶発
振子は、温度により、発進周波数が変動し、例えば−2
0℃〜+50℃で±2000ppm程度変動する。即ち
、25℃程度で補正をかけても、温度が変動した場合、
発進周波数が変動してしまうといった欠点があった。
本発明の目的は、このような欠点を除き、入力端子とし
ては基準周波数を入力する端子だけでよく、周波数調整
も容易にかつ安定にできる周波数制御回路を提供するこ
とにある。
〔課題を解決するための手段〕
本発明の周波数制御回路の構成は、基準周波数を出力す
る発振回路と、この発振回路の基準周波数信号を分周す
る分周回路と、この分周回路によって得られる周波数を
調整し入力された周波数調整量データに応じてその分周
回路を制御する周波数調整回路と、前記分周回路によっ
て得られる信号をゲート信号として外部からの基準信号
を計数する計数回路と、この計数回路の計数値に対応し
たデータを前記周波数調整量データとして保持する記憶
回路と、温度変化によりそのアナログ出力値が異なる温
度検出回路と、この温度検出回路のアナログ信号を入力
とし前記記憶回路へのアドレス出力を供給するAD変換
器とを有する事を特徴とする。
本発明において、回路内電源電圧を検出する電源電圧検
出回路と、この電源電圧検出回路のアナログ出力信号を
入力とし前記記憶回路へのアドレス信号を出力する第2
のAD変換器とが付加されたものとすることができる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である0本実施
例は、発振回路1と、この発振回路1からの信号を分周
する分周回路2と、この分周回路2を制御して分周回路
2によって得られる信号の周波数を調整する周波数調整
回路4と、この周波数調整回路4の調整量データを記憶
する記憶回路5と、外部から入力された基準信号を計数
する掲載回路6と、これら周波数調整回路4、記憶回路
5、計数回路6の動作を制御する制御回路3と、温度毎
にそのアナログ出力値が変わる温度検出回路7と、この
温度検出回路7のアナログ出力を入力とし、記憶回路5
のアドレス信号としてデジタル出力するA/Dコンバー
タ8とにより構成される。
なお、制御回路3帽は分周回路2によって得られたタイ
ミング信号19と、周波数調整量の設定動作を目的とし
た制御信号20が入力される。
以下、この回路の動作について説明する。
発振回路1の発振周波数をほぼ32768Hzとすると
、これを分周回路2で、1/327680分周してタイ
ミング信号19が得られる。
通常、制御回路3は、タイミング信号19によって、周
波数調整回路4にサンプリング信号を出力する0周波数
調整回路4は、サンプリング信号9によって記憶回路5
のデータをサンプリングし、このデータに従って分周回
路2を制御する。
周波数調整回路4と分周回路2との動作は、記憶回路5
のデータを従来例における入力端子データと置き換える
と同一であるので説明は省略する。
次に周波数調整量設定動作について説明する。
基準信号9に、構成された基準信号(ここでは3276
8Hz>を入力し、周波数調整量設定制御信号20を制
御回路に入力する。この基準信号9は外部の発振源を用
いて得るものである。制御回路3は制御信号20が入力
されている間、周波数調整回路4へのサンプリング信号
出力を停止し、タイミング信号19に同期したゲート信
号を計数回路6に出力すると共に記憶回路5に書込信号
を出力する。この間、周波数調整回路4は動作しないの
で、タイミング信号19は調整されない信号となる。計
数回路6は、タイミング信号19に同期したゲート信号
によって、外部からの基準信号9を計数する。もし発振
周波数が外部からの基準信号と同一であるならば計数回
路の計数値は0である。
発振周波数が基準信号に比べ進んでいるならば、タイミ
ング信号19は短かくなり、計数回路6の計数値は遅れ
た値となる。
タイミング信号19を正確なものとするには、この計数
回路6の遅れた分だけ、°分周回路2を遅れ側に補正す
れば良い、逆に発振周波数が基準信号に比べて遅れてい
るならば、タイミング信号19は長くなり計数回路6の
計数値は進んだ値となる。この場合には、この進み分だ
け分周回路2を進み値へ補正すれば良い、つまり、タイ
ミング信号19に同期したゲート信号で外部の基準信号
9を計数回路6で計数した計数値を周波数調整回路4の
調整量データとして用いれば、正確な分周信号が得られ
る事になる。計数の終了した時点で計数値は記憶回路5
に書き込まれ、この後制御信号20及び基準信号9を停
止すれば、前述したように記憶回路5のデータに基づい
て、通常の周波数調整動作を行なう。
一方、記憶回路5はA/Dコンバータ8のデジタル出力
に対応するアドレスをもっているとすると、温度が変わ
ぬ毎に温度検出回路7のアナログ出力が変化するため、
記憶回路5のアドレスもそれに対応して変化する。温度
が変わる毎に、前述の書込動作を行なうので、この回路
は温度補正も自動的に行なわれる機能を有する事になる
第2図は本発明の第2の実施例のブロック図である0本
実施例は、第1の実施例に対し調整量データを記憶する
記憶回路5の入力として、温度毎にそのアナログ出力値
が変わる温度検出回路7の他に、電源電圧の変動により
、そのアナログ出力値が変わる電源電圧検出口#I21
と、この電源電圧検出回路21のアナログ出力値を入力
とし、デジタル出力値を記憶回路5のアドレス信号とす
るA/Dコンバータ22が付加されている0本実施例は
、構成上は記憶回路5のアドレス信号が増えて、その分
電源電圧のパラメータが追加されただけで、動作上も第
1の実施例と同様である。
発振回路1の発振特性として、電源電圧の変動にも影響
を受けるので、その分も補償するために、本実施□例は
有効である。
次に、本実施例の動作は、記憶回路5に対する書込み方
法は、第1の実施例と同じであり、アドレスが温度検出
分と電源電圧検出分に分かれているので、ある温度、あ
る電源電圧に対して、1対lの関係にあるアドレス信号
が発生する。つ才り、本実施例では、電源電圧、温度変
化に対する発振回路の周波数補償を行なうため、第1の
実施例よりもより高精度な調整が行なわれる。このよう
にしてこの他にも、ばらつき要因があれば、アアドレス
を増やしていく事により、精度を上げていく事が可能で
ある。
〔発明の効果〕
以上説明したように本発明によれば、デジタル周波数調
整方式を用いた場合の周波数調整量データの設定は、構
成された基準周波数を入力するだけで良く大変容易であ
り、かつ従来の数本の入力端子を要していたのに対し、
基準周波数を入力する端子1本だけで良く、端子数を減
らす効果がある。更に、トリミングの範囲を広げようと
すると、従来例では、端子を増やさなければならないの
に対し、本発明では、若干の論理回路を増やすだけでよ
く自由度が大きい、更に、精度を良くしようとすれば、
基準周波数を上げる等の工夫で可能となるため、回路設
計の段階で所望のトリミング範囲、精度を得る様にでき
るので効果が太き
【図面の簡単な説明】
第1図、第2図は本発明の第1および第2の実施例のブ
ロック図、第3図は従来例の周波数制御回路のブロック
図である。 l・・・発振回路、2・・・分周回路、3・・・制御回
路、4.4a・・・周波数調整回路、5・・・記憶回路
、6・・・計数回路、7・・・温度検出回路、8,22
・・・A/Dコンバータ、10〜14.16・・・1/
2分周回路、15・・・ゲート回路、18・・・サンプ
リング信号、19・・・タイミング信号、20・・・制
御信号、21・・・電源電圧検出回路。

Claims (1)

  1. 【特許請求の範囲】 1、基準周波数を出力する発振回路と、この発振回路の
    基準周波数信号を分周する分周回路と、この分周回路に
    よって得られる周波数を調整し入力された周波数調整量
    データに応じてその分周回路を制御する周波数調整回路
    と、前記分周回路によって得られる信号をゲート信号と
    して外部からの基準信号を計数する計数回路と、この計
    数回路の計数値に対応したデータを前記周波数調整量デ
    ータとして保持する記憶回路と、温度変化によりそのア
    ナログ出力値が異なる温度検出回路と、この温度検出回
    路のアナログ信号を入力とし前記記憶回路へのアドレス
    出力を供給するAD変換器とを有する事を特徴とする周
    波数制御回路。 2、回路内電源電圧を検出する電源電圧検出回路と、こ
    の電源電圧検出回路のアナログ出力信号を入力とし前記
    記憶回路へのアドレス信号を出力する第2のAD変換器
    とが付加された請求項1記載の周波数制御回路。
JP29159790A 1990-10-29 1990-10-29 周波数制御回路 Expired - Lifetime JP2924162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29159790A JP2924162B2 (ja) 1990-10-29 1990-10-29 周波数制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29159790A JP2924162B2 (ja) 1990-10-29 1990-10-29 周波数制御回路

Publications (2)

Publication Number Publication Date
JPH04165716A true JPH04165716A (ja) 1992-06-11
JP2924162B2 JP2924162B2 (ja) 1999-07-26

Family

ID=17771003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29159790A Expired - Lifetime JP2924162B2 (ja) 1990-10-29 1990-10-29 周波数制御回路

Country Status (1)

Country Link
JP (1) JP2924162B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856151A (ja) * 1994-08-12 1996-02-27 Nec Miyagi Ltd 電圧制御発振回路
JP2007208584A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 周波数調整回路
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源
JP2011198466A (ja) * 2011-06-10 2011-10-06 Panasonic Corp 半導体記憶装置
JP6155436B1 (ja) * 2016-10-11 2017-07-05 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP6350955B1 (ja) * 2017-03-14 2018-07-04 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP2018152801A (ja) * 2017-03-14 2018-09-27 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856151A (ja) * 1994-08-12 1996-02-27 Nec Miyagi Ltd 電圧制御発振回路
JP2007208584A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 周波数調整回路
JP2010200051A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生器
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源
JP2011198466A (ja) * 2011-06-10 2011-10-06 Panasonic Corp 半導体記憶装置
JP6155436B1 (ja) * 2016-10-11 2017-07-05 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP6350955B1 (ja) * 2017-03-14 2018-07-04 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置
JP2018152801A (ja) * 2017-03-14 2018-09-27 株式会社テスコム 高精度周波数同期が可能な間欠処理型、間欠信号生成装置

Also Published As

Publication number Publication date
JP2924162B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
US5506878A (en) Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock
JPH04165716A (ja) 周波数制御回路
JP2000174615A (ja) 集積回路の内部クロック周波数を自動補正する方法と装置
US6747374B2 (en) Circuit for correcting deviation in oscillating frequency
JPH0856153A (ja) 周波数補正機能を有する発振回路
US4114363A (en) Electronic timepiece
JPS587584A (ja) 温度補償付電子時計
GB2050007A (en) Electronic timepieces
US7049874B2 (en) Digital delaying device
JPH0631731B2 (ja) 温度補償機能付時計装置
US4068463A (en) Reference signal frequency correction in an electronic timepiece
JP2729815B2 (ja) デジタル温度補償発振器の消費電力低減方法
JP2525138B2 (ja) 書込み補償回路
JPH04326802A (ja) 発振回路
JPH05315898A (ja) トリガ同期回路
JPS6227911Y2 (ja)
JPS6010457B2 (ja) マイクロプロセッサ制御pll
JPS6370616A (ja) クロツク周波数調整回路
JPS58156879A (ja) 集積回路
JPH0518286B2 (ja)
JPH02118489A (ja) ディジタル時計
JPS5866892A (ja) 温度補償付電子時計
JPS61109324A (ja) 周波数シンセサイザ
JPS6120825B2 (ja)
JPH01127996A (ja) 時計回路