CN102047561B - 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法 - Google Patents

使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法 Download PDF

Info

Publication number
CN102047561B
CN102047561B CN2008801294240A CN200880129424A CN102047561B CN 102047561 B CN102047561 B CN 102047561B CN 2008801294240 A CN2008801294240 A CN 2008801294240A CN 200880129424 A CN200880129424 A CN 200880129424A CN 102047561 B CN102047561 B CN 102047561B
Authority
CN
China
Prior art keywords
clock signal
cycle
calibration
edge
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801294240A
Other languages
English (en)
Other versions
CN102047561A (zh
Inventor
雅各布·科内利斯·哈特森
艾伯特·斯泰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Mobile Communications AB
Original Assignee
Sony Ericsson Mobile Communications AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Ericsson Mobile Communications AB filed Critical Sony Ericsson Mobile Communications AB
Publication of CN102047561A publication Critical patent/CN102047561A/zh
Application granted granted Critical
Publication of CN102047561B publication Critical patent/CN102047561B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0261Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Electric Clocks (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

使用第二时钟信号和校正周期校正第一时钟信号的方法可以包括响应于第二时钟信号的沿在计数器产生增加计数器值。在各个校正周期的第一时钟信号的初始沿可以存储初始增加计数器值,在该时钟信号的最终沿可以存储最终增加计数器值。校正周期可以与第一时钟信号的不同初始沿和最终沿交叠。针对校正周期,可以确定在各个校正周期内出现的第二时钟信号的沿的数目。可以使用第二时钟信号的沿的数目的和以及使用在校正周期内出现的时钟信号周期的数目的和确定时钟信号之间的关系。

Description

使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法
技术领域
本发明总体涉及电子学领域,更具体地讲,涉及校正电子时钟的方法和有关装置。
背景技术
存在大量的各种数字通信系统,有些已经存在,而有些仍在发展阶段。数字通信系统包括时分多址(TDMA)系统和码分多址(CDMA)系统,其中,时分多址(TDMA)系统例如是遵照全球移动通信系统(GSM)电信标准及其增强型如GSM/EDGE的蜂窝无线电电话系统;码分多址(CDMA)系统例如是遵照IS-95、CDMA2000和宽带CDMA(WCDMA)电信标准的蜂窝无线电电话系统。数字通信系统还包括“混合型”TDMA和CDMA系统,例如遵照通用移动电信系统(UMTS)标准的蜂窝无线电电话系统,该通用移动电信系统(UMTS)标准指定了在国际电信联盟(ITU’S)IMT-2000框架内由欧洲电信标准协会(ETSI)开发的第三代(3G)移动系统。第三代合作伙伴计划(3GPP)发布了UMTS标准。高速下行分组数据接入(HSDPA)是3GPP WCDMA规范的发行5版本中指定的WCDMA的演化。3GPP已经开始考虑3G标准的下一个主要阶段或演化(有时称作超级3G-“S3G”)以确保3G的长期竞争性。
其它类型的数字通信系统允许设备通过无线网络彼此进行协作。实例包括无线局域网(WLAN)和蓝牙设备。
这些不同系统共同的一个方面在于需要保持准确定时。在现代无线电收发器(例如,WCDMA、GSM和S3G电话以及WLAN和蓝牙设备)中,使用两个不同时钟:系统时钟(SC)和实时时钟(RTC)。SC通常是高频时钟,以几个MHz进行运行,由高稳定振荡器产生,常常采用温控晶体。SC用作基准并且是用于所有无线电有关操作(例如,无线电频率(RF)载波合成)的频率源。用于SC的晶体具有20个ppm的量级的准确度。然而,针对蜂窝终端,通过将SC锁定到由移动网络基站发送的下行信号提高这个准确度。SC转向下行信号并且由此继承用于基站的时钟基准的更好稳定性(大约0.5ppm)。
以消耗电流为代价获得SC的稳定性。运行SC需要几个毫安(mA)。具体地讲,当收发器处于空隙模式或者处于低功率模式(它大部分时间睡眠)时,SC要求太多电流。因此,在睡眠状态SC关闭。为了在这种睡眠状态期间保存定时,每个现代收发器还包括非基准时钟(例如,以非常低的电流消耗水平(几十到几百毫安)运行的低功率振荡器(LPO)或实时时钟(RTC))。RTC通常以几个kHz频率运行,远远低于SC。
RTC用于蜂窝终端中的几个定时操作。它控制睡眠周期,并且确定何时终端醒来以监视寻呼控制通道或扫描其它广播控制通道之类的事。RTC还确定能够与网络保持多长的上行同步。上行同步在时隙系统(即,具有TDMA成分的系统,例如GSM和新开发的3G系统长期演进(LTE)(S3G))中是重要的。由于终端与基站之间的未知往返传播延迟,定时超前(TA)控制消息需要被发送至终端从而将它的上行发送的接收定时与其它上行发送的定时进行匹配。时钟漂移是上行定时不匹配的一般性原因,并且要求终端频繁发送上行脉冲从而使得基站能够测量定时不匹配以及通过TA消息适宜地命令终端调整它的定时。
RTC的固有稳定性很差,通常在50到100ppm之间。然而,通过重复校正可以提高它的稳定性。在校正过程中SC用作稳定基准。一旦RTC被校正,它的稳定性的水平接近SC的稳定性。在校正时间之间,稳定性保持在较少ppm内。
美国专利第6,124,764号描述了一种利用周期性寻呼唤醒时间的校正方法。具体地讲,在许多监视窗口M期间监视LPO输出信号。优选的是,在LPO为其一部分的主机系统的待机模式下这些窗口对应于清醒周期。在清醒周期内,例如可以进行诸如页面扫描的其它活动。监视过程的结果进行累积。基于从M个监视窗口推导出的累积结果,对包含另一M个监视窗口的下一个周期确定用于校正方案的决定。
常规校正技术具有一个问题,即:它们要求非常长的校正时间。在校正过程中,SC必须运行并且这导致高水平的电流消耗。为了限制功耗,校正占空比保持较低。然而,这意味着在连续校正更新之间存在非常长的时间。在这个时间内,RTC会漂移很远。由于RTC控制上行定时,所以这种漂移将要求上行脉冲频繁发送至基站以支持TA程序。当终端发送上行脉冲时它消耗电能,并且这减小终端待机时间。另外,所有这些上行脉冲增加了网络中的开销。
发明内容
根据本发明的一些实施方式,使用第二时钟信号和多个校正周期校正第一时钟信号的方法可以包括响应于第二时钟信号的沿在计数器产生增加的计数器值。针对多个校正周期中的至少两个,针对各个校正周期在第一时钟信号的初始沿来自计数器的初始增加计数器值可以存储在存储器中,并且针对各个校正周期在第一时钟信号的最终沿的最终增加计数器值可以存储在存储器中。此外,多个校正周期中的至少两个可以与第一时钟信号的不同初始沿和最终沿交叠。针对多个校正周期中的每一个,可以使用存储在存储器中的初始增加计数器值和最终增加计数器值确定在各个校正周期内出现的第二时钟信号的沿的数目。可以使用在多个校正周期的每一个内出现的第二时钟信号的沿的数目的和以及使用在多个校正周期的每一个内出现的第一时钟信号周期的数目的和确定第一时钟信号与第二时钟信号之间的关系。
确定关系可以包括使用在多个校正周期的每一个内出现的第二时钟信号的沿的数目的和以及使用在多个校正周期的每一个内出现的第一时钟信号周期的数目的和确定比率。针对多个校正周期的第一个的第一时钟信号的初始沿可以先于针对多个校正周期的第二个的第一时钟信号的初始沿,针对多个校正周期的第二个的第一时钟信号的初始沿可以先于针对多个校正周期的第一个的第一时钟信号的最终沿,并且针对多个校正周期的第一个的第一时钟信号的最终沿可以先于针对多个校正周期的第二个的第一时钟信号的最终沿。
在多个校正周期的每一个内可以出现相同数目的第一时钟周期,和/或多个校正周期可以包括在第一时钟的相同过渡类型的k个连续沿开始的k个校正周期(其中,k是正整数)。产生增加计数器值可以包括响应于第二时钟信号的相同过渡类型的沿在计数器产生增加计数器值(过渡类型或者是上升沿或者是下降沿)。更具体地讲,第一时钟信号的初始沿和最终沿可以是相同过渡类型的沿。
第二时钟可以连接到接收器,并且在第一和第二清醒周期内,接收器可以使用第二时钟进行操作。在第一与第二清醒周期之间的睡眠周期内,可以使用第一时钟对睡眠周期的持续时间进行计时(第二时钟关闭)。
根据本发明的其它实施方式,使用第二时钟信号校正第一时钟信号的方法可以包括响应于第二时钟信号的沿在计数器产生增加计数器值。针对第一时钟信号中的至少两个不同沿,可以基于各个增加计数器值执行计算。可以使用线性回归利用基于第一时钟信号的至少两个不同沿的各个增加计数器值的计算确定第一与第二时钟信号之间的关系。
执行基于各个增加计数器值的计算可以包括执行基于在第一时钟信号的各个周期的相同过渡类型的沿获得的各个增加计数器值的计算。使用线性回归确定第一和第二时钟信号之间的关系可以包括使用第一时钟信号的至少两个不同沿的增加计数器值计算回归系数。执行基于各个增加计数器值的计算可以包括对在第一时钟信号的不同周期的相同过渡类型的沿获得的增加计数器值进行积分。第一时钟信号的至少两个不同沿可以包括相同过渡类型的第一时钟信号的至少两个连续沿。
在第一时钟信号的第一沿,计数器以及第一和第二加法器可以设置为初始值。在第一沿以后的第一时钟信号的第二沿,由计数器产生的增加计数器值可以与第一加法器的初始值进行相加以产生第一加法器的第二值,并且第一加法器的初始值可以与第二加法器的初始值进行相加以产生第二加法器的第二值。在第二沿后的第一时钟信号的第三沿,由计数器产生的增加计数器值可以与第一加法器的第二值进行相加以产生第一加法器的第三值,并且第一加法器的第二值可以与第二加法器的第一值进行相加以产生第二加法器的第三值。
第二时钟可以连接到接收器,并且在第一清醒周期内,接收器可以使用第二时钟进行操作。在第一清醒周期后的睡眠周期内,可以使用第一时钟对睡眠周期的持续时间进行计时(第二时钟关闭)。在睡眠周期后的第二清醒周期内,接收器可以使用第二时钟进行操作。
根据本发明的其它实施方式,使用连接到接收器的第二时钟信号计算第一时钟信号的方法可以包括在第一清醒周期内使用第二时钟信号操作接收器。针对第一清醒周期内的第一校正周期,可以确定在第一校正周期内出现的第二时钟信号的沿的数目,并且在第一清醒周期后的睡眠周期内,可以使用第一时钟信号对睡眠周期的持续时间进行计时(第二时钟信号关闭)。在睡眠周期后的第二清醒周期内,接收器可以使用第二时钟信号进行操作,并且针对第二清醒周期内的第二校正周期,可以确定在第二校正周期内出现的第二时钟信号的沿的数目。可以使用在第一间隔内出现的第二时钟信号的沿的数目和在第二间隔内出现的第二时钟信号的沿的数目确定第一与第二时钟信号之间的关系。
确定第一与第二时钟信号之间的关系可以包括计算基于在第一校正周期内出现的第二时钟信号的沿的数目和在第二校正周期内出现的第二时钟信号的沿的数目的平均。
针对第一清醒周期内的第三校正周期,可以确定在第三计算周期内出现的第二时钟信号的沿的数目,并且针对第二清醒周期内的第四校正周期,可以确定在第四校正周期内出现的第二时钟信号的沿的数目。确定第一与第二时钟信号之间的关系可以包括使用在第一校正周期内出现的第二时钟信号的沿的数目和在第三校正周期内出现的第二时钟信号的沿的数目确定针对第一清醒周期的第一与第二时钟信号之间的关系的第一表达。可以使用在第二校正周期内出现的第二时钟信号的沿的数目和在第四校正周期内出现的第二时钟信号的沿的数目确定针对第二清醒周期的第一与第二时钟信号之间的关系的第二表达。在确定第一与第二时钟信号之间的关系的第一和第二表达以后,可以使用第一和第二表达确定第一与第二时钟信号之间的关系的合计表达。
根据本发明的其它实施方式,确定第一与第二时钟信号之间的关系可以包括使用在第一校正周期内出现的第二时钟信号的沿的数目和在第二校正周期内出现的第二时钟信号的沿的数目确定第一与第二时钟信号之间的关系的第一表达。可以使用在第三校正周期内出现的第二时钟信号的沿的数目和在第四校正周期内出现的第二时钟信号的沿的数目确定第一与第二时钟信号之间的关系的第二表达。在确定第一与第二时钟信号之间的关系的第一和第二表达以后,可以使用第一和第二表达确定第一与第二时钟信号之间的关系的合计表达。根据本发明的其它实施方式,确定第一与第二时钟信号之间的关系可以包括使用在第一校正周期内出现的第二时钟信号的沿的数目、在第二校正周期内出现的第二时钟信号的沿的数目、在第三校正周期内出现的第二时钟信号的沿的数目和在第四校正周期内出现的第二时钟信号的沿的数目执行线性回归。
附图说明
图1是示出了根据本发明的一些实施方式的移动通信装置的框图。
图2是根据本发明的一些实施方式的用于针对交叠校正周期对基准时钟信号周期进行计数的校正电路的框图。
图3是示出了根据本发明的一些实施方式的用于对低功率时钟信号进行校正的基准时钟信号和低功率时钟信号的时序图。
图4是示出了根据本发明的一些实施方式的使用基准时钟信号CSR对低功率时钟信号CSLP进行校正的操作的流程图。
图5是示出了根据本发明的一些实施方式的移动装置的睡眠周期(睡眠)和清醒周期(W)的时间线。
图6是示出了根据本发明的一些实施方式的增加计数器值与低功率时钟信号的对应周期之间的关系的曲线图。
图7是示出了根据本发明的一些实施方式的用于使用线性回归校正低功率时钟信号的基准时钟信号和低功率时钟信号的时序图。
图8是示出了根据本发明的实施方式的用于计算线性回归的和的加法电路的框图。
图9示出了根据本发明的一些实施方式的用于估计频率的方程。
图10到图12是示出了根据本发明的一些实施方式的当计算低功率时钟信号CSLP的频率的估计时作为)N的函数的实例校正误差的曲线图。
图13是示出了根据本发明的一些实施方式的图8的加法电路的输出的表。
图14和图15是示出了根据本发明的一些实施方式的使用基准时钟信号CSR校正低功率时钟信号CSLP的操作的流程图。
图16示出了根据本发明的一些实施方式的用于采用线性回归估计频率的方程。
具体实施方式
现在将参照附图描述本发明的特定示例性实施方式。然而,本发明可以以许多不同形式进行实施并且不应该解释为限于本文阐述的实施方式。而且,提供这些实施方式以使得本发明完整和彻底,并且向本领域技术人员全面传达本发明的范围。附图中,相同标号指示相同元件。应该明白,当元件称作“连接”或“耦合”到另一个元件时,它可以直接连接或耦合到另一个元件或者可以存在中间元件。另外,本文所用的“连接”或“耦合”可以包括无线连接或耦合。
本文所用的术语仅仅用于描述特定实施方式的目的而非旨在限制本发明。在本文中使用时,单数形式“一”、“一个”、“该”也包括复数形式,除非另外进行指定。还应该明白,在这个说明书中使用的术语“包括”、“包含”、“包括了”、“包含了”用于指定所述的特征、要件、步骤、操作、元件和/或组件的存在但并没有排除一个或多个其它特征、要件、步骤、操作、元件、组件和/或它们组合的存在或添加。
除非另外进行定义,本文使用的所有术语(包括技术和科学术语)所具有的意义与所属本发明的本领域普通技术人员公共理解的意义相同。还应该明白,除非在本文中进行清楚的定义,否则术语(例如,在公共使用字典中定义的那些术语)应该被解释为具有与它们在相关技术背景中一致的意义并且不应该按照理想化或过度形式意义进行解释。
应该明白,尽管在本文中使用术语“第一”和“第二”描述各种元件,但是这些元件不应该由这些术语进行限制。这些术语仅仅用于将一个元件与另一个元件进行区分。如本文所用,术语“和/或”包括所关联列出项目中的一者或多者的任何和所有的组合。符号“/”还用作“和/或”的速记符号。
在下文中参照示出根据本发明的各种实施方式的方法、设备和计算机程序产品的框图描述本发明的各种实施方式。应该明白,框图和/或操作图示中的每个块以及框图和/或操作图示中的块的组合能够由模拟和/或数字硬件、和/或计算机程序指令进行实现。这些计算机程序指令可以提供给通用计算机、专用计算机、ASIC、和/或其它可编程数据处理设备的处理器,从而使得经由计算机和/或其它可编程数据处理设备的处理器执行的指令创建用于执行在框图和/或操作图示中指定的功能/动作的手段。因此,应该明白,框图和操作图示支持设备、方法和计算机程序产品。
图1是示出了根据本发明的一些实施方式的移动通信装置101(例如,移动无线电话、个人数字助手或PDA、手持式计算机、膝上型计算机、笔记本计算机、等等)的框图。移动通信装置101(也称作移动装置)可以包括处理器103、用户接口105、校正电路107、低功率时钟信号产生器109、基准时钟信号产生器111、收发器115和天线117。收发器115可以包括发送器和接收器二者从而执行无线电通信的发送和接收;收发器115可以只包括发送器从而只执行无线电通信的发送;或者收发器115可以只包括接收器从而只执行无线电通信的接收。用户接口105可以包括图像显示器(例如,LCD屏幕)、键盘、操纵杆、转盘、方向按钮、触敏图像显示器、扬声器、麦克风、等等。
基准时钟信号发生器111(也称作系统时钟)可以包括高稳定振荡器,被构造为产生相对高频率的基准时钟信号CSR,该高频率的基准时钟信号CSR用作针对由收发器115在无线电信号的发送和/或接收过程中执行的所有无线电有关操作(例如,无线电频率载波合成)的频率源。基准时钟信号CSR可以具有MHz量级的频率(例如,26MHz)。另外,基准时钟信号CSR可以提供相对高的准确度,例如,20ppm(百万分率)的量级或者甚至是0.5ppm的量级。
低功率时钟信号产生器109(也称作低功率振荡器或实时时钟)可被构造为产生相对低频率的低功率时钟信号CSLP,该相对低频率的低功率时钟信号CSLP用于在移动装置101的睡眠模式操作期间保持定时。低功率时钟信号CSLP可以具有kHz量级的频率(例如,32kHz)。此外,低功率时钟信号CSLP可以提供相对低的准确度。根据本发明的实施方式,基准时钟信号CSR的频率明显大于低功率时钟信号CSLP的频率。例如,基准时钟信号CSR的频率可以至少比低功率时钟信号的频率大100倍。
处理器103可以响应于通过用户接口105接收的用户输入对从收发器115接收的通信和/或通过收发器115进行发送的通信进行处理。例如,处理器103可以处理语音通信、网络通信(例如,互联网通信)、文本通信、数据通信、等等。在活跃通信期间内(例如,当通过收发器115发送/接收无线电通信时),基准时钟信号产生器111可以产生由收发器115使用的相对高频率基准时钟信号CSR。
当移动装置没有使用收发器115进行活跃通信时,移动装置101可以在低功率睡眠状态下进行操作,其中,基准时钟信号产生器111关闭以节约电池电量。在睡眠状态下,低功率时钟信号CSLP(由低功率时钟信号产生器109产生)用于保持处理器103的定时。在低功率睡眠状态期间,低功率时钟信号CSLP可用于确定何时处理器103、收发器115和基准时钟信号产生器111应该醒来以监视寻呼控制信号和/或扫描广播控制通道。
由于低功率时钟信号CSLP的准确度相对低,所以校正电路107可用于使用基准时钟信号CSR准确地确定低功率时钟信号CSLP的周期和/或频率。通过向处理器103提供低功率时钟信号CSLP的周期和/或频率的更加准确确定,可以更加准确地确定清醒周期之间的间隔从而进一步节约电池电量。在J.Haartsen的题目为“Efficient Clock Calibration InElectronic Equipment”的美国专利第7,272,078号中公开了校正电路用于确定低功率时钟信号CSLP的周期和/或频率的方法,该美国专利第7,272,078号的全部内容以引用方式并入本文中。尽管为了清楚,校正电路107和处理器103示出为单独块,但是应该明白,校正电路107的一些或所有的功能/元件可以被包括在处理器103和/或图1的其它块中。
图2是根据本发明的一些实施方式的校正电路107A的框图,该校正电路107A使用一个计数器对交叠校正周期的基准时钟信号CSR周期进行计数(例如,对基准时钟信号CSR的上升沿或下降沿进行计数)。如图2所示,校正电路107A可以包括计数器201、存储器203(包括多个存储器寄存器RS(1)到RS(n))和定时控制电路205。
将参照图3的时序图更加详细地描述校正电路的操作。具体地讲,图3是示出了根据本发明的一些实施方式的用于校正低功率时钟信号CSLP的基准时钟信号CSR和低功率时钟信号CSLP的时序图。在具有校正电路107A的通信装置101的清醒周期内,收发器115可用于监视寻呼控制信号和/或扫描广播控制通道。因此,基准时钟信号产生器111可以开启以产生由收发器115使用(例如,用于无线电频率载波合成)的基准时钟信号CSR。同时(在清醒周期内),基准时钟信号CSR还可用于校正低功率时钟信号CSLP。
如图2所示,计数器201可以响应于基准时钟信号CSR的上升沿产生增加计数器值。尽管通过举例描述了计数器值响应于基准时钟信号CSR的上升沿而增加,但是根据本发明的其它实施方式,计数器值可以响应于基准时钟信号CSR的下降沿而增加。如上所述,时钟信号CSR的频率明显高于低功率时钟信号CSLP的频率。如本文所述,增加计数器值可以响应于基准时钟信号CSR的每个上升沿而步进增加。然而,应该明白,增加计数器值可以响应于基准时钟信号CSR的每个上升沿而步进减少。基于任一种方法,校正周期的开始和结束的增加计数器值的差可用于确定在校正周期内(低功率时钟信号CSLP的已知数目的周期内)出现的基准时钟信号CSR的相同过渡类型(例如,上升或下降)沿的数目。根据本发明的其它实施方式,例如,如果基准时钟信号CSR具有50%占空比,则计数器值可以响应于基准时钟信号CSR的上升和下降沿而增加。根据本发明的其它实施方式,计数器值可以响应于在一些校正窗口(或者清醒周期)内的上升沿进行增加,并且计数器值可以响应于其它校正窗口(或者清醒周期)内的下降沿进行增加。
定时控制电路205可以响应于低功率时钟信号CSLP产生针对计数器201的复位信号和针对存储器203的写命令和地址信息。在清醒周期内开始校正操作之前,响应于由定时控制电路205产生的复位信号,计数器201的输出可以进行复位(例如,复位到零),并且计数器201的输出可以响应于基准时钟信号CSR的接下来的上升沿而增加。
在低功率时钟信号CSLP的不同的上升沿,响应于由定时控制电路205产生的写命令和地址信息,对应的增加计数器值P(1)到P(6)可以存储在存储器203的对应存储器寄存器RS(1)到RS(6)中。针对对应校正周期(例如,NSC_1、NSC_2和NSC_3)的增加计数器值对(例如,P(1)和P(4)、P(2)和P(5)和P(3)和P(6))可以存储在存储器203中,并且一对的初始值与最终值之间的差可以定义在对应校正周期内基准时钟信号的上升沿的数目(或者下降沿的数目)。
举例来讲,增加计数器值P(1)、P(2)和P(3)可以分别是第一、第二和第三校正周期NSC_1、NSC_2和NSC_3的初始增加计数器值;增加计数器值P(4)、P(5)和P(6)可以分别是第一、第二和第三校正周期NSC_1、NSC_2和NSC_3的最终增加计数器值。如图3所示,在低功率时钟信号CSLP的连续上升沿可以获得初始增加计数器值P(1)、P(2)和P(3)作为计数器201的输出;在低功率时钟信号CSLP的连续上升沿可以获得最终增加计数器值P(4)、P(5)和P(6)作为计数器201的输出;并且校正周期NSC_1、NSC_2和NSC_3的每一个的持续时间可由相同数目的低功率时钟信号CSLP的周期进行定义。然而,根据本发明的其它实施方式,校正周期可以具有不同持续时间(例如,不同数目的低功率时钟信号CSLP的周期),可以在低功率时钟信号CSLP的非连续上升沿获得初始增加计数器值,和/或可以在低功率时钟信号CSLP的非连续上升沿获得最终增加计数器值。
通过假设校正周期NSC_1、NSC_2和NSC_3的每一个具有处理器103已知的相同持续时间(作为低功率时钟信号CSLP的周期进行测量),处理器103可以仅仅使用存储在对应存储器寄存器RS(1)到RS(6)中的增加计数器值P(1)到P(6)确定基准时钟信号CSR与低功率时钟信号CSLP之间的频率关系。尽管举例讨论了三个校正周期,但是可以使用任何数目的校正周期。如果在校正周期NSC_1的开始计数器201复位成零,则不是必须将初始计数器值P(1)存储在存储器203中,这是因为在校正周期NSC_1内出现的基准时钟信号CSR的沿的数目将等于最终计数器值P(4)。
在清醒周期内,处理器103可以使用存储在存储器寄存器RS(1)到RS(6)中的初始增加计数器值和最终增加计数器值P(1)到P(6)针对多个交叠校正周期的每一个确定基准时钟信号CSR的沿(相同过渡类型)的数目。因此,处理器103可以确定基准时钟信号的频率FCSR与频率FCSLP之间的关系
Figure BPA00001258944500121
FCSLP = ∀ FCSR .
如果NCSLP_i是校正周期i内低功率时钟的周期的数目,NCSR_i是校正周期i内基准时钟信号CSR的沿的数目并且k是校正周期的数目,则关系
Figure BPA00001258944500123
可以计算为:
Figure BPA00001258944500124
如果每个校正周期具有相同数目NCSLP个低功率时钟信号CSLP的周期,则从i=1到K的NCSLP_i的和可以计算为K×NCSLP。在图3的例子中,K=3。此外,从i=1到k的NCSR_i的和可以计算为针对每个校正周期的最终与初始增加计数器值之间的差的和。在图3的例子中,NCSR_i的和可以计算为
图4是示出了根据本发明的一些实施方式使用基准时钟信号CSR校正低功率时钟信号CSLP的流程图。低功率时钟信号CSLP可以认为是低速时钟而基准时钟信号CSR可以认为是高速时钟信号,这是因为基准时钟信号CSR的频率明显大于低功率时钟信号CSLP的频率。在块401中,可以响应于基准时钟信号CSR的沿在计数器201产生增加计数器值。
在块403中,在具有低功率时钟信号CSLP和基准时钟信号CSR二者都开启的清醒周期内,针对多个交叠校正周期NSC的来自计数器201的初始增加计数器值和最终增加计数器值可以存储在存储器203的对应存储器寄存器RS中。在块404中,针对多个校正周期NSC中的每一个,可以使用存储在存储器203中的初始增加计数器值和最终增加计数器值确定在对应校正周期内出现的基准时钟信号CSR的边沿的数目。例如,针对校正周期NSC中的每一个的初始与最终计数器值之间的差可用于确定在对应校正周期NSC内出现的基准时钟信号CSR的相同过渡类型的沿的数目。
在块405中,处理器103可以使用在多个校正周期NSC的每一个内出现的基准时钟信号CSR的沿的数目的和以及使用在多个校正周期NSC的每一个内出现的低功率时钟信号CSLP周期的数目的和确定基准时钟信号CSR与低功率时钟信号CSLP之间的关系。例如,确定该关系可以包括使用在多个校正周期NSC的每一个内出现的基准时钟信号CSR的沿的数目的和以及使用在多个校正周期NSC的每一个内出现的低功率时钟信号CSLP周期的数目的和确定比率。在多个校正周期NSC的每一个内可以出现相同数目的低功率时钟周期,并且多个校正周期可以包括在低功率时钟信号CSLP的相同过渡类型的k个连续沿处开始的k个校正周期(其中,k是正整数)。
图5是示出了根据本发明的一些实施方式的睡眠周期(睡眠)和清醒周期(W)的时间线。更具体地讲,时间t1与t2、时间t3与t4以及时间t5与t6之间的睡眠周期(基准时钟信号CSR关闭)相对长于时间t2与t3、时间t4与t5和时间t6与t7之间的清醒周期(基准时钟信号CSR开启)。
在基准时钟信号CSR开启的每个清醒周期内可以执行以上参照图2到图4描述的操作从而使得当基准时钟信号CSR关闭时处理器103可以使用低功率时钟信号CSLP更加准确地对睡眠周期进行计时。举例来讲,处理器103能够使用关系更加准确地确定低功率时钟信号CSLP的频率和/或周期,并且可以在每个清醒周期确定新的关系
Figure BPA00001258944500132
以用于下一个睡眠周期而不用考虑先前
Figure BPA00001258944500141
的值。根据本发明的其它实施方式,来自多个清醒周期的值
Figure BPA00001258944500142
等等可以进行组合以提供用于对睡眠周期进行计时的平均例如,各个值
Figure BPA00001258944500144
等等的移动平均可用于提供平均
Figure BPA00001258944500145
和/或可以提供加权平均(其中,在计算平均
Figure BPA00001258944500146
的过程中,清醒周期越新,它的值
Figure BPA00001258944500147
的权重越大)。根据本发明的其它实施方式,可以使用指数遗忘对各个值
Figure BPA00001258944500148
等等进行组合以提供组合
根据本发明的另外实施方式,可以使用线性回归确定基准时钟信号CSR与低功率时钟信号CSLP之间的关系
Figure BPA000012589445001410
图6是这样的图,其示出了由计数器201产生的增加计数器值(垂直y轴上所示)相对于低功率时钟信号CSLP的对应周期(水平x轴上所示)绘制的例子。更具体地讲,如图7所示,在低功率时钟信号CSLP的每个周期n的上升沿获得计数器201的输出P(1)到P(n)的图示(即,显示为*的基准时钟信号CSR的沿的数目),其中,在低功率时钟信号CSLP周期零(n=0)的上升沿,计数器201复位成零。虚线是通过绘制的计数器值输出的线性回归的例子。因此,虚线的斜率(即,回归系数)可用于确定低功率时钟信号CSLP与基准时钟信号CSR的频率之间的关系:
FCSLP = ∀ FCSR
更具体地讲,可以使用最佳拟合(最小均方)回归分析确定图6的数据的直线。尽管通过示例的方式,在图6中示出了低功率时钟信号CSLP的10个连续周期的数据,但是可以在清醒周期内获取任何数目的采样和/或可以使用与低功率时钟信号CSLP的非连续周期对应的采样。
由此,可以使用上述的线性回归针对多个不同的清醒周期W(图5所示)提供关系
Figure BPA000012589445001412
的各个计算。根据本发明的一些实施方式,可以使用在清醒周期W内计算的关系
Figure BPA000012589445001413
以及低功率时钟信号CSLP对后面的睡眠周期进行计时而不用考虑其它清醒周期的关系的计算。
根据本发明的其它实施方式,可以组合来自多个清醒周期的关系
Figure BPA000012589445001415
的计算,并且可以使用该组合结果以及低功率时钟信号CSLP对睡眠周期进行计时。例如,可以对之前固定数目的清醒周期的关系
Figure BPA000012589445001416
的计算求平均从而使得组合是移动平均。此外,当确定平均时可以均匀地对关系
Figure BPA000012589445001417
的各个计算分配权重,或者当确定平均时关系
Figure BPA00001258944500151
的计算越新分配的权重越大。此外或者作为另一种选择,可以使用指数遗忘组合关系
Figure BPA00001258944500152
的各个计算。
根据本发明的其它实施方式,在对组合数据执行回归分析之前可以组合不同清醒周期的数据。例如,可以存储计数器值P(x,y),其中采样x(与同一清醒周期内的从0到n的低功率时钟信号周期对应)从不同的清醒周期y(从0到m)获取,并且例如可以使用求平均(移动平均、加权平均和/或非加权平均)和/或指数遗忘对不同清醒周期的对应计数器值进行组合。然后,可以使用这些组合的结果基于线性回归计算关系
Figure BPA00001258944500153
换言之,可以进行下面的组合:
组合初始采样P(0,0)到P(0,m)以提供组合采样PP(0);
组合初始采样P(1,0)到P(1,m)以提供组合采样PP(1);
……
组合初始采样P(n-1,1)到P(n-1,m)以提供组合采样PP(1);
组合初始采样P(n,0)到P(n,m)以提供组合采样PP(n)。
然后,能够通过对组合采样PP(0)到PP(n)执行线性回归计算关系
Figure BPA00001258944500154
现在将讨论对计数器值应用线性回归以确定回归系数的操作。如上所述,计数器201可以响应于频率大约为26MHz的基准时钟信号CSR的沿(例如上升沿的相同过渡类型)产生增加计数器值P(i)。在低功率时钟信号CSLP的初始周期的上升沿处,计数器201可以复位到初始计数器值P(0)=0,在低功率时钟信号CSLP的第N个周期的上升沿,计数器201可以计数至最终值P(N)。低功率时钟信号CSLP的频率的估计可以计算为:
Figure BPA00001258944500155
由于P(N)是整数值,所以误差能够确定为:
E = f CSR N · f CSLP .
通过如上所述使用线性回归估计低功率时钟信号CSLP的频率与基准时钟信号CSR的频率之间的关系中间值P(i)可用于增加低功率时钟信号CSLP的校正的准确度。
当如图6所示使用线性回归对P(i)拟合直线时,关系
Figure BPA00001258944500161
可以被确定为该直线的回归系数R的倒数,其中:
R = ( N + 1 ) · Σ i = 0 N x · y - Σ i = 0 N x · Σ i = 0 N y ( N + 1 ) · Σ i = 0 N x 2 - Σ i = 0 N x · Σ i = 0 N x
R = ( N + 1 ) · Σ i = 0 N i · P ( i ) - Σ i = 0 N i · Σ i = 0 N P ( i ) ( N + 1 ) · Σ i = 0 N i 2 - Σ i = 0 N i · Σ i = 0 N i
Σ i = 0 N i = N + 1 2 · N
Σ i = 0 N i 2 = 2 · N + 1 3 · N + 1 2 · N
可以按照
Figure BPA00001258944500166
或者使用图16所示的公式计算低功率时钟信号CSLP的频率的估计。使用如上所述和图16所示的回归系数R的公式,可以使用下面参照图8描述的加法电路执行求和。
图8是示出了根据本发明的实施方式的可用于图1的校正电路中以对线性回归求和的加法电路801、803和805的框图。在开始校正窗口的低功率时钟信号CSLP的初始上升沿,对应加法电路801、803和805的寄存器P、IP和IIP可以复位到零,并且在基准时钟信号CSR的每个连续上升沿,加法电路801的当前值寄存器P可以增加1。在低功率时钟信号CSLP的每个连续上升沿(识别CSLP的连续周期),寄存器IP的当前值与寄存器P的当前值进行相加并且结果存储在寄存器IP中。在低功率时钟信号CSLP的每个连续上升沿(识别CSLP的连续周期),寄存器IIP的当前值与寄存器IP的当前值进行相加并且结果存储在寄存器IIP中。
尽管块801称作加法电路,但是块801还可以称作计数器。此外,加法电路803和805可以称作积分器。换言之,加法电路803在低功率时钟信号CSLP的上升沿对由计数器801产生的值进行积分,并且加法电路805在低功率时钟信号CSLP的上升沿对由加法电路803产生的值进行积分。
在低功率时钟信号的N个周期以后,寄存器IP和IIP的值可由处理器103进行读取。然后,处理器103可以使用在图9中提供的方程计算低功率时钟信号CSLP的频率的估计。图13是示出在1.0ms校正窗口内的寄存器P(i)、IP(i)和IIP(i)的值的例子的表,其中,基准时钟信号CSLP频率是26MHz,低功率时钟信号频率是32kHz,相位增量)N是0.5,i指示过去的低功率时钟信号的数目。
校正误差可以是相位偏移N0和相位增量)N的函数。相位偏移N0是基准时钟信号CSR和低功率时钟信号CSLP的开始相位的差。相位增量)N是基准时钟信号CSR和低功率时钟信号CSLP的频率之间的比率的非整数部分(-0.5与0.5之间的数字)。
如果低功率时钟信号CSLP的周期不是基准时钟信号CSR的周期的整数倍,则与低功率CSLP的周期是基准时钟信号CSR的周期的整数倍的情况相比较,可以更好地进行低功率时钟信号CSLP的频率的估计。例如,如果在图6中提供的数据点存在一些非线性,则可以实际提高线性回归的结果。通过针对低功率系统时钟CSLP的每个周期计算作为(基准时钟信号CSR的)相位偏移N0和(基准时钟信号CSR的)相位增量)N的函数的校正误差可以展示这个效果(其中,)N/TCSLP表示当基准时钟CSR的频率是低功率时钟信号CSLP的频率的整数倍时的基准时钟CSR相对于它的名义值的频率偏移)。
图10到图12是示出了根据本发明的不同实施方式的当计算低功率时钟信号CSLP的频率的估计时的作为)N的函数的实例校正误差(以百万分之一或ppm为单位进行测量)的曲线图。在图10到图12的每一个中,基准时钟信号CSR的频率是26MHz,低功率时钟信号CSLP的频率是32kHz,校正窗口(执行校正的窗口)是1ms。在图10中,曲线图示出了当例如在美国专利第7,272,078号中所述利用一个最终计数器值计算低功率时钟信号CSLP的频率的估计时出现的误差。在图11中,曲线图示出了当如上参照图2和图3所述地对10个交叠校正周期求平均以计算低功率时钟信号CSLP的频率的估计时出现的误差。在图12中,曲线图示出了当如上参照图6、图7、图8和图9所述地利用(使用线性回归计算出的)回归系数计算低功率时钟信号CSLP的频率时出现的误差。如果CSR和CSLP的名义频率之间的比率是整数(从而)N=0),则获得的误差相对大。因此,通过选择不具有这种整数关系的频率可以减小误差。此外,可以选择CSR和CSLP的名义频率以提供相对低误差(例如,如图11所示,通过选择CSR和CSLP的名义频率以使得)N=0.1)。如果CSR频率是26MHz,如果CSLP频率应该大约是32kHz,以及如果CSLP频率被选择成32.015762kHz,则名义比率可以是812.1。对于32.768kHz的CSLP频率,名义比率可以是793.46。此外,大约0.46的)N可以提供相对低的误差值。
图14是示出了如上参照图7到图9所述使用基准时钟信号CSR和线性回归校正低功率时钟信号CSLP的操作的框图。在块1410中,响应于基准时钟信号CSR的沿在计数器801产生增加计数器值P(i)。在块1403中,针对校正窗口内的低功率时钟CSLP的每个周期,可以基于对应的增加计数器值执行计算。在块1405中,可以针对低功率时钟信号CSLP的不同周期使用线性回归和基于对应的增加计数器值的计算确定基准时钟信号与低功率时钟信号CSLP之间的关系。
在块1403中,执行基于对应的增加计数器值的计算可以包括执行基于在低功率时钟信号CSLP的对应周期的相同过渡类型的沿获得的对应增加计数器值的计算。在块1405中,使用线性回归确定基准时钟信号CSR和低功率时钟信号CSLP之间的关系可以包括使用低功率时钟信号CSLP的至少三个不同周期的增加计数器值计算回归系数。
图15是示出了使用基准时钟CSR通过以上参照图5描述的不同清醒周期W的数据校正低功率时钟CSLP的操作的流程图。在块1501中,在第一清醒周期W内,(收发器115的)接收器可以使用基准时钟信号CSR进行操作。在块1503中,针对第一清醒周期W内的第一校正周期,可以确定在第一校正周期内出现的基准时钟信号CSR的沿的数目。在块1505中,在第一清醒周期W以后的睡眠周期内,可以使用低功率时钟信号CSLP对睡眠周期的持续时间进行计时,其中,基准时钟信号CSR关闭。在块1507中,在睡眠周期后的第二清醒周期内,接收器可以使用基准时钟信号CSR进行操作。在块1508中,针对第二清醒周期内的第二校正周期,可以确定在第二校正周期内出现的基准时钟信号CSR的沿的数目。在块1509中,可以使用在第一和第二清醒周期的第一和第二间隔的每一个内出现的基准时钟信号CSR的沿的数目确定基准时钟信号CSR与低功率时钟信号CSLP之间的关系。
在块1509中确定基准时钟信号CSR和低功率时钟信号CSLP之间的关系可以包括基于在第一和第二校正周期内出现的基准时钟信号CSR的沿的数目计算平均。例如可以使用下面表达式以移动平均的形式计算这个平均从而使得考虑预定数目的最近清醒周期的信息。
A ( k ) = 1 N Σ i = 1 N X ( k - i )
此外或者另选地,可以以加权平均的形式计算平均从而使得对来自越近的清醒周期的信息给出的权重越大。此外,例如可以使用下面的表达式使用指数遗忘对来自不同清醒周期的信息进行组合从而使得对来自越近的清醒周期的信息给出的指数加权越大。
A(k)=αX(k)+(1-α)A(k-1),其中,α<1。
此外,在同一清醒周期内可以提供多个校正周期。在块1503中,例如,可以确定在第一清醒周期内的第三校正周期内出现的基准时钟信号CSR的沿的数目,在块1508中,可以确定在第二清醒周期内在第四校正周期内出现的基准时钟信号CSR的沿的数目。在块1509中,确定基准与低功率时钟信号CSLP之间的关系可以包括针对第一清醒周期使用在第一校正周期内出现的基准时钟信号CSR的沿的数目和在第三校正周期内出现的基准时钟信号CSR的沿的数目确定基准与低功率时钟信号CSR与CSLP之间的关系的第一表达。可以使用在第二校正周期内出现的基准时钟信号CSR的沿的数目和在第四校正周期内出现的基准时钟信号CSR的沿的数目确定针对第二清醒周期的基准时钟信号与低功率时钟信号之间的关系的第二表达。在确定了基准时钟信号CSR与低功率时钟信号CSLP之间的关系的第一和第二表达以后,可以使用第一和第二表达确定基准与低功率时钟信号CSR与CSLP之间的关系的合计表达。
在块1509中确定基准与低功率时钟信号之间的关系可以包括使用在第一校正周期内出现的基准时钟信号的沿的数目和在第二校正周期内出现的基准时钟信号的沿的数目确定基准与低功率时钟信号CSR与CSLP之间的关系的第一表达。可以使用在第三校正周期内出现的基准时钟信号CSR的沿的数目和在第四校正周期内出现的基准时钟信号CSR的沿的数目确定基准和低功率时钟信号CSR和CSLP之间的关系的第二表达。在确定了基准与低功率时钟信号CSR与CSLP之间的关系的第一和第二表达以后,可以使用第一和第二表达确定基准与低功率时钟信号CSR与CSLP之间的关系的合计表达。根据本发明的其它实施方式,在块1509中确定基准与低功率时钟信号之间的关系可以包括使用在第一校正周期、第二校正周期、第三校正周期和第四校正周期内出现的基准时钟信号CSR的沿的数目执行线性回归。
在附图和说明书中,公开了本发明的实施方式。尽管采用了特定术语,但是它们仅仅用于一般性和描述性意义而非限制性目的,在权利要求中阐述了本发明的范围。

Claims (8)

1.一种使用第二时钟信号和多个校正周期校正第一时钟信号的方法,所述方法包括:
响应于所述第二时钟信号的沿在计数器产生增加计数器值;
针对所述多个校正周期中的至少两个校正周期,将在针对各个校正周期的所述第一时钟信号的初始沿处从所述计数器获得的初始增加计数器值存储在存储器中并且将在针对各个校正周期的所述第一时钟信号的最终沿处获得的最终增加计数器值存储在存储器中,其中,所述多个校正周期中的至少两个校正周期与所述第一时钟信号的不同的初始沿和最终沿交叠;
针对所述多个校正周期中的至少两个校正周期中的每一个校正周期,使用存储在存储器中的初始增加计数器值和最终增加计数器值确定在各个校正周期内出现的所述第二时钟信号的沿的数目;以及
使用在所述多个校正周期中的至少两个校正周期中的每一个校正周期内出现的第二时钟信号的沿的数目的和以及使用在所述多个校正周期中的至少两个校正周期中的每一个校正周期内出现的第一时钟信号周期的数目的和,确定所述第一时钟信号与所述第二时钟信号之间的关系。
2.根据权利要求1的方法,其中,确定关系包括使用在所述多个校正周期的每一个校正周期内出现的第二时钟信号的沿的数目的和以及使用在所述多个校正周期的每一个校正周期内出现的第一时钟信号周期的数目的和确定比率。
3.根据权利要求1或2的任何一个的方法,其中,针对所述多个校正周期的第一个校正周期的第一时钟信号的初始沿先于针对所述多个校正周期的第二个校正周期的第一时钟信号的初始沿,其中,针对所述多个校正周期的第二个校正周期的第一时钟信号的所述初始沿先于针对所述多个校正周期的第一个校正周期的所述第一时钟信号的最终沿,其中,针对所述多个校正周期的第一个校正周期的所述第一时钟信号的最终沿先于针对所述多个校正周期的第二个校正周期的所述第一时钟信号的最终沿。
4.根据上述权利要求1-2中的任何一个的方法,其中,在所述多个校正周期的每一个内出现相同数目的第一时钟周期。
5.根据上述权利要求1-2中的任何一个的方法,其中,所述多个校正周期包括在所述时钟的相同过渡类型的k个连续沿处开始的k个校正周期。
6.根据上述权利要求1-2中的任何一个的方法,其中,产生增加计数器值包括:响应于所述第二时钟信号的相同过渡类型的沿在所述计数器上产生增加计数器值。
7.根据上述权利要求1-2中的任何一个的方法,其中,所述第一时钟信号的频率不是所述第二时钟信号的频率的整数倍,并且其中,所述第二时钟信号的频率不是所述第一时钟信号的频率的整数倍。
8.根据权利要求1-2中的任何一个的方法,其中,所述第二时钟连接到接收器,所述方法还包括:
在第一清醒周期内,使用所述第二时钟来操作所述接收器;
在所述第一清醒周期以后的睡眠周期内,关闭所述第二时钟,使用所述第一时钟对睡眠周期的持续时间进行计时;以及
在所述睡眠周期后的第二清醒周期内,使用所述第二时钟来操作接收器。
CN2008801294240A 2008-05-27 2008-11-28 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法 Expired - Fee Related CN102047561B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/127,336 2008-05-27
US12/127,336 US7881895B2 (en) 2008-05-27 2008-05-27 Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods
PCT/IB2008/055001 WO2009147474A2 (en) 2008-05-27 2008-11-28 Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods

Publications (2)

Publication Number Publication Date
CN102047561A CN102047561A (zh) 2011-05-04
CN102047561B true CN102047561B (zh) 2013-05-15

Family

ID=40429988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801294240A Expired - Fee Related CN102047561B (zh) 2008-05-27 2008-11-28 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法

Country Status (7)

Country Link
US (2) US7881895B2 (zh)
EP (1) EP2283574B1 (zh)
KR (1) KR20110020277A (zh)
CN (1) CN102047561B (zh)
AT (1) ATE542298T1 (zh)
TW (1) TW201001910A (zh)
WO (1) WO2009147474A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093662A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 受信制御装置および受信制御方法
US8135553B2 (en) * 2008-07-31 2012-03-13 Mediatek Inc. Method for clock calibration
JP5104922B2 (ja) * 2010-07-27 2012-12-19 カシオ計算機株式会社 時刻情報取得装置および電波時計
WO2012064537A2 (en) 2010-11-09 2012-05-18 Rambus Inc. Using a stuttered clock signal to reduce self-induced voltage noise
US8660111B2 (en) * 2011-06-22 2014-02-25 Motorola Solutions, Inc. Method and apparatus for tracking a channel timing channel message and supporting channel scanning in a digital mobile radio system
JP5799797B2 (ja) * 2011-12-21 2015-10-28 富士通株式会社 算出方法、算出プログラム及びコンピュータ
US9170602B1 (en) * 2012-06-28 2015-10-27 Emc Corporation Calibrating a high-speed clock signal generated using a processor internal to the electronic authentication device without using a crystal oscillator
GB2504757B (en) * 2012-08-09 2015-03-25 Nvidia Corp Reference clock calibration
US9766682B1 (en) * 2014-01-27 2017-09-19 Marvell International Ltd. Wakeup time system using drift estimation
WO2017001249A1 (en) * 2015-06-30 2017-01-05 Koninklijke Philips N.V. A sensor system and method which makes use of multiple ppg sensors
US9867135B1 (en) * 2017-02-06 2018-01-09 Mediatek Inc. Frequency-generating circuit and communications apparatus
KR101939379B1 (ko) * 2017-05-24 2019-01-16 (주)에프씨아이 저 전력 모드를 구비한 무선통신 장치 및 방법
CN107911207A (zh) * 2017-11-09 2018-04-13 福州开发区慧聚通信技术有限公司 一种基于时间校正的周期信号同步方法
GB201800552D0 (en) * 2018-01-12 2018-02-28 Nordic Semiconductor Asa Clock calibration
KR20230094575A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 주파수 발생기 및 주파수 발생기의 주파수 보정 방법
CN114442861B (zh) * 2022-04-07 2022-06-10 合肥智芯半导体有限公司 触摸感应输入模块及其扫描装置、触控芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436402A (zh) * 2000-06-15 2003-08-13 因芬尼昂技术股份公司 在一个集成电路中产生一个时钟的校准装置和方法
CN1820203A (zh) * 2003-07-11 2006-08-16 皇家飞利浦电子股份有限公司 改进的频率确定
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment
CN101040190A (zh) * 2004-10-11 2007-09-19 皇家飞利浦电子股份有限公司 非线性频率和相位测量方案

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567967A (ja) 1991-09-09 1993-03-19 Nec Corp クロツク発生装置
US5424664A (en) 1993-07-02 1995-06-13 Rockwell International Corporation Direct digital synthesizer with adjustable clock frequency
JP3125562B2 (ja) 1994-03-10 2001-01-22 富士電機株式会社 クロック発生回路
KR960010758B1 (ko) 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
US6016312A (en) 1997-02-28 2000-01-18 Motorola, Inc. Radiotelephone and method for clock calibration for slotted paging mode in a CDMA radiotelephone system
US5995820A (en) 1997-06-17 1999-11-30 Lsi Logic Corporation Apparatus and method for calibration of sleep mode clock in wireless communications mobile station
EP0939495B1 (en) 1998-02-26 2004-04-14 Motorola Semiconducteurs S.A. Power saving system for an electronic portable device
US6088602A (en) 1998-03-27 2000-07-11 Lsi Logic Corporation High resolution frequency calibrator for sleep mode clock in wireless communications mobile station
US6124764A (en) 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
US6304517B1 (en) 1999-06-18 2001-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for real time clock frequency error correction
US6889055B1 (en) 2000-10-16 2005-05-03 Qualcomm Inc. Technique for reducing average power consumption in a wireless communications device
ATE354212T1 (de) 2000-12-07 2007-03-15 Qualcomm Inc Verfahren und apparat zur kompensation der frequenzabweichung innerhalb eines schlaftaktsignals
US6853259B2 (en) 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
US6781464B2 (en) * 2001-10-30 2004-08-24 Kabushiki Kaisha Toshiba Balanced amplifier and filter using the same
US7254502B2 (en) 2002-08-26 2007-08-07 Infineon Technologies Ag Method and device for detecting period length fluctuations of periodic signals
US7079977B2 (en) 2002-10-15 2006-07-18 Medtronic, Inc. Synchronization and calibration of clocks for a medical device and calibrated clock
GB2397465B (en) 2003-01-15 2004-12-29 Nec Technologies Mobile radio communications device and operating method
DE60311851D1 (de) 2003-12-29 2007-03-29 St Microelectronics Srl Vorrichtung und Verfahren zur Oszillatorfrequenzkalibrierung und Phasenregelkreis diese benützend.
US7548125B2 (en) 2004-03-22 2009-06-16 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US7679463B2 (en) 2004-03-22 2010-03-16 Mobius Microsystems, Inc. Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
US7248124B2 (en) 2004-03-22 2007-07-24 Mobius Microsystems, Inc. Frequency calibration for a monolithic clock generator and timing/frequency reference
US20050221870A1 (en) 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
US7250825B2 (en) 2004-06-04 2007-07-31 Silicon Labs Cp Inc. Method and apparatus for calibration of a low frequency oscillator in a processor based system
US8077012B2 (en) * 2006-06-16 2011-12-13 Intelleflex Corporation RFID device with first clock for data acquisition and/or calibration of second clock
JP4925017B2 (ja) * 2008-01-23 2012-04-25 アンリツ株式会社 被測定信号の繰り返し周波数検出方法及びそれを用いるサンプリング装置並びに波形観測システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436402A (zh) * 2000-06-15 2003-08-13 因芬尼昂技术股份公司 在一个集成电路中产生一个时钟的校准装置和方法
CN1820203A (zh) * 2003-07-11 2006-08-16 皇家飞利浦电子股份有限公司 改进的频率确定
CN101040190A (zh) * 2004-10-11 2007-09-19 皇家飞利浦电子股份有限公司 非线性频率和相位测量方案
US7272078B1 (en) * 2006-10-12 2007-09-18 Telefonaktiebolaget L M Ericsson (Publ) Efficient clock calibration in electronic equipment

Also Published As

Publication number Publication date
US7881895B2 (en) 2011-02-01
US20090296531A1 (en) 2009-12-03
WO2009147474A2 (en) 2009-12-10
ATE542298T1 (de) 2012-02-15
EP2283574A2 (en) 2011-02-16
WO2009147474A3 (en) 2010-01-28
KR20110020277A (ko) 2011-03-02
US20110087449A1 (en) 2011-04-14
EP2283574B1 (en) 2012-01-18
CN102047561A (zh) 2011-05-04
US8219345B2 (en) 2012-07-10
TW201001910A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
CN102047561B (zh) 使用多个时钟周期利用一个计数器校正时钟的方法以及相关装置和方法
KR100927558B1 (ko) 슬립 클럭 타이밍을 결정하는 장치 및 방법
US7272078B1 (en) Efficient clock calibration in electronic equipment
US20090088194A1 (en) Single Multi-Mode Clock Source for Wireless Devices
US8170165B2 (en) Clock calibration in sleep mode
EP2337421B1 (en) Method and terminal for obtaining frequency difference
EP2715457B1 (en) Correction of low accuracy clock
US20060045215A1 (en) Method and apparatus for frequency correcting a periodic signal
JP4264494B2 (ja) 標準電波受信時刻装置
US9898034B2 (en) Data processing device and method for determining a clock relationship
EP2730133B1 (en) Technique for maintaining a radio time base
CN114019563A (zh) 基于gps和5g双通道高精度授时的地震勘探同步采集方法
CN113259037B (zh) 基于传感器时间同步系统的时间同步方法、介质及装置
CN101388646A (zh) 逐次逼近型温度频率校正方法和装置
CN100358383C (zh) 提高移动通信终端低频晶体振荡器精确度的方法
US6176611B1 (en) System and method for reducing power consumption in waiting mode
JP3730914B2 (ja) 携帯通信端末装置
CN114025421A (zh) 天通卫星物联网终端低功耗唤醒时钟预补偿装置及方法
CN110876178B (zh) 32k时钟的校准方法及装置
JP4976037B2 (ja) 電波修正時計
US8467754B2 (en) Apparatus and method for reception control
CN104780594A (zh) 一种通信方法和装置以及用户设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20161128

CF01 Termination of patent right due to non-payment of annual fee