CN116540517A - 一种计时校准方法、芯片计时系统及芯片 - Google Patents
一种计时校准方法、芯片计时系统及芯片 Download PDFInfo
- Publication number
- CN116540517A CN116540517A CN202310437079.3A CN202310437079A CN116540517A CN 116540517 A CN116540517 A CN 116540517A CN 202310437079 A CN202310437079 A CN 202310437079A CN 116540517 A CN116540517 A CN 116540517A
- Authority
- CN
- China
- Prior art keywords
- timing
- counter
- chip
- counting
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 69
- 230000002618 waking effect Effects 0.000 claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims 2
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本申请提供一种计时校准方法、芯片计时系统及芯片,所述计时校准方法包括:同步启动第一计数器和第二计数器进行计数;其中,第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数,第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数;在第一计数器的第一计数值等于预设校准时间对应的计数周期时,同步停止第一计数器和第二计数器的计数,采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准。本申请实现对计时芯片内部的RC振荡器的计时的校准,保障采用RC振荡器进行计时的准确性,同时通过仅在需要计时校准时唤醒外部晶振的方式,降低采用外部晶振所需功耗,实现低功耗校准计时。
Description
技术领域
本申请涉及芯片计时校准技术领域,具体涉及一种计时校准方法、芯片计时系统及芯片。
背景技术
目前的芯片计时系统为了实现精准计时,通常采用外部晶体振荡器(即外部晶振)或内部设置RC振荡器(即采用RC选频网络构成的振荡电路)。当芯片计时系统通过内部设置RC振荡器实现计时工作,随着芯片计时系统的工作,由于温度变化的影响,芯片计时系统内部的RC振荡器存在频率漂移的问题,导致芯片计时系统不能够确定内部RC振荡器的当前频率,从而导致芯片计时系统不能够根据内部RC振荡器的当前频率得到准确计时,计时精准度受影响。
随着绿色环保概念的提倡,方案是否绿色低功耗受到了用户的重点关注,尤其是在需要采用电池系统的方案中,方案的低功耗直接影响电池使用工作周期的长度。芯片计时系统中采用外部晶振进行计时所需耗电量远高于采用内部RC振荡器进行计时所需耗电量,因此,在低功耗计时方案中通常采用内部RC振荡器实现计时的芯片计时系统,但由于RC振荡器存在频率漂移的问题,需要进行校准。
在专利申请号为201711154750.4的中国专利中,公开了一种低频RC振荡器的时钟频率校准方法,该技术方案利用外部高频晶振转换为高频标准晶振时钟,利用高频标准晶振时钟对低频RC标准时钟进行校准,并输出校准频率的计数值至除法模块,除法模块以低频RC标准时钟周期的具体数量值和高频标准晶振时钟的频率值之积作为被除数,以计数值作为除数,相除得到校准频率值。该技术方案用于低频RC振荡器的时钟频率校准时,需要使用到除法模块等运算模块,整体功耗较高,难以实现绿色低功耗的输出校准频率。
发明内容
本申请提供了一种计时校准方法、芯片计时系统及芯片,具体技术方案如下:
一种计时校准方法,用于对计时芯片内部的RC振荡器的计时进行校准,具体包括:步骤S1:唤醒外部晶振,同步启动第一计数器和第二计数器进行计数,并判断第一计数器的第一计数是否等于预设校准时间对应的计数周期,若是,则进入步骤S2,若否,则第一计数器和第二计数器继续计数;其中,第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数,第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数;步骤S2:在第一计数器的第一计数值等于预设校准时间对应的计数周期时,同步停止第一计数器和第二计数器的计数,进入步骤S3;步骤S3:采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准。本技术方案利用外部晶振提供的第一时钟信号作为标准时钟源,将第一计数器获取的第一计数值作为标准计数值,利用第一计数器与第二计数器同步启动计数和同步停止计数的方式,校准了预设校准时间内第二计数器所应当获取的计数值,实现计时芯片内部的RC振荡器的计时的校准,保障采用RC振荡器进行计时的准确性,同时通过仅在需要计时校准时唤醒外部晶振的方式,降低采用外部晶振所需功耗,实现低功耗校准计时。
进一步地,所述计时校准方法还包括:每间隔第一时间,重复执行所述步骤S1至S3,以实现每间隔第一时间对计时芯片内部的RC振荡器的计时进行一次校准。由于计时芯片在运行过程中,随着芯片工作温度的变化,计时芯片内部的RC振荡器的时钟频率会存在偏差,导致计时芯片内部的第二计数器不能够准确通过对RC振荡器的时钟频率进行计数实现精准计时,因此需要进行计时校准。而仅凭单次的计时校准,不能够长久的保证计时芯片的计时准确性,本技术方案提供的计时校准方法通过每间隔第一时间则重复执行所述计时校准方法,实现对计时芯片内部RC振荡器的时钟频率进行定时校准,有效提高计时芯片的计时可靠性。
进一步地,所述预设校准时间等于计时芯片内部的RC振荡器的单位计时周期;所述预设校准时间对应的计数周期等于外部晶振在预设校准时间内的频率值。本技术方案将所述预设校准时间对应的计数周期配置为等于外部晶振在预设校准时间内的频率值,在采用不同频率的外部晶振的情况下,预设校准时间的计数周期相应的不同,能够针对具体方案中采用的外部晶振频率适应性调节对第一计数器的计数值限制。
进一步地,所述步骤S2还包括:在第一计数器的第一计数值等于预设校准时间对应的计数周期时,控制外部晶振进入休眠状态。本技术方案通过在第一计数器的第一计数值等于预设校准时间对应的计数周期时,即第二计数值得到校准后,控制外部晶振进入休眠状态,从而降低外部晶振所需功耗,有效降低计时校准方法所需功耗,实现低功耗计时校准的目的。
进一步地,所述采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准,具体包括:将第二计数器的第二计数值传输至计时芯片中单位计时周期计数寄存器中作为单位计时周期对应的计数值存储,以使得计时芯片按照单位计时周期计数寄存器中存储的单位计时周期对应的计数值对计时芯片内部的RC振荡器提供的第二时钟信号的频率值进行计数,从而实现对计时芯片内部的RC振荡器提供的第二时钟信号进行计时。本计数方案将经过外部晶振结合第一计数器校准后获取的第二计数值更新为单位计时周期对应的计数值,通过对单位计时周期对应的计数值的更新,实现计时芯片内部RC振荡器的计时的校准。
进一步地,所述第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数,具体包括:所述第一计数器每检测到第一计数时钟源的一个时钟周期则第一计数值加一。
进一步地,所述第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数,具体包括:所述第二计数器每检测到第二计数时钟源的一个时钟周期则第二计数值加一。
本申请还提供一种芯片计时系统,具体包括:外部晶振,用于向第一计数器提供第一时钟信号作为第一计数时钟源;第一计数器,用于接收外部晶振提供的第一计数时钟源进行计数,以获取第一计数值;计时芯片,内部设有RC振荡器、第二计数器、单位计时周期计数寄存器和计时校准控制装置;其中,所述RC振荡器,用于向第二计数器提供第二时钟信号作为第二计数时钟源;所述第二计数器,用于接收RC振荡器提供的第二计数时钟源进行计数,以获取第二计数值,经过校准后的第二计数值作为单位计时周期对应的计数值传输至所述单位计时周期计数寄存器中存储;所述单位计时周期计数寄存器,用于存储单位计时周期对应的计数值,以使得计时芯片按照单位计时周期计数寄存器中存储的单位计时周期对应的计数值对所述RC振荡器提供的第二时钟信号进行计时;所述计时校准控制装置,用于输出计时校准控制信号,基于计时校准控制信号唤醒外部晶振开启工作,并控制第一计数器和第二计数器同步启动计数工作,在第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,控制外部晶振停止工作并控制第一计数器和第二计数器同步停止计数工作,将第二计数器获取的第二计数值作为经过校准后的第二计数值传输至所述单位计时周期计数寄存器中作为单位计时周期对应的计数值存储。本技术方案提供的芯片计时系统,利用第一计数器与第二计数器同步启动计数和同步停止计数的方式,校准了预设校准时间内第二计数器所应当获取的计数值,实现计时芯片内部的RC振荡器的计时的校准,在保证计时校准准确性的同时通过唤醒外部晶振的方式,降低外部晶振所需功耗,实现低功耗校准计时。
进一步地,所述计时校准控制装置,还用于每间隔第一时间,输出计时校准控制信号,以使得所述单位计时周期计数寄存器中存储的单位计时周期对应的计数值每隔第一时间更新一次。本技术方案通过控制计时校准控制装置每间隔第一时间输出计时校准控制信号,使得外部晶振间歇性的被唤醒工作,降低外部晶振校准所需功耗,通过更新单位计时周期对应的计数值,能够定时对计时芯片内部RC振荡器的频率计时进行校准,保证计时芯片计时精准度。
本申请还提供一种芯片,所述芯片包含如前所述的芯片计时系统,所述芯片计时系统执行如前所述的计时校准方法。
附图说明
图1为本申请一种实施例所述计时校准方法的流程示意图。
实施方式
下面结合附图对本发明的具体实施方式作进一步说明。以下实施方式中所涉及到的各模块均为逻辑电路单元,在实际应用中,一个逻辑电路单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本发明的创新部分,本发明实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入,但这并不表明本发明实施方式中不存在其它的单元。
本申请一些实施例中提供一种计时校准方法,该计时校准方法旨在低功耗、高精度的实现对计时芯片内部的RC振荡器的时钟的计时进行校准。具体地,如图1所示,所述计时校准方法包括:步骤S1:唤醒外部晶振,同步启动第一计数器和第二计数器执行计数工作,实时判断第一计数器获取的第一计数值是否等于预设校准时间对应的计数周期,当第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,则进入步骤S2,相反地,当第一计数器获取的第一计数值不等于预设校准时间对应的计数周期时,则继续执行步骤S1,即,控制第一计数器和第二计数器继续执行计数工作;其中,所述第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源执行计数工作;所述第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源执行计数工作。步骤S2:在第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,控制第一计数器和第二计数器同步停止执行计数工作,进入步骤S3;步骤S3:采用第二计数器的第二计数值对计时芯片内部的RC振荡器的时钟进行校准。需要说明的是,所述唤醒外部晶振是指将外部晶振由休眠状态唤醒切换为工作状态,即控制外部晶振工作以向第一计数器提供第一时钟信号作为第一计数时钟源。本实施例利用外部晶振提供的第一时钟信号作为标准时钟源,将第一计数器获取的第一计数值作为标准计数值,利用第一计数器与第二计数器同步启动计数和同步停止计数的方式,校准了预设校准时间内第二计数器所应当获取的计数值,实现计时芯片内部的RC振荡器的计时的校准,在保证计时校准准确性的同时通过唤醒外部晶振的方式,降低外部晶振所需功耗,实现低功耗校准计时。
需要说明的是,所述预设校准时间是预先设计的用于限定计时校准时长的时间,所述预设校准时间可以是但不限于所述计时芯片对内部RC振荡器的单位计时周期,如:当计时芯片对内部RC振荡器的单位计时周期配置为1秒钟,为了实现对计时芯片内部RC振荡器的计时的校准,将所述预设校准时间相应的设置为1秒钟,同理地,当计时芯片对内部RC振荡器的单位计时周期配置为2秒钟,为了实现对计时芯片内部RC振荡器的计时的校准,将所述预设校准时间相应的设置为2秒钟。优选地,所述预设校准时间还可以是所述计时芯片对内部RC振荡器的单位计时周期与预设指定数值的乘积,如:二分之一的单位计时周期、两个单位计时周期等;具体地,当所述预设校准时间被配置为等于所述计时芯片对内部RC振荡器的单位计时周期的二分之一时,即预设指定数值为二分之一时,第一计数器的第一计数值达到RC振荡器的单位计时周期的二分之一对应的计数周期时,则将第二计数器的第二计数值除以预设指定数值所得到的结果对计时芯片内部RC振荡器进行校准,有效加快校准效率,缩短校准所需时长;当所述预设校准被配置为等于所述计时芯片对内部RC振荡器的单位计时周期的两倍时,即预设指定数值等于2时,第一计数器的第一计数器达到RC振荡器的单位计时周期的两倍对应的计数周期时,则将第二计数器的第二计数值除以预设指定数值所得到的结果对计时芯片内部RC振荡器进行校准,通过提高计数量获取平均数校准的方式,虽然降低校准效率,但是可以提高校准精度。所述预设校准时间对应的计数周期等于所述外部晶振在预设校准时间内的频率值,例如:所述外部晶振的频率为32.768MHz,预设校准时间被配置为1秒钟时,所述预设校准时间对应的计数周期为32768,若预设校准时间被配置为2秒钟,则所述预设校准时间对应的计数周期为32768*2,即65536;即:当外部晶振的频率为X赫兹,所述预设校准时间为N秒钟,则所述预设校准时间对应的计数周期为X与N的乘积。
本申请一些实施例提供的计时校准方法中,还包括:每间隔第一时间,重复执行所述步骤S1至步骤S3,从而实现每间隔第一时间则对计时芯片内部的RC振荡器的计时进行一次校准。具体地,由于计时芯片在运行过程中,随着芯片工作温度的变化,计时芯片内部的RC振荡器的时钟频率会存在偏差,导致计时芯片内部的第二计数器不能够准确通过对RC振荡器的时钟频率进行计数实现精准计时,因此需要进行计时校准。而仅凭单次的计时校准,不能够长久的保证计时芯片的计时准确性,本实施例提供的计时校准方法通过每间隔第一时间则重复执行所述计时校准方法,实现对计时芯片内部RC振荡器的时钟频率进行定时校准,有效提高计时芯片的计时可靠性。
本申请一些实施例提供的计时校准方法中,所述步骤S2还包括:在第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,则控制外部晶振进入休眠状态,并控制第一计数器和第二计数器停止计数,以使得第一计数器停止计数时,第一计数值等于预设校准时间对应的计数周期;其中,所述外部晶振进入休眠状态是指外部晶振停止工作,停止向第一计数器提供第一计数时钟源。在本实施例中,控制第一计数器和第二计数器停止计数的同时,控制外部晶振进入休眠状态,以计时校准所需功耗,低功耗实现计时芯片内部的RC振荡器的计时校准工作。
本申请一些实施例提供的计时校准方法中,步骤S3中所述采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准,具体包括:将第二计数器的第二计数值传输至计时芯片中单位计时周期计数存储器中作为单位计时周期对应的计数值存储,以使得计时芯片按照单位计时周期计数寄存器中存储的单位计时周期对应的计数值对计时芯片内部的RC振荡器提供的第二时钟信号的频率值进行计数,从而实现对计时芯片内部的RC振荡器提供的第二时钟信号进行计时。本实施例提供的计时校准方法中,将经过外部晶振结合第一计数器校准后获取的第二计数值更新为单位计时周期对应的计数值,通过对单位计时周期对应的计数值的更新,实现计时芯片内部RC振荡器的计时的校准。
本申请一些实施例提供的计时校准方法中,所述第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数的方法,具体包括:所述第一计数器每检测到第一计数时钟源的一个时钟周期,则第一计数值加一。所述第二计数值以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数的方法,具体包括:所述第二计数器每检测到第二计数时钟源的一个时钟周期,则第二计数值加一。本实施例提供的计时校准方法以第一计数时钟源的一个时钟周期作为第一计数值的加值条件,以第二计数时钟源的一个时钟周期作为第二计数值的加值条件。
本申请一些实施例中提供一种芯片计时系统,该芯片计时系统旨在利用外部晶振实现对计时芯片内部RC振荡器的计时校准。所述芯片计时系统包括:外部晶振、第一计数器和计时芯片;具体地,所述外部晶振用于向第一计数器提供第一时钟信号作为第一计数时钟源;所述第一计数器,用于接收外部晶振提供的第一计数时钟源进行计数,以获取第一计数值,基于第一计数值间接对计时芯片的计时进行校准;所述计时芯片内部设有RC振荡器、第二计数器、单位计时周期计数寄存器和计时校准控制装置;其中,所述RC振荡器,用于向第二计数器提供第二时钟信号作为第二计数时钟源;所述第二计数器,用于接收RC振荡器提供的第二计数时钟源进行计数,以获取第二计数值,基于第一计数值间接校准后的第二计数值作为单位计时周期对应的计数值传输至所述单位计时周期计数寄存器中存储;所述单位计时周期计时寄存器,用于接收校准后的第二计数值作为单位计时周期对应的计数值并存储,以使得所述计时芯片按照所述单位计时周期计时寄存器中存储的单位计时周期对应的计数值对所述RC振荡器提供的第二时钟信号进行计时;所述计时校准控制装置,用于输出计时校准控制信号,基于计时校准控制信号唤醒外部晶振开启工作,并控制所述第一计数器和所述第二计数器同步启动计数工作,在第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,控制外部晶振停止工作并控制第一计数器和第二计数器同步停止计数工作,将第二计数器获取的第二计数值作为经过校准后的第二计数值传输至所述单位计时周期计数寄存器中作为单位计时周期对应的计数值存储。本实施例提供的芯片计时系统,利用外部晶振提供的第一时钟信号作为第一计数器的第一计数时钟源,通过计时校准控制装置控制第一计数器和第二计数器同步计数,从而实现利用第一计数器对外部晶振提供的准确频率进行计时作为标准计时,使得在第一计数器获取的第一计数值达到预设校准时间对应的计数周期时,第二计数器获取的第二计数值相当于经过校准后的第二计数值,通过计时校准控制装置控制将经过校准后的第二计数值更新为单位计时周期对应的计数值存储,实现计时芯片内部对RC振荡器计时的校准。并且,所述计时校准控制装置在第一计数器获取的第一计数值达到预设校准时间对应的计数周期时,控制外部晶振进入休眠状态,以减少外部晶振工作功耗从而降低芯片计时系统的整体功耗,实现低功耗校准计时。
本申请一些实施例提供的芯片计时系统中,所述计时校准控制装置,还用于每间隔第一时间,输出计时校准控制信号,以使得所述单位计时周期计数寄存器中存储的单位计时周期对应的计数值每间隔第一时间更新一次。其中,所述单位计时周期对应的计数值的更新间隔时长与所述外部晶振的唤醒校准间隔时长相同,都设为第一时间,所述第一时间的时间长度可根据测试阶段RC振荡器的频率漂移速度等进行调节。
本申请一些实施例中提供一种芯片,该芯片中包含有上述芯片计时系统,所述芯片中的芯片计时系统执行上述计时校准方法。
在本发明所提供的实施例中,应该理解到,所揭露的芯片,可以通过其它的方式实现。例如,以上所描述的芯片实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个模块,或一些特征可以忽略,或不执行。尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下对这些实施例进行多种变化、修改、替换和变型,以上实施例仅为本发明的优选实施例而已,并不用于限定本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换或改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种计时校准方法,用于对计时芯片内部的RC振荡器的计时进行校准,其特征在于,所述计时校准方法包括:
步骤S1:唤醒外部晶振,同步启动第一计数器和第二计数器进行计数,并判断第一计数器的第一计数是否等于预设校准时间对应的计数周期,若是,则进入步骤S2,若否,则第一计数器和第二计数器继续计数;其中,第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数,第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数;
步骤S2:在第一计数器的第一计数值等于预设校准时间对应的计数周期时,同步停止第一计数器和第二计数器的计数,进入步骤S3;
步骤S3:采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准。
2.根据权利要求1所述的计时校准方法,其特征在于,所述计时校准方法还包括:每间隔第一时间,重复执行所述步骤S1至S3,以实现每间隔第一时间对计时芯片内部的RC振荡器的计时进行一次校准。
3.根据权利要求2所述的计时校准方法,其特征在于,所述预设校准时间等于计时芯片内部的RC振荡器的单位计时周期;所述预设校准时间对应的计数周期等于外部晶振在预设校准时间内的频率值。
4.根据权利要求3所述的计时校准方法,其特征在于,所述步骤S2还包括:在第一计数器的第一计数值等于预设校准时间对应的计数周期时,控制外部晶振进入休眠状态。
5.根据权利要求4所述的计时校准方法,其特征在于,所述采用第二计数器的第二计数值对计时芯片内部的RC振荡器的计时进行校准,具体包括:将第二计数器的第二计数值传输至计时芯片中单位计时周期计数寄存器中作为单位计时周期对应的计数值存储,以使得计时芯片按照单位计时周期计数寄存器中存储的单位计时周期对应的计数值对计时芯片内部的RC振荡器提供的第二时钟信号的频率值进行计数,从而实现对计时芯片内部的RC振荡器提供的第二时钟信号进行计时。
6.根据权利要求5所述的计时校准方法,其特征在于,所述第一计数器以外部晶振提供的第一时钟信号作为第一计数时钟源进行计数,具体包括:所述第一计数器每检测到第一计数时钟源的一个时钟周期则第一计数值加一。
7.根据权利要求6所述的计时校准方法,其特征在于,所述第二计数器以计时芯片内部的RC振荡器提供的第二时钟信号作为第二计数时钟源进行计数,具体包括:所述第二计数器每检测到第二计数时钟源的一个时钟周期则第二计数值加一。
8.一种芯片计时系统,其特征在于,所述芯片计时系统包括:
外部晶振,用于向第一计数器提供第一时钟信号作为第一计数时钟源;
第一计数器,用于接收外部晶振提供的第一计数时钟源进行计数,以获取第一计数值;
计时芯片,内部设有RC振荡器、第二计数器、单位计时周期计数寄存器和计时校准控制装置;其中,
所述RC振荡器,用于向第二计数器提供第二时钟信号作为第二计数时钟源;
所述第二计数器,用于接收RC振荡器提供的第二计数时钟源进行计数,以获取第二计数值,经过校准后的第二计数值作为单位计时周期对应的计数值传输至所述单位计时周期计数寄存器中存储;
所述单位计时周期计数寄存器,用于存储单位计时周期对应的计数值,以使得计时芯片按照单位计时周期计数寄存器中存储的单位计时周期对应的计数值对所述RC振荡器提供的第二时钟信号进行计时;
所述计时校准控制装置,用于输出计时校准控制信号,基于计时校准控制信号唤醒外部晶振开启工作,并控制第一计数器和第二计数器同步启动计数工作,在第一计数器获取的第一计数值等于预设校准时间对应的计数周期时,控制外部晶振停止工作并控制第一计数器和第二计数器同步停止计数工作,将第二计数器获取的第二计数值作为经过校准后的第二计数值传输至所述单位计时周期计数寄存器中作为单位计时周期对应的计数值存储。
9.根据权利要求8所述的芯片计时系统,其特征在于,所述计时校准控制装置,还用于每间隔第一时间,输出计时校准控制信号,以使得所述单位计时周期计数寄存器中存储的单位计时周期对应的计数值每隔第一时间更新一次。
10.一种芯片,其特征在于,所述芯片包含如权利要求8至9任一项所述的芯片计时系统,所述芯片计时系统执行如权利要求1至7任一项所述的计时校准方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310437079.3A CN116540517A (zh) | 2023-04-23 | 2023-04-23 | 一种计时校准方法、芯片计时系统及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310437079.3A CN116540517A (zh) | 2023-04-23 | 2023-04-23 | 一种计时校准方法、芯片计时系统及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116540517A true CN116540517A (zh) | 2023-08-04 |
Family
ID=87448062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310437079.3A Pending CN116540517A (zh) | 2023-04-23 | 2023-04-23 | 一种计时校准方法、芯片计时系统及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116540517A (zh) |
-
2023
- 2023-04-23 CN CN202310437079.3A patent/CN116540517A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109067394B (zh) | 片上时钟校准装置及校准方法 | |
CN107256065B (zh) | 一种实时时钟的处理系统及方法 | |
EP1585223B1 (en) | Method and circuit for determining a slow clock calibration factor | |
CN101072029B (zh) | 一种单芯片上多种精确时钟产生电路及其实现方法 | |
US9432034B2 (en) | Low-power oscillator | |
CN101197367B (zh) | 半导体集成电路装置和包括该装置的内部功率控制系统 | |
US10153773B2 (en) | Low-power oscillator | |
CN107765760B (zh) | 仪表睡眠模式下rtc模块时钟源动态校准方法及其系统 | |
CN106569544A (zh) | 实时时钟芯片及其时钟校准方法、装置 | |
CN103389644A (zh) | 一种定时系统及定时方法 | |
CN106227293A (zh) | 一种系统时钟 | |
CN104133520A (zh) | 一种嵌入式处理器片内振荡器的高精度校准方法 | |
CN113346881A (zh) | 数字时钟校准方法、无线遥控器及存储介质 | |
JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
US9389636B2 (en) | Clock generating device, electronic apparatus, moving object, clock generating method | |
AU718828B2 (en) | High resolution clock reconstruction for use in a mobile telecommunication device | |
CN116540517A (zh) | 一种计时校准方法、芯片计时系统及芯片 | |
JP2002305443A (ja) | タイマー回路 | |
EP1612942A1 (en) | A fractional divider system and method | |
US11895588B2 (en) | Timing precision maintenance with reduced power during system sleep | |
JP2011197910A (ja) | クロック制御回路およびマイクロコンピュータ | |
CN111865306B (zh) | 一种实时时钟时基分频器及实时时钟调校方法 | |
CN116545385A (zh) | 晶体振荡电路及其起振方法 | |
US20110029795A1 (en) | Device for powering an electronic circuit, in particular a digital circuit, and associated method | |
JP5119002B2 (ja) | 時計回路および電子時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |