CN1431679A - 注氧隔离技术制备全介质隔离的硅量子线的方法 - Google Patents
注氧隔离技术制备全介质隔离的硅量子线的方法 Download PDFInfo
- Publication number
- CN1431679A CN1431679A CN 03115427 CN03115427A CN1431679A CN 1431679 A CN1431679 A CN 1431679A CN 03115427 CN03115427 CN 03115427 CN 03115427 A CN03115427 A CN 03115427A CN 1431679 A CN1431679 A CN 1431679A
- Authority
- CN
- China
- Prior art keywords
- silicon
- quantum wire
- silicon quantum
- annealing
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种注氧隔离(SIMOX)技术制备全介质隔离的硅量子线的方法。本发明的特征是将SOI衬底材料的制备工艺与其后形成硅量子线的牺牲热氧化工艺结合在一起;在制备SOI衬底材料的过程中完成硅量子线的制备,具体包括三个步骤:(a)确定量子线区域并在其四周光刻出沟槽;(b)离子注入;(c)高温退火。本发明在减少工艺步骤、降低成本的同时提高了硅量子线的质量。所制备的硅量子线适合于制造单电子晶体管(SET)等固体纳米器件。
Description
技术领域
本发明公开了一种制备全介质隔离的硅量子线(SQWs:silicon quantumwires)的方法,所制备的硅量子线特别适合于单电子晶体管(SET:singleelectron device)、单电子存储器(SEM:single electron memory)等固体纳米器件的制造。本发明属于微电子技术领域。
背景技术
根据国际半导体技术发展指南(ITRS,2001年)的预测,金属-氧化物-半导体场效应晶体管(MOSFET)的栅长在2016年将达到9nm左右。在这么小的尺寸范围内,量子效应必将起到重要的作用。利用各种量子效应的量子器件将变得非常重要。从长远的角度来看,人们渴望制造出性能优良的量子器件,并能和目前高度发展的硅MOSFET技术集成在一起。但是,要制造出性能优良的量子器件并不容易,最主要的原因是规则可控的硅量子线很难制备,尤其在纳米尺度范围内。
目前制备硅量子线的方法有很多,主要有:SiC热分解法(一种纳米硅材料的制备方法,许宁生,吴志盛,邓少芝,CN00117242.5);KOH各向异性腐蚀法(Fabrication of silicon quantum wires by anisotropic wet chemical etchingand thermal oxidation,J.L.Liu,Y.Shi,F.Wang,et al.,Joumal of Vacuum Science &Technology B 13(5)(1995)2137-2138);电子束光刻法(A silicon-on-insulatorquantum wire,J.P Colinge,X.Baie,V Bayot,et al.,Solid-State Electronics 39(1)(1996)49-51)等等。第一种方法不能制备出规则排列的硅量子线,无法大规模地应用于固体纳米器件;第二种方法很难制备出小尺寸的量子线,而且由于湿法腐蚀而引起的碱金属离子(如K离子等)玷污是半导体制造工艺中所不希望的。虽然电子束光刻的方法是最有希望的方法之一,但是电子束曝光是非常费时的。即使电子束光刻可以直接获得100nm左右的硅量子线,也并不能完全满足量子器件在室温下工作的要求,还需要经多次牺牲热氧化工艺来进一步缩小硅量子线的尺寸。
绝缘体上的硅(SOI)材料最适合于制造量子器件,因为它提供了器件的纵向绝缘隔离,利于实现硅量子线的全介质隔离(Single-electron andquantum SOI devices,Y.Ono,K.Yamazaki,M.Nagase,et al.,MicroelectronicEngineering 59(2001)435-442)。注氧隔离(SIMOX)技术制备的SOI材料是制造量子器件的首选材料,因为SIMOX-SOI材料的顶层硅非常均匀平整,顶层硅和掩埋氧化层的界面特性也比较好。
目前,绝大多数的单电子器件正是采用SIMOX-SOI材料制造的。首先将200nm左右的顶层硅进行多次牺牲热氧化,减薄到20~50nm;接着采用电子束光刻,获得100nm左右的量子线;为了达到量子器件在室温下工作的要求,还必需再进行牺牲热氧化以进一步减小量子线的尺寸。可以看出,这种最先进和最常用地制造单电子器件的方法还是比较复杂的,需要价格昂贵的电子束曝光设备,需要经过多次仔细地牺牲氧化过程。在大量的氧化过程中还会引入较多的氧化缺陷,从而影响器件的性能。这种方法一个不足之处是硅量子线的制备和SOI衬底材料的制备是相互分离的。
发明内容
为了克服现有技术中硅量子线的制备和SOI衬底材料的制备相分离的缺点,本发明的目的是提供一种制备全介质隔离硅量子线的方法,将SOI衬底材料的制备工艺和其后的硅量子线的制备工艺结合在一起,以减少工艺步骤,降低成本。
本发明最重要的特征就是将SOI衬底材料的制备工艺与其后的硅量子线制备工艺有机地结合在一起,充分利用制备SOI材料所必需的高温退火的工艺步骤,在形成掩埋绝缘层的退火过程中形成硅量子线。这样,大大地提高了制备工艺的灵活性,减少了很多牺牲热氧化的工艺步骤,降低了工艺成本。注氧隔离技术包括离子注入和高温退火两个重要的步骤。为了提高SOI材料的质量,在高温退火的气氛中一般要加入适量的氧气(M.Chen,X.Wang,J.Chen,et al.,Does-energy match for the formation of high-integrity buried oxidelayers in low-dose separation-by-implantation-of-oxygen materials,AppliedPhysics Letters 80(3)(2002)880-882)。加入氧气的目的一方面是避免高温下顶层硅被氮气腐蚀成小坑;另一方面是使外界的氧气通过顶层硅扩散到掩埋氧化层的位置进行内部热氧化(ITOX)。内部热氧化工艺可以使SOI材料的界面更加陡峭、平整,能够大大提高SOI材料的电学性能。退火气氛中氧气的体积含量可以从0.5%到80%不等。在常规电子束光刻制备硅量子线的方法中所牵涉到的多次热氧化减薄工艺完全可以在制备SOI材料的退火过程中同时完成。
具体而言,本发明的方法包括以下三个步骤:
(a)确定量子线区域并在其四周光刻出沟槽;
(b)离子注入;
(c)高温退火。
本发明的步骤(a)是将在SOI衬底上制备硅量子线的常规方法中的电子束曝光和刻蚀工艺提前,在原始硅片上刻蚀出需要形成硅量子线的区域。这些区域的四周刻有沟槽,沟槽的深度要大于步骤(b)中离子注入的平均射程。这样,在高温退火的过程中外界的氧气可以扩散到硅片中进行内部热氧化以增加埋氧的厚度,改善顶层硅及顶层硅和埋氧界面的质量。步骤(a)中所刻蚀出的沟槽的宽度为0.2~2μm,深度为0.1~2μm;两个沟槽之间的区域将形成硅量子线,其宽度为0.1~1μm,长度为1~1000μm。步骤(a)中的半导体衬底包括硅、锗、硅锗合金或GaAs中一种。
步骤(b)中的离子注入是形成SOI材料的关键,注入离子的能量和剂量决定了顶层硅和埋氧的厚度。因此,可以通过调节注入离子的能量和剂量以制备不同厚度要求的顶层硅。采用超低能量离子注入可以获得30~50nm厚的顶层硅,这样就不再需要顶层硅氧化减薄的工艺步骤。采用低剂量的离子注入可以获得缺陷密度非常低的SOI材料。步骤(b)可以充分显示SIMOX技术的优越性。离子注入的能量可以在30keV~300keV之间变化;注入的剂量为1×1017~2.5×1018cm-2。注入时,衬底的温度为400~700℃。注入的离子可以是O+、O2 +7、HO+、H2O+、N+、N2 +中的一种或它们的混合离子。含氮的离子可以形成氮化硅绝缘埋层,同时也可以制备氮氧化硅的绝缘埋层。
由于退火气氛中含有一定量的氧气,步骤(c)的高温退火可以同时实现两个目的:埋氧的形成;硅量子线的牺牲氧化。退火气氛一般为氮气或氩气与氧气的混合气体,其中氧气的含量可以在0.5%~80%之间自由调节。退火的温度为1200~1375℃,退火时间为1~24小时。退火过程中,由于四周沟槽的存在,与常规SOI退火的情况相比,氧气可以通过更大的面积扩散到硅衬底之中,以便更有效地起到内部氧化的作用。扩散进去的氧从顶层硅下面向上氧化,一方面提高了顶层硅及其界面的质量;另一方面可以更有效地减薄顶层硅的厚度。其实在步骤(c)的退火过程中,氧化过程是从量子线区域的沟槽侧壁和上下表面同时氧化的,效率更高;这样就可以将更多的顶层硅氧化掉,使最终包裹在SiO2介质之中的硅量子线的尺寸更小。从这里可以看出,步骤(a)中不必采用电子束曝光,采用光学曝光即可获得尺寸较小的硅量子线。
从上面的三个简单的步骤中不难看出,本发明的方法是非常简单的,大大减少了工艺步骤。并且,可以不用昂贵费时的电子束曝光,采用光学曝光就可以实现硅量子线的制备。本发明最重要的特征就是在制备SOI衬底材料的工艺中完成硅量子线的制备,在减少工艺步骤、降低成本的同时提高了硅量子线的质量。
另外,本发明可以制备高密度的硅量子线阵列。本发明所制备的硅量子线在硅基光电子集成器件和电路中也有重要的应用。
附图说明
图1为完成沟槽刻蚀后的硅衬底剖面示意图。
图2为完成离子注入后硅衬底剖面示意图。
图3为高温退火形成硅量子线的剖面示意图。
图中,1为硅衬底;2为沟槽;3为注入的氧离子;4为高温退火过程中所形成的SiO2;5为硅量子线。
具体实施方式
下面的具体实施例有助于理解本发明的特征和优点,但本发明的实施并不仅局限于此实施例。
实施例1
在4英寸p型(100)硅片上光刻出将要形成硅量子线的区域,长10μm,宽200nm;沟槽深450nm,宽800nm。注入氧离子的能量为100keV,剂量为3.5×1017cm-2;注入时,硅片的衬底温度为680℃。退火在氩气加氧气的混合气氛中进行,氧气的体积含量为10%,退火温度为1300℃。退火时间为6小时。最后所形成的硅量子线的宽度为30nm左右。
实施例2
注入的离子为N+,形成氮氧化硅绝缘埋层,其它条件同实施例1。
实施例3
衬底材料为锗硅合金,其他条件同实施例1,最终形成锗硅量子线。
Claims (5)
1.一种制备全介质隔离硅量子线的方法,其特征在于SOI衬底材料的制备工艺与硅量子线制备工艺结合在一起,利用SOI必需的高温退火过程,在形成掩埋绝缘层的退火过程形成硅量子线;具体工艺步骤是:
(a)确定量子线区域并在其四周光刻出沟槽,沟槽的宽度为0.2~2μm,深度为0.1~2μm;沟槽包围的区域为将要形成硅量子线的区域,其宽度为0.1~1μm,长度为1~1000μm;
(b)注入离子的能量为30~300keV,剂量为1×1017~2.5×1018cm-2;离子注入时,衬底温度为400~700℃;
(c)离子注入后进行高温退火,退火温度为1200~1375℃;退火的气氛为氩气或氮气,其中含有0.5%~80%氧气;退火的时间为1~24个小时。
2.按权利要求1所述的制备全介质隔离硅量子线的方法,其特征在于半导体衬底包括硅、锗、硅锗合金或GaAs中一种。
3.按权利要求1所述的制备全介质隔离硅量子线的方法,其特征在于沟槽可以采用光学曝光或电子束曝光,反应离子刻蚀的方法获得。
4.按权利要求1所述的制备全介质隔离硅量子线的方法,其特征在于注入的离子为O+、O2 +、HO+、H2O+、N+、N2 +中的一种或它们的混合离子,以形成氧化硅、氮化硅或氮氧化硅绝缘埋层。
5.按权利要求1所述的制备全介质隔离硅量子线的方法,其特征在于高温退火时外界的O2扩散到硅衬底中,并在沟槽的侧壁和顶层硅的上下表面进行氧化,有效地牺牲氧化了硅量子线;同时顶层硅及其界面的质量得到了提高,从而提高了硅量子线的质量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03115427 CN1199249C (zh) | 2003-02-14 | 2003-02-14 | 注氧隔离技术制备全介质隔离的硅量子线的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03115427 CN1199249C (zh) | 2003-02-14 | 2003-02-14 | 注氧隔离技术制备全介质隔离的硅量子线的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1431679A true CN1431679A (zh) | 2003-07-23 |
CN1199249C CN1199249C (zh) | 2005-04-27 |
Family
ID=4790645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03115427 Expired - Fee Related CN1199249C (zh) | 2003-02-14 | 2003-02-14 | 注氧隔离技术制备全介质隔离的硅量子线的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1199249C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008065223A1 (es) * | 2006-11-27 | 2008-06-05 | Universitat Autonoma De Barcelona | Método de fabricación de una estructura de nanohilos |
CN101276836B (zh) * | 2007-03-28 | 2010-06-09 | 中国科学院微电子研究所 | 一种基于soi量子线的单电子晶体管及其制作方法 |
CN101359684B (zh) * | 2007-08-01 | 2010-06-23 | 中国科学院半导体研究所 | 围栅控制结构的硅基单电子晶体管及其制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101246817B (zh) * | 2008-02-29 | 2010-06-02 | 南京大学 | 一种制备绝缘层上硅量子线的方法 |
-
2003
- 2003-02-14 CN CN 03115427 patent/CN1199249C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008065223A1 (es) * | 2006-11-27 | 2008-06-05 | Universitat Autonoma De Barcelona | Método de fabricación de una estructura de nanohilos |
CN101276836B (zh) * | 2007-03-28 | 2010-06-09 | 中国科学院微电子研究所 | 一种基于soi量子线的单电子晶体管及其制作方法 |
CN101359684B (zh) * | 2007-08-01 | 2010-06-23 | 中国科学院半导体研究所 | 围栅控制结构的硅基单电子晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1199249C (zh) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6231506B2 (zh) | ||
GB2156149A (en) | Dielectrically-isolated integrated circuit manufacture | |
EP0293641A1 (de) | Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors | |
US5168343A (en) | Semiconductor integrated circuit device having improved trench isolation | |
DE102019118346A1 (de) | Source-/drain-merkmal zum kontaktieren von schnittstellen | |
CN85103535A (zh) | 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 | |
CN1199249C (zh) | 注氧隔离技术制备全介质隔离的硅量子线的方法 | |
KR100861739B1 (ko) | 수정된 실리콘으로의 저-도스량 산소 주입에 의한 얇은매립 산화물 | |
DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
US5811343A (en) | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric | |
CN1265433C (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
CN100587928C (zh) | 一种son型金属氧化物半导体场效应管器件的制备方法 | |
CN1404113A (zh) | 一种氮化氧化膜的制备方法 | |
JPH0951097A (ja) | 電界効果トランジスタおよびその製造方法 | |
DE102004057764A1 (de) | Technik zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind | |
JPH0368133A (ja) | 固相拡散方法 | |
JPS59189677A (ja) | 半導体装置の製造方法 | |
JP3328600B2 (ja) | バイポーラ及びbicmosデバイスの作製プロセス | |
CN1160797C (zh) | 点接触平面栅型单电子晶体管及其制备方法(二) | |
JPS62190847A (ja) | 半導体装置の製造方法 | |
CN1655321A (zh) | 基于硅锗/硅结构注氧隔离制备绝缘体上硅锗材料的方法 | |
JPS6347335B2 (zh) | ||
KR100611389B1 (ko) | 게이트산화막의 형성방법 | |
KR100261168B1 (ko) | 반도체 소자의 제조방법 | |
CN1170318C (zh) | 对电荷超敏感的库仑计及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050427 Termination date: 20120214 |