CN1425197A - 个体化硬件 - Google Patents

个体化硬件 Download PDF

Info

Publication number
CN1425197A
CN1425197A CN00818531A CN00818531A CN1425197A CN 1425197 A CN1425197 A CN 1425197A CN 00818531 A CN00818531 A CN 00818531A CN 00818531 A CN00818531 A CN 00818531A CN 1425197 A CN1425197 A CN 1425197A
Authority
CN
China
Prior art keywords
circuit
layer
electrical characteristics
ecdp
psh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818531A
Other languages
English (en)
Other versions
CN100375097C (zh
Inventor
埃夫拉伊姆·曼格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synamedia Ltd
Original Assignee
NDS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NDS Ltd filed Critical NDS Ltd
Publication of CN1425197A publication Critical patent/CN1425197A/zh
Application granted granted Critical
Publication of CN100375097C publication Critical patent/CN100375097C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于使一个或多个电路个体化的系统，该电路具有多个具有电特性的层。该层由一个电特性确定过程(ECDP)产生。该用于个体化的系统包括：一个晶片台，用于接收一个晶片以产生多个电路。该系统被配置为在层的产生期间应用一个个体化过程。该个体化过程包括：在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和在该层中使用第二ECDP以修改所选择的电路的一个或多个电特性，以便在所选择的电路中加入一个单独化的数字号码，从而得到一个或多个指定电路的希望的个体化。还提供了相关的装置和方法。

Description

个体化硬件
技术领域
本发明涉及集成电路(IC)的设计和制造，具体涉及用于使IC个体化(personalizing)的装置和方法。
背景技术
在半导体产业中，需要能够为了诸如以下一些目的而在单个芯片之间进行分化：制造控制；芯片历史的跟踪；在各种应用中的标识和序列号。
用于大规模生产的半导体制造过程一般基于一些用于生产大量“相同”芯片的方法，因此，为了在不损害生产能力的条件下有效和高效地对芯片进行分化，成本和质量是一个主要问题。
根据分化的目的和可用技术的能力，现有技术中已经提出了各种解决方案。
对于制造控制和芯片历史跟踪，已经提出了可视标识解决方案。其例子包括以下内容：
Steffan等人的美国专利6,063,685描述了一种通过利用激光直写在芯片上刻字的可视标识方法；
Shils等人的美国专利4,510,673描述了可视的人机可读的激光刻制标识；和
Lee的美国专利5,350,715描述了一种用于“晶片上芯片”位置数据的可视点阵。
已经提出了各种软件解决方案来在微处理器和其它芯片中实现ID或序列号。这可能包括在各种类型的非易失存储器(NVM)中编程和存储号码，并且一般经一总线由处理器通过存储器读取来使用该号码。
Orso等人的美国专利6,018,686描述了一种把制造信息存储在非易失存储器中的IC。
Allen等人的美国专利5,732,207描述了一种微处理器，其芯片上的EPROM保持制造和配置信息。
Lee等人的美国专利5,774,544描述了用于存储在非易失RAM芯片中的CPU芯片的加密序列号的装置和方法，RAM芯片和CPU芯片都位于单个封装内。
Lee等人的美国专利5,790,663描述了一种用于访问加密序列号的软件装置和方法。
Dreyer等人的美国专利5,794,066描述了一种用于识别存储在恒定ROM或常规寄存器中的产地、类型、步进速度、和其它参数等微处理器数据的装置和方法。
已经提出了包括熔断器(fuse)或抗熔断器(anti-fuse)在内的各种硬件解决方案。其中一些是利用高电压或电流编程，另一些是利用外部装置(例如激光切割或焊接)编程。以下是现有技术的一些例子：
Au等人的美国专利5,672,994描述了一种改进的抗熔断器MOSFET，其公开内容包含在此作为参考；
Boudou等人的美国专利4,916,809描述了一种用于可编程激光焊接抗熔断器的方法；
Rhodes等人的美国专利4,937,475描述了一种可编程电路，其中导体链路由激光断开或连接；和
Shiell等人的美国专利6,065,113描述了一种方法，包括一个利用OTP寄存器在微处理器中实现的标识符，或一个存储在EPROM中或在一个全电子束光刻过程中由电子束写入的标识符，其中该OTP寄存器包括可激光断开的熔断器、由电流编程的熔断器或抗熔断器。
在某些情况下，在本领域中知道把光学平行光刻(optical parallellithography)与电子束光刻结合。现有技术的例子包括：
Sugiharsa等人的美国专利5,994,030描述了一种光刻系统，把光学光刻与电子束曝光结合以改善分辨率和生产能力；
转让给Hitachi的日本公开No.4-155812描述了一种通过一相移掩模把光学光刻与电子束结合的方法；和
转让给NEC的日本公开No.1-293616描述了一种制造IC的方法，其使用普通光学曝光然后使用电子束写入对于每个IC特定的图形。
下面的专利和出版物是其它现有技术的例子：
美国专利：5,357,077；5,350,715；4,510,673；5,109,149；5,937,270；5,808,268；481,102；5,721,150；5,727,231；5,903,490；5,903,490；5,679,967；5,619,062；5,545,904；5,111,273；4,937,475；4,931,671；4,875,971；5,607,801；4,720,470；4,720,470；5,093,550；5,410,124；和5,733,711。
其它现有技术的例子可以在以下出版物中找到：
Isao等人的1987年日本专利JP62194565A2，一种具有在其中写入安全信息的EPROM的微处理器。
IBM技术公开报告(TDB)文章(1987年8月，pp.1284-1285)，描述了一种用于保护磁盘上包含的数据的安全系统。
Yoshida和Tanakawa的来自Oki技术回顾129的文章(1988年1月)，一种用于具有安全EEPROM区的IC卡的单芯片微计算机。
以下的美国临时专利申请的公开被包含在此作为参考，其中描述了本发明的一些方面，并且其发明人与本发明相同：
2000年1月20日提交的美国专利申请60/177,087；
2000年3月16日提交的美国专利中请60/189,756；和
2000年3月22日提交的美国专利申请60/191,208。
所有以上提到的和在本说明书中出现的参考文献的公开都被包含在此作为参考。
发明内容
上述现有技术解决方案在几个方面有显著缺陷。
在需要电气功能的系统中，例如当从芯片读出不同的标识细节或其内容影响某些算法的结果时，可视标识解决方案是不合适的。
EPROM，EEPROM，FLASH和其它类似NVM解决方案都需要高成本的额外处理，以用于芯片上的高电压电路、沟道氧化物、浮置多栅等等，通常增加4或5个附加的掩模层。而且，NVM需要大范围的额外硅面积。
软件解决方案会受到非侵入性和非破坏性装置的攻击以把内容读出或对其重编程。而且，由于性能和质量的原因，NVM难以与单纯的逻辑过程集成，并因此倾向于使加工技术倒退一或二代。NVRAM需要附加的连续电源，电池等等。
某些熔断器或抗熔断器利用高电压或电流编程，某些则利用外部装置(例如激光切割或焊接)编程。高电压电路、特殊层、芯片上的电荷泵和/或额外焊盘又要求专门设计、附加的加工步骤和与熔断、泄漏电流和钝化窗口开口有关的质量问题。随着时间经常发生与电迁移和断开熔断器的重新连接有关的可靠性问题。类似地，在采用激光切割或焊接时，经常有质量问题，并且经常需要特殊布局和/或窗口开口。某些解决方案会出现不一致结果，这是由熔断器或抗熔断器周围和顶部的介电层变化引起的。
在激光切割或焊接的情况下，同样，激光束需要一个可视路径。熔断器一般很容易目视检测到，因此，会被非侵入性和非破坏性装置攻击，即，被调查和逆向工程(reverse-engineered)。
在NVM和熔断器/抗熔断器解决方案中，设计和实施的自由性受到设计、加工和硅面积约束的限制。
因此，在上述任何一种技术中实现例如任何适当尺寸的芯片特定的真实安全硬件是不可能或非常困难的。
在优选实施例中，本发明试图提供一种装置和方法，以便以一种高度灵活、安全、廉价、可靠和可制造的方式实现这些特征，减少现有技术的上述问题。
在本发明的优选实施例中，通过在光刻胶上把光学平行光刻与另一种特定光刻技术结合，实现了定义用作一个数字号码(可以用作例如序列号和ID号码，密钥)的芯片特定电路并同时保持高生产能力、低成本、灵活性、安全性和质量。
现有技术中描述的一些方法把光学光刻与电子束光刻结合。这些专利试图通过把光学平行光刻与电子束直写结合来对付使用电子束光刻所造成的生产能力限制，该限制是在需要高分辨率芯片上器件直写的应用中认识到的。但是，本领域技术人员应该理解，在一些应用中非常需要有一种能够实现进一步改进的生产能力的方法。本发明试图在一个优选实施例中提供进一步改善的生产能力和加工优点以及改善的安全性，该优选实施例包括光学平行光刻与另一种类型的光刻(例如电子束光刻或激光直写光刻)的改进的结合。用于确定一个电路的一个层的电特性的任何过程(例如光学平行光刻，或上述任何类型的光刻)在此也称为电特性确定过程(ECDP)。
在本发明的范围内，术语PSH链路应该被理解为一个任何形状的几何元件，最好在一个预先定义的位置，在光刻胶光刻曝光中被曝光或不被曝光，然后通过后续处理把所得的图像转印到一个物理层。
本发明提供的装置和方法，典型地(但不是必须地)在光刻过程中，在芯片的大规模生产期间实现用于芯片的单独化的个体化的个体化安全硬件(PSH)。PSH的集成通过在光刻胶中对任何希望数量的链路(此后称为PSH链路)曝光来完成，PSH链路例如可以包括多边形。通常根据个体化算法把PSH链路设置在单独化组合中。最好，但不是必须的，单独化组合对于每个芯片是唯一的。
当在光刻过程中使用光刻胶定义PSH链路后，在半导体晶片上建立的一个或多个层中形成PSH链路。
根据本发明的第一方面，PSH链路(如上所述形成)表征(outline)由一个应用使用的数字号码，例如一个用于标识、验证、加密或解密目的的专用或公用密钥。
仅为了解释的方便，本说明书经常提到数字密钥。本领域技术人员应该理解，本发明同样可应用于作为一个应用的一部分或输入到一个应用的任何数字号码。
因此，本发明的这个方面提供一种使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，以便在其中加入一个单独化的数字号码，从而使多个电路中的至少一个电路个体化。
还提供了一种使一个电路个体化的系统，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的系统包括：
一个晶片台，用于接收一个晶片以产生多个电路，每个电路具有至少一个层，其中
该系统被进一步配置为在该至少一个层的产生期间应用一个个体化过程，该个体化过程包括：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，以便在其中加入一个单独的数字号码，从而使多个电路中的至少一个电路个体化。
本发明进一步提供：在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，该表面层和至少一个次表面层分别具有至少一个影响电子电路操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括改变该至少一个电特性以便在其中加入一个单独化的数字号码，该数字号码与由该方法产生的至少一个另外的多层电子电路的对应数字号码不同；和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
本发明进一步提供一种指定种类的系统。
本发明进一步提供：在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
1.执行平行光刻以在多个芯片的每一个芯片上产生一个电路的相同图像；
2.选择多个芯片中的一个芯片；和
3.修改所选择的一个芯片上的图像以便在其中加入一个单独化的数字号码。
本发明进一步提供一种指定种类的系统。
根据本发明的另一个方面，PSH链路的曝光是通过使用PSH光掩模完成的。根据本发明这个方面的优选实施例，在一个利用公用于所有芯片的普通光掩模的平行光刻步进曝光以外，还使用所述光掩模(在相同扫描器系统中)。这种PSH光掩模专用于在光刻胶中曝光一个单独化的图形，以不同方式实现一个与直写所实现的类似结果，在此情况下是通过遮掩全光学光束并只允许一个点束通过，给光刻胶表面带来一个适当形状和尺寸的点，这在下面将进一步描述。根据本发明这个方面的另一个优选实施例，PSH光掩模与普通光掩模结合，使得在普通曝光场之外，存在一个形状或多个形状以允许在一个第二两次曝光中的点束曝光。光栅(reticle)(掩模)被偏移以引导光束通过这个形状而不是普通场，同时仅使点束通过。这个方法消除了交换光栅的需要，因此改进了生产能力。
本领域技术人员应该理解，附加的PSH光掩模可以在普通平行光刻步进曝光之前或之后应用于一个或多个层。在此情况下，将根据特定芯片的个体化所需的单独化图形对这些链路进行选择性曝光。根据这个方面，PSH链路表征任何希望的电气功能。因此，例如，根据这个方面的一个优选实施例，指定的PSH链路表征一个由一个应用使用的数字密钥。根据这个方面的另一个优选实施例，指定的PSH链路表征为一个特定电气性能指定的任何数字功能或一个模拟电路。
相应地，根据本发明的这个方面，提供一种用于使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，该多个电路中的至少一个电路的至少一个电特性的修改包括通过至少一个个体化安全硬件(PSH)光掩模进行曝光来修改，从而使多个电路中的至少一个电路个体化。
本发明进一步提供一种指定种类的系统。本发明进一步提供：在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，表面层和至少一个次表面层分别具有至少一个影响电子电路的操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括通过至少一个个体化安全硬件(PSH)光掩模对该一个次表面层的至少一部分进行曝光来改变，从而改变该至少一个电特性，使其与由该方法产生的至少一个另外的多层电子电路的对应电特性不同；和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
本发明进一步提供一种指定种类的系统。
本发明进一步提供：在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
1.执行平行光刻以在多个芯片的每一个芯片上产生一个电路的相同图像；
2.选择多个芯片中的一个芯片；和
3.修改所选择的一个芯片上的图像；该修改包括通过至少一个光掩模进行曝光来修改。本发明进一步提供一种指定种类的系统。
在本发明的一个优选实施例中，PSH技术适合于在大规模生产中以高生产能力制造单独化的芯片。由于IC的基础电路设计最好不随芯片而改变，芯片元件的主要部分最好是通过使用具有高生产能力的常规制造步骤的平行光学光刻来加工，因此，这部分加工过程对于所有芯片是相同的。优选地，在形成用于芯片个体化的PSH链路时仅改变芯片上元件的相对一小部分。因此，这种PSH链路的附加形成最好不显著降低生产能力。考虑到根据本发明的个体化技术需要最好仅一小部分元件随芯片而不同，根据本发明的第三方面已经发现，可以使用一种即时选通(strobe on-the-fly)技术来便利于大规模生产，同时不实质性降低生产能力。
因此，本发明提供一种用于使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，该第二ECDP包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该晶片，并在所述扫描期间应用即时选通以便完成所述修改，从而使多个电路中的该至少一个电路个体化。
另选地，应该理解，可以使用一种采用PSH掩模而不是直写的类似方法。
本发明进一步提供一种指定种类的系统。本发明进一步提供：在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，表面层和至少一个次表面层分别具有至少一个影响电子电路的操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该层，并在所述扫描期间应用即时选通以便完成所述改变，和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
本发明进一步提供一种指定种类的系统。
本发明进一步提供：在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
1.执行平行光刻以在多个芯片中的每个芯片上产生一个电路的相同图像；
2.选择多个芯片中的一个芯片；和
3.修改所选择的一个芯片上的图像；该修改包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该晶片，并在所述扫描期间应用即时选通以便完成所述修改。
本发明进一步提供一种指定种类的系统。
本发明进一步提供一种由上述任何一种方法产生的电路。
下面是各种优选实施例的简单描述，它们可以应用于本发明的指定的各个方面中的每一个方面。
因此，根据本发明的优选实施例，PSH链路的形成是通过在制造过程期间使用直写束(例如激光、电子束、X射线或其它束源)完成的。在淀积了光刻胶之后的一个常规光刻过程期间，有几种可能的方式来应用形成PSH链路的附加步骤：
更具体地说：
A.在通过一个普通光掩模利用照射对光刻胶进行普通曝光的步骤之前，在对应于预先定义的PSH链路的位置把直写束施加到一个或多个层的光刻胶(PR)上。
B.当和普通步进照射曝光同时地把直写站安装到光刻步进器中时，把直写束施加到一个或多个层的PR上。
C.在普通步进照射曝光之后，但是在PR显影步骤之前，把直写束施加到一个或多个层的PR上。
D.在用于普通曝光的显影步骤之后，但是在蚀刻/注入/扩散步骤之前，例如在一个独立的激光、电子束或其它照射源站中把直写束施加到一个或多个层的PR上。
当使用正性光刻胶时，被照射曝光的链路位置将在以下步骤中被蚀刻、注入、扩散等等，而未曝光的链路位置将保持不变。负性光刻胶也是可以应用的，需加以必要的变更。本领域技术人员可以理解，例如通过过度曝光把正性PR反转为负性PR诸如此类的效果。
本领域技术人员可以理解，通过使用PSH技术，实际上由光刻(利用光刻胶)定义的任何层或层的组合都可以被个体化，例如金属层和多层，触点，通路，注入，有源/无源区，等等。PSH技术可以为很多不同类型的集成电路进行定制。
根据本发明的一个优选实施例，利用PSH技术加入一个特定芯片的密钥可以通过一个利用一个或多个特定制造参数的算法来计算，这些参数例如是批量号码、晶片号码和单独定义每个芯片的芯片x-y坐标(籽数)。不同芯片层的算法可以不同以提高安全性。
根据另一个优选实施例，使用一个基于随机数籽数生成的算法来产生单独化(并且可能是唯一的)密钥，该密钥随后被留用，这将在下面详细说明。例如，该随机数可以由PSH站的计算机控制器产生。
根据一个优选实施例，不同层的算法可以不同以提高安全性。
根据一个优选实施例，个体化算法由客户提供，并且对晶片制造商(fab)保密，或者根据另一个优选实施例，fab自己可以定义该算法。优选地，尽管不是必须的，个体化算法以一种安全加密格式保持在PSH站控制器中。
本领域技术人员应该理解，本发明不受规定的个体化算法和提供或存储该算法的方式的限制。
在某些优选实施例中，密钥被加入IC中，但是不能以显式形式访问；这通常是出于安全目的。因此，例如，如果加入芯片中的密钥值是X，任何访问和外部读取该密钥的尝试都被设计所防止。因此，任何外部读取该密钥值的尝试将产生例如2X，而不是X。
通常，通过使用PSH技术可以使任何适当的半导体器件(芯片)，块，电路，存储器或逻辑单元个体化。PSH链路可以在一个或多个层中实现，并且在一个优选实施例中，可以例如被随后的介电和/或金属层所覆盖，因此使得PSH链路被隐藏，并且最好防止非侵入性视觉(光学)检查以及非破坏性微探测和在扫描电子显微镜(SEM)和聚焦离子束(FIB)、电子束、电压对比分析等等中的更复杂的分析。利用平面化技术，例如化学机械抛光(CMP)，可以进一步使逆向工程分析复杂化。
应该理解，在上述本发明的各个方面中，电路或电子电路最好实现至少以下一种：冗余设计；调试(debug)设计；和芯片设计。
附图说明
为了更好理解，将参考附图仅以举例方式对本发明进行说明，在附图中：
图1a，1b和1d是包括直写步骤的制造加工步骤的各种优选序列的简化流程图；
图1c是根据现有技术的包括直写步骤的制造加工步骤的优选序列的简化流程图；
图2a-2b是根据本发明的第二方面的一个实施例、包括利用附加的光掩模形成PSH链路的步骤的制造加工步骤的各种优选序列的简化流程图；
图2c是对应于图1a-1d和2a-2b的制造加工序列的光掩模和所得正性光刻胶的平面图；
图2d是对应于图1a-1d和2a-2b的制造加工序列的光掩模和所得负性光刻胶的平面图；
图2e是根据本发明第二方面的一个优选实施例、通过一个附加的PSH光掩模进行的曝光的示意表示；
图2f是例示PSH光掩模的使用的简化流程图；
图3是根据本发明的一个优选实施例使一个芯片个体化的系统的示意图；
图4示意性表示根据本发明的一个方面、一个具有在即时选通操作模式中扫描的芯片的晶片；
图5是实现本发明的PSH技术的一个例子，显示了反相器门从“1”到“0”的转换；
图6是用于8位反相器阵列的实现本发明的PSH技术的一个例子；
图7是实现本发明的PSH技术的一个例子，显示了一个ROM的个体化和一个真值表；
图8是实现本发明的PSH技术的一个例子，显示了一个NOR门到一个NAND门的转换；和
图9是用于一个可调电流镜的实现本发明的PSH技术的一个例子。
本发明详细说明
根据现有技术，通过在光刻过程中提供附加的步骤来修改平行光刻过程的常规序列。根据现有技术，在集成电路的制造期间向集成电路中加入单独化的电路可以在光刻过程期间通过直写束来完成。对于一个把直写束施加到一个覆盖有光刻胶的层上的附加步骤，可以在各种序列中执行。
现在参考显示这些序列的图1a到图1d，图1c是根据现有技术的序列，图1a，1b和1d是其改进。
图1a中显示的序列A从应用于半导体晶片的常规光刻过程的常规预处理步骤1开始。在光刻过程之前，一种材料的层2例如被淀积在硅晶片11的表面13上。在该例子中，层12被涂覆以正性光刻胶14，光刻胶14可选地被预烘干。注意到，根据层12是否是晶片11上的第一层，硅晶片11可以是(i)一个晶片衬底或(ii)晶片，该晶片已经不仅包括第一层而且包括了承载其有源和无源电子部件或部分的其它层。
序列A继续到步骤2，用直写束21(即激光或电子束，离子束，X射线束或其它束源)对光刻胶曝光。束21用于单独电路的特定实现，并且用它对设计所限定的光刻胶14曝光。此后，执行步骤3，使用具有图形34的普通光掩模31以便用普通曝光照射33对整个芯片上的光刻胶14曝光。注意到，在这个和下述的所有序列中，光刻胶对普通光学平行曝光以及直写曝光都具有适当敏感性。
此外，光刻胶41和42的曝光区域在显影步骤4期间被除去。在步骤2期间用直写束21对这些区域曝光，在步骤3期间用照射33对这些区域曝光。在显影步骤4以及可选的后烘干步骤之后，已经除去光刻胶的区域下面的层12的部分在步骤5期间被常规地处理，该处理可以是任何适当的种类，例如，刻蚀、注入、扩散、等等，从而形成电路或其一部分(在本例中，是刻蚀)。
图1b中显示的序列B提供了在芯片层12上形成单独电路或其部分的另一种可能方式。
序列B从在上述光刻过程之前的常规预处理步骤1开始。
此后，执行步骤23，包括与通过普通光掩模31的图形34进行的普通曝光照射33同时提供的直写束曝光21。
然后，执行上述常规显影4和例如刻蚀5的步骤以在选择的区域除去光刻胶和层部分，并从而形成一个电路或其部分。
图1c中显示的序列C提供了在芯片层12上形成一个单独电子电路或其部分的另一种可能方式。该序列是根据现有技术的。
序列C也从在上述光刻过程之前的常规预处理步骤1开始。
然后，应用序列A的相反顺序。因此，首先，执行普通曝光步骤3，并且就在步骤3之后，提供直写束曝光步骤2。
此后，执行上述常规显影4和刻蚀5的步骤以在选择的区域除去光刻胶和层部分，并从而形成指定的电路(指定为53)或其部分。
图1d中显示的序列D提供了在芯片层12上形成电路的另一种可能方式。
序列D也从在上述光刻过程之前的常规预处理步骤1开始。
此后，序列D包括常规步骤，例如普通曝光3和显影41。这些常规步骤可以例如与光刻步进器协同进行。
在显影步骤41之后，但是在常规刻蚀步骤之前，根据现有技术，执行直写束曝光步骤2。
此后，执行用于在曝光区域除去光刻胶的第二显影42和刻蚀5的步骤。除去在曝光区域的层部分，从而形成指定的电路或其部分。
现在转到本发明，应该注意，虽然本发明是参考利用平行光学光刻的普通曝光和利用直写的改进的组合来描述的，其同样适合于利用电子束进行普通曝光的情况。
根据本发明的第一方面，芯片的个体化是在光刻过程期间通过在芯片中加入一个单独化的数字号码(例如密钥)完成的。后者是通过根据个体化算法在半导体衬底的层中形成任何希望数量的个体化安全硬件(PSH)链路实现的。把密钥加入集成电路最好是以上述方式使用直写来完成。
在已经除去光刻胶和已经处理了层部分之后(例如通过上述刻蚀步骤)，形成PSH链路(例如51)以产生指定的数字密钥。
虽然有关现有技术的特定描述是关于刻蚀的，根据这个方面的本发明同样可以应用于其它过程，例如注入、扩散等等，这是本领域技术人员能够理解的。
根据一个优选实施例，利用激光的直写束对光刻胶曝光。根据一个改进的实施例，使用电子束，根据另一个改进的实施例，使用其它束源，例如离子束，根据另一个改进的实施例，使用X射线束。本实施例把直写步骤与用于普通曝光的平行光学光刻一起执行，普通曝光是使用例如步进器(扫描器)、扫描和重复系统或其它方式实现的，所有这些方式都是本领域公知的。
根据一个优选实施例，利用正性光刻胶。本领域技术人员显然知道，可以使用负性光刻胶或通过过度曝光把PR从正性反转到负性或反之来修改加入数字密钥的上述过程。注意，在这个和所有其它下面描述的序列中，光刻胶对于普通光学平行曝光以及特定PSH曝光都具有适当的敏感性。
根据本发明的另一个方面，PSH链路的形成是通过最好在一个平行光刻步进曝光系统中使用一个或多个PSH光掩模完成的，该平行光刻步进曝光系统例如在两次曝光模式中使用一个所有芯片公用的普通光掩模。
考虑到消除了在不同系统(即扫描器和直写系统)之间切换的需要，在扫描器中使用PSH光掩模使得大规模生产过程与使用独立的直写系统相比更加有效。此外，使用PSH光掩模优于独立的直写方式，因为它使用了已经安装的扫描器系统。
在一个优选实施例中，使用一个专用PSH光掩模以便在每个芯片上的光刻胶中曝光一个单独化图形。该光掩模仅允许有限的光束通过，以把激光点(具有适当形状和尺寸)投射到光刻胶表面，与直写束非常类似。在此方面，指定的单独化图形包括(都是不限于)数字密钥。本领域技术人员应该理解，可以在平行光刻步进曝光之前或之后把附加的PSH光掩模应用于每个层。在此情况下，在个体化算法的控制下，将根据特定芯片的个体化所需的单独化图形选择性地曝光这些链路。光束和晶片将在x-y控制下相对移动，并且根据特定IC上的单独图形的个体化算法的选择，光束被脉动和/或熄灭以选择性地曝光PSH链路位置(下面进一步描述)。
在本发明的这个方面的另一个实施例中，PSH光掩模与普通光掩模结合(例如对于一个给定层)，使得在通常曝光场外侧，会存在一个形状以允许在一个第二二次曝光中的点束曝光。光栅被偏移以把光束引导通过该形状而不是普通场，同时仅使点束通过。这消除了交换光栅的需要，因此节省了生产时间。
下面对本发明这个方面的描述参考专用PSH光掩模(光栅)。本领域技术人员很容易理解，参考图2A-B和2E-F的说明同样可以应用于把PSH光掩模与普通光掩模结合的情况，即，用于点曝光的特殊PSH形状位于普通场外侧的普通掩模自身上。
现在参考图2a和图2b，其中表示根据本发明第二方面的一个实施例，通过使用专用PSH光掩模301(或通过普通光掩模上普通场外侧的PSH形状)形成PSH链路的序列。
为了更好理解上述内容，主要参考图2a，其中表示根据本发明的一个优选实施例通过使用专用PSH光掩模301(或通过普通光掩模上普通场外侧的PSH形状)在层12上形成PSH链路51的方式。因此，与上述当利用直写束形成PSH链路时相同，该序列从光刻过程的常规预处理步骤1开始。
此后，根据该优选实施例，执行步骤30，通过PSH光掩模301(或通过普通光掩模上普通场外侧的PSH形状，未示出)用照射35对光刻胶14的预先定义位置303曝光。PSH形状302将仅使适当形状和形式的点束304通过，以利用来自照射35的适当能量在位置303对光刻胶曝光。
步骤30之后是步骤3，根据位置32中的布局利用普通光掩模31用普通曝光照射33对芯片的其余部分曝光(参见图2C的平面图)。
然后，执行上述常规显影和可选的后烘干4和刻蚀5步骤，以除去光刻胶和在选择的区域处理层部分，从而形成希望的电路或其部分的PSH链路51和普通设计(general design)52。PSH链路5和普通设计52也在图2C的平面图中显示。应该注意，为了解释的清楚，如果在步骤30期间一个单独芯片的特定预先定义的位置303没有被优选位于扫描器站控制器中的个体化算法选择，光束将被熄灭(最好在扫描器站控制器的控制下)，并且对应的位置51’将不被曝光(如光刻胶54中所示)。
本领域技术人员很容易理解，本发明的这个方面不受刻蚀过程的限制，可以应用其它各种变型，例如应用注入或扩散，等等。图2b中显示的序列提供了通过使用特定PSH光掩模301在芯片层12上形成PSH链路51的另一种非限制性方式。与上述当利用直写束形成PSH链路时相同，该序列从光刻过程的常规预处理步骤1开始。
此外，执行步骤3，利用普通光掩模31用普通曝光照射33对位置32曝光。
此后，根据本发明第二方面的该优选实施例，执行步骤30，通过PSH光掩模301用照射35对光刻胶14的预先定义的位置303曝光。(在该第二方面的一个另选实施例中，该附加曝光可以通过一个在普通掩模上偏移的特殊PSH形状进行，如上所述)。PSH形状302将仅使适当形状和形式的点束305通过以利用来自照射35的适当能量在位置303对光刻胶曝光。
然后，执行上述常规显影4和刻蚀5的步骤以在选择的区域除去光刻胶和处理该层部分，从而形成希望的电路或其部分的PSH链路51和普通设计52。如上述说明的，刻蚀步骤仅是多种可能变型中的一种。
在刻蚀步骤之后，对于上述每个序列，除去剩余光刻胶，并且晶片被继续处理以执行整个制造过程的剩余步骤，从而得到一个完全加工的晶片。在生产期间，每个层的PSH链路可选地由后续的层覆盖，该后续层最好防止或阻碍通过对PSH链路的非侵入性视觉分析、非破坏性微探测和/或SEM、FIB、电子束和电压对比分析进行的逆向工程。
而且，为了进一步使逆向工程分析复杂化，可以把本领域中公知的平面化技术(例如化学机械抛光(CMP))应用于晶片。应该理解，图1a到图1d显示的序列A到D以及图2a和图2b显示的序列可以被应用来在一个具有任何多个层的芯片的一个或多个层上形成PSH链路。这些层可以是任何适当性质，例如金属层和多层、触点、通路、注入、有源/无源区，等等，只要它们由光刻定义即可。
本领域技术人员可以理解，通常，在利用本发明的PSH技术的同时本发明对光刻过程的常规步骤没有特殊的限制。具体地说，光刻胶不仅可以是正性(如上面考虑的)，也可以是负性(见图2d)，这取决于在每个层上的被照射区域的显影后是除去还是保留光刻胶。光刻胶应该具有适当的能量性质以匹配普通光学平行曝光以及PSH曝光。
用于形成PSH链路的光束可以是激光、电子、X射线或离子束或它们的适当组合。
下面将参考图2e和2f对根据本发明第二方面利用附加的PSH光掩模(或在普通掩模上偏移的PSH形状)进行进一步举例说明。因此，如图2f所示，除了通过普通光掩模的平行曝光350以外，提供一个附加的掩模351(或者另选地把普通掩模偏移以使光束通过到普通场外侧的PSH形状)以在光刻胶上产生一个点束。图2e中显示了掩模360、冲击源362和在晶片364上得到的点363。此后，根据步骤352(见图2f)，在X-Y控制下扫描该点，并以本领域公知方式使其脉动和/或熄灭，以便在每个单独芯片中得到预先定义和选择的PSH链路的特定曝光。
现在参考图3，其示意性表示根据本发明一个实施例形成PSH链路的示例光刻系统。根据本发明的一个优选实施例，该系统包括常规光刻站300，其具有：预处理组件311，用于执行晶片310的常规预处理步骤1，例如PR涂覆和预烘干；光刻步进器312，用于平行光学曝光；和后处理组件313，用于晶片310的后处理，例如PR显影和后烘干。预处理组件311和后处理组件313分别配备有用于装载和卸载晶片310的晶片输入接口317和晶片输出接口316。应该理解，图3仅是用于示意性目的，系统和部件的单独和相对尺寸在图中不是按比例的。此外，部件的相对位置可以由生产中的设置而改变。
根据一个优选实施例，光刻站300最好连接到一个直写束站314，直写束站314可以在几个位置安装在光刻站中：
A.为了提供序列A，直写束站314安装在预处理组件311和光刻步进器312之间(图3中的位置A)。
B.为了提供序列B，直写束站314安装在步进器中(图3中的位置B)，并且可操作地与步进器312的普通曝光照射同时地工作(直写束和普通照射可以同时曝光相同场或不同场)。
C.为了提供序列C，直写束站314安装在光刻步进器312和后处理组件313之间(图3中的位置C)。
D.为了提供序列D，直写束站是一个独立的激光、电子束或其它照射源站(未示出)，或者位于后处理组件313和晶片输出接口316之间(未示出)。
在另一个实施例中，为了提供序列A，C或D，直写束站安装在步进器中，与II中相同。在这些情况下，直写不是象序列B一样与普通平行曝光同时进行，而是与平行曝光切换，以根据需要在一个时间用其中一种对晶片曝光。本发明可以利用已知的现有技术的用于晶片传输的平面布置图和系统。
根据一个实施例，光束站包括：一个连接到计算机的控制器；一个晶片台，在其上放置晶片310；用于扫描的机动化x-y轴部件；用于偏转光束的装置；光学元件；和一个光束熄灭器(这些都未示出)。这些部件可以单独地和相对地在x，y，或组合的x-y方向以适当精度移动，以便选择性地用光束在应该形成特定PSH链路的位置(例如315)对晶片上的每个芯片曝光。
例如，PSH链路可以被表征，使得仅在一个方向进行移动以便提供一个连续扫描，并在适当位置315应用“即时选通”束。下面将参考图4详细说明后一种操作模式。
光束的性质，例如波长、能量、点形状、脉冲持续时间和频率等等(不管光束被连续熄灭还是脉动)，最好被优化以便提供分辨率、精度、均匀性、稳定性等方面的所需性能，从而在曝光和未曝光位置之间加以区分。PSH链路的位置315、移动部件的移动参数、以及光束的性质最好可以根据特定应用来确定。为了对付精度、临界尺寸、对准和通过时间等问题，PSH链路可以被设计为非临界尺寸，并且对于一个给定技术节点不必须是最小尺寸(临界尺寸，CD)。由于PSH链路是布局和芯片的相对非常小的部分，在本情况下的附加区域不是很显著。
作为一个非性质性示例，例如可以从Leica Microsystems Lithography GmbH购买的Leica ZBA32系统可以用作一个直写电子束系统。
现在转到图4，显示了根据本发明另一个方面一个具有在即时选通操作模式中被扫描的芯片的晶片的示意图。该操作模式特别适用于扫描束相对于晶片的移动仅在偏转范围内和晶片上的每行芯片的X或Y方向中的情况。在扫描期间，光束被脉动和/或熄灭。这种扫描模式的一个典型(但不是唯一)的例子在图4中显示，其中光束在第一行芯片的X方向沿着路径390扫描，并且在扫描了第一行之后，光束在Y方向移动到第二行，在相反方向扫描，依此类推。这种扫描模式非常有效并且特别适用于大规模生产系列。根据这种操作模式，芯片中的被选择区域(例如第一芯片中的391和第二芯片中的392)在预先定义的位置包括PSH链路，以上述指定方式对这些位置进行单独化曝光以得到一个数字号码或任何其它电气操作的电路(显然在个体化算法的控制下)。所有位置沿着路径390并且在与光束扫描的方向垂直的光束偏转范围内排列(在优选模式中，根本不需要偏转)。
本领域技术人员应该理解，根据本发明各个方面的PSH技术的高度灵活性便利于把PSH链路加入芯片以便得到单独化电气功能(根据情况不同，可以是数字或模拟)的多种应用。
下面参考图5到10给出利用本发明的PSH技术的这种数字密钥(应用于本发明的第一方面)或任何电气操作电路(也应用于本发明的其它方面)的各种例子。
例子1
图5-6显示以上述方式通过在光刻过程期间单独曝光其各个元件来改变电路的操作的例子。可以通过对应于电路的电示意图中显示的导体602的金属层中的多边形的光刻胶曝光来把一个反相器门电路601(在本例子中，下拉寄存器的部分)的状态从“1”变为“0”。通过采用这种方法，可以把对应于一个数字密钥的一系列比特加入芯片。
例如，考虑一个从8个门电路601(图6所示的金属和接触层的布局)构建的8位反相器阵列(例如用作一个数字密钥)。本领域技术人员应该理解，通过选择性地用直写束对光刻胶曝光或者通过一个特殊PSH光掩模对光刻胶曝光(如上所述)，将选择对应的PSH链路，因此使能或禁止金属刻蚀，并从而使能或禁止引入一个(分别地)由逻辑“0”和“1”数字组成的单独化数字密钥码(分别地)所需的断开或连接。因此，如图8中的例子所示，断开的链路701，702和703对应于“0”，而剩余的连接的链路对应于“1”，得到一个8位数(10110101)，其可以用作一个代表十六进制值D5的数字密钥。例如可以使用指定的即时选通技术把该单独化的8位密钥阵列加入例如图4所示芯片的区域391。以类似方式，一个不同的数字密钥将被加入晶片中的后续芯片的区域392。如上所述，数字密钥可以由需要密钥的任何适当的公知现有技术应用所使用，例如作为RSA算法中的一个专用或公用密钥。通过选择把哪些特定PSH链路曝光或不曝光，加入每个芯片的特定密钥由个体化算法确定。
因此，在多个这种反相器形成一个阵列的实现中，单独化组合的数量是2n，其中n是阵列中反相器的数量。考虑到设计要点，包含这种PSH使能反相器的原始单元可以是一个存储在一个单元库中的先验，该单元库以简单方式使能使用n个单元的2n个不同密钥的设计。在图6的特定简化例子中，256个不同密钥可以使用8个单元来代表。如上所述，PSH链路将被选择性地曝光以表示“0”(链路断开)或“1”(链路连接)。本领域技术人员应该理解，在另一个设计中，每个单元可以包含多于一个PSH链路。
根据一个优选实施例(不受特定例子1的限制)，晶片和光束的移动将使得光束扫描通过所有预先定义的PSH位置，并且通过使光束脉动和/或熄灭光束，这些位置将被曝光以在特定芯片上实现构成单独化数字密钥的独特“0”或“1”值。
例子2
PSH技术可以用于ROM的个体化。图7显示一个实现真值表403的Vt注入ROM的示意图401和布局402，该ROM根据本发明被个体化。通过使用PSH技术，对应于所请求的晶体管组合(例如，标记为403)的电路上的晶体管栅极位置412被选择性地在光刻胶上曝光以便形成PSH链路，并从而在芯片的制造期间使能Vt(阈值电压)注入。Vt注入的存在与否(在每个芯片的PSH曝光期间单独地定义)将在ROM真值表中分别实现逻辑“1”和“0”(在每个芯片中不同)。
例子3
根据一个优选实施例，对于安全性应用可以采取特殊措施以把PSH链路布局为，使得它们与不含PSH链路的电路看起来相同。图8显示对应于一个逻辑NOR门(图502)的电路501的特性改变的例子。在通过使用PSH技术进行改变之后，NOR门电路501有效地转换为一个对应于逻辑NAND门(图504)的电路503。在芯片制造期间，通过选择性地形成PSH链路，并从而使能或阻塞Vt注入，电路501的两个晶体管511被有效地取消。该电路看起来象一个NOR门，但是实际上表现为一个NAND门。这对于安全性目的可能是好的，使得逆向工程更加困难。
例如组合多个这种门并选择性地对它们曝光将使得能够实现数字密钥和号码等等，与例子1中的反相器的组合类似。
例子4
可以为各种应用个体化模拟电路。作为一个例子，图9显示一个可调电流镜电路的电路示意图801和对应的布局802。可以通过选择适当的M2晶体管811和通过使用PSH技术对对应于有源扩散区层中的多边形812的光刻胶曝光来调谐该电路的输出电流。本领域技术人员应该理解使用正性或负性PR的效果。通过选择性地曝光M2晶体管，可以单独调谐电流。因此，例如，可以在一个比较器中定义一个参考电压或电流。可以利用这种比较器来例如使传感器、音频装置等等的模拟特性个体化。
本领域技术人员应该理解，一个通过使用PSH技术被加入以实现数字密钥的电气操作的单独化电路可以被实现为实际上任何希望大小的一系列位。如上所述，可以为很多应用使用这种密钥，例如作为各种算法的密钥，这些算法包括但是不限于用于标识和/或验证目的、电子商务交易和其它的算法。
对于本发明的第二和第三方面，该技术不仅限于数字密钥，而可以在任何电子操作的数字或模拟电路中使用。其它可能的应用包括冗余设计、调试设计和分割设计等等，其中最终版本将根据中间测试结果、市场需求等等由PSH技术定义(无需附加掩模)。
不管所考虑的方面，为了提高安全性，整个电路可以进一步被随后的层完全或部分地覆盖以防止非侵入性或非破坏性访问。
可以通过一个利用一个或多个特定制造参数(例如批量号码、晶片号码和单独定义每个芯片的芯片x-y坐标)的个体化算法来计算数字密钥。个体化算法对于每个芯片层可以不同，以提高安全性。
例如，一个用于芯片个体化的简单算法使用批量号码、晶片号码和x-y坐标自身。一个更复杂的算法可以为了个体化使用一个作为批量号码、晶片号码和x-y坐标的函数的号码。作为另一个例子，可以把一个随机数(或一个伪随机数)自身或作为籽数用于芯片个体化。该(伪)随机数例如可以由PSH曝光站的控制器产生。如果希望，个体化算法以一种安全加密格式被保持在PSH曝光站控制器中，不管如上所述它是一个独立的直写站还是集成到扫描器中。该控制器可以被安全地保持为遵守所需的安全标准。根据这个实施例(例如，对于即时选通操作模式曝光)，如上所述，在x-y轴中扫描的同时利用芯片单独化组合来选通光束以把特定芯片中的对应的被选择链路位置曝光。
虽然本发明是以一定程度的特定细节描述的，本领域技术人员应该理解，在不偏离所附权利要求的情况下，可以进行各种改变、修改、改进和添加。

Claims (44)

1.一种使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，以便在其中加入一个单独化的数字号码，从而使多个电路中的至少一个电路个体化。
2.根据权利要求1所述的方法，其中第一ECDP和第二ECDP是相同的。
3.根据权利要求2所述的方法，其中第一ECDP和第二ECDP都包括直接光束写入。
4.根据权利要求1所述的方法，其中第一ECDP包括平行光学光刻，并且
第二ECDP包括至少以下一种：直接激光束写入；和直接电子束写入。
5.根据上述任何一个权利要求所述的方法，还包括：
使用第一ECDP和使用第二ECDP，在所述提供之后执行以下操作：
在至少一个第二层中，在该晶片上的多个电路的每个电路中产生相同的电特性。
6.根据权利要求5所述的方法，还包括：
在该至少一个第二层中使用第三ECDP以修改多个电路中的至少一个电路的至少一个电特性。
7.根据权利要求1所述的方法，其中所述ECDP包括一个个体化算法。
8.根据权利要求7所述的方法，其中所述个体化算法包括利用一个或多个制造参数来产生所述单独化的数字号码。
9.根据权利要求8所述的方法，其中从包括一个批量号码、一个晶片号码和一个唯一地定义所述电路的电路x-y坐标的组中选择所述一个或多个制造参数。
10.根据上述任何一个权利要求所述的方法，还包括：
由后续的介电和/或金属层覆盖至少一个所述层，以隐藏所述个体化电路，从而阻止逆向工程分析。
11.根据上述任何一个权利要求所述的方法，还包括利用平面化来阻止逆向工程分析。
12.根据权利要求1所述的方法，其中所述数字号码是一个数字密钥。
13.根据上述任何一个权利要求所述的方法，其中多个电路中的至少一个电路的至少一个电特性的修改包括通过至少一个PSH掩模进行曝光来修改。
14.根据权利要求13所述的方法，其中至少一个所述PSH光掩模是一个专用PSH掩模。
15.根据权利要求13或14所述的方法，其中把至少一个所述PSH光掩模与一个普通光掩模结合。
16.根据权利要求1所述的方法，其中所述第一ECDP包括平行光学光刻，并且
第二ECDP包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该晶片，并在所述扫描期间应用即时选通以便完成所述修改。
17.根据权利要求16所述的方法，其中所述直写是直接激光束写入。
18.根据权利要求16所述的方法，其中所述直写是直接电子束写入。
19.根据上述任何一个权利要求所述的方法，其中所述数字号码用作对一个应用的输入。
20.根据权利要求7所述的方法，其中所述算法在一个利用所述数字号码的加密组件中实现。
21.根据权利要求20所述的方法，其中所述加密组件实现一个RSA或DES算法。
22.在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，该表面层和至少一个次表面层分别具有至少一个影响电子电路操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括改变该至少一个电特性以便在其中加入一个单独化的数字号码，该数字号码与由该方法产生的至少一个另外的多层电子电路的对应数字号码不同；和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
23.在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
i.执行平行光刻以在多个芯片的每一个芯片上产生一个电路的相同图像；
ii.选择多个芯片中的一个芯片；和
iii.修改所选择的一个芯片上的图像以便在其中加入一个单独化的数字号码。
24.根据权利要求23所述的方法，其中该修改包括通过直写来修改。
25.根据权利要求24所述的方法，其中该直写包括激光直写。
26.根据权利要求24所述的方法，其中该直写包括电子束直写。
27.根据权利要求28所述的方法，其中该修改包括通过一个掩模进行曝光来修改。
28.根据权利要求23到27中任何一个所述的方法，其中通过掩模进行曝光包括使用一个激光束进行曝光。
29.一种用于使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，该多个电路中的至少一个电路的至少一个电特性的修改包括通过至少一个个体化安全硬件(PSH)光掩模进行曝光来修改，从而使多个电路中的至少一个电路个体化。
30.根据权利要求29所述的方法，其中至少一个所述PSH光掩模是一个专用PSH掩模。
31.根据权利要求29或30所述的方法，其中把至少一个所述PSH光掩模与一个普通光掩模结合。
32.在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，表面层和至少一个次表面层分别具有至少一个影响电子电路的操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括通过至少一个个体化安全硬件(PSH)光掩模对该一个次表面层的至少一部分进行曝光来改变，从而改变该至少一个电特性，使其与由该方法产生的至少一个另外的多层电子电路的对应电特性不同；和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
33.根据权利要求42所述的方法，其中至少一个所述PSH光掩模是一个专用PSH掩模。
34.根据权利要求32或33所述的方法，其中把至少一个所述PSH光掩模与一个普通光掩模结合。
35.在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
i.执行平行光刻以在多个芯片的每一个芯片上产生一个电路的相同图像；
ii.选择多个芯片中的一个芯片；和
iii.修改所选择的一个芯片上的图像，该修改包括通过至少一个光掩模进行曝光来修改。
36.根据权利要求48所述的方法，其中至少一个所述光掩模是一个专用PSH掩模。
37.根据权利要求35或36所述的方法，其中把至少一个所述光掩模与一个普通光掩模结合。
38.一种用于使一个电路个体化的方法，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的方法包括：
提供一个晶片以产生多个电路，每个电路具有至少一个层；和
在该至少一个层的产生期间：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，该第二ECDP包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该晶片，并在所述扫描期间应用即时选通以便完成所述修改，从而使多个电路中的该至少一个电路个体化。
39.在一种用于产生多个多层电子电路的方法中，每个电子电路包括一个表面层和至少一个次表面层，表面层和至少一个次表面层分别具有至少一个影响电子电路的操作的电特性，一种改进包括：
选择一个多层电子电路；
改变该一个电子电路的至少一个次表面层的至少一个电特性，该改变包括直写；并且其中所述直写包括在X和Y方向的任何一个方向中扫描该层，并在所述扫描期间应用即时选通以便完成所述改变，和
产生该一个电子电路的一个表面层，
其中该改变在该产生之前发生。
40.在一种用于在一个电子电路中产生一个层的方法中，一种改进包括：
提供一个晶片，该晶片包括多个芯片并涂覆有光刻胶；和
按顺序执行以下步骤：
i.执行平行光刻以在多个芯片中的每个芯片上产生一个电路的相同图像；
ii.选择多个芯片中的一个芯片；和
iii.修改所选择的一个芯片上的图像，该修改包括直写，并且其中所述直写包括在X和Y方向的任何一个方向中扫描该晶片，并在所述扫描期间应用即时选通以便完成所述修改。
41.根据上述任何一个权利要求所述的方法，其中电子电路实现至少以下一种：冗余设计；调试设计；和芯片设计。
42.一种由根据上述任何一个权利要求的方法产生的电路。
43.一种用于使一个电路个体化的系统，该电路具有至少一个具有电特性的层，该层由一个电特性确定过程(ECDP)产生，该用于个体化的系统包括：
一个晶片台，用于接收一个晶片以产生多个电路，每个电路具有至少一个层，其中
该系统被进一步配置为在该至少一个层的产生期间应用一个个体化过程，该个体化过程包括：
在该层中使用第一ECDP以在该晶片上的多个电路的每个电路中产生相同的电特性；和
在该层中使用第二ECDP以修改多个电路中的至少一个电路的至少一个电特性，以便在其中加入一个单独化的数字号码，从而使多个电路中的至少一个电路个体化。
44.根据权利要求43所述的系统，其中该电路实现至少以下一种：冗余设计；调试设计；和芯片设计。
CNB00818531XA 2000-01-20 2000-12-18 个体化方法及系统 Expired - Fee Related CN100375097C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US17708700P 2000-01-20 2000-01-20
US60/177,087 2000-01-20
US18975600P 2000-03-16 2000-03-16
US60/189,756 2000-03-16
US19120800P 2000-03-22 2000-03-22
US60/191,208 2000-03-22
US23745800P 2000-10-02 2000-10-02
US60/237,458 2000-10-02

Publications (2)

Publication Number Publication Date
CN1425197A true CN1425197A (zh) 2003-06-18
CN100375097C CN100375097C (zh) 2008-03-12

Family

ID=27497219

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00818531XA Expired - Fee Related CN100375097C (zh) 2000-01-20 2000-12-18 个体化方法及系统

Country Status (7)

Country Link
EP (1) EP1249042A1 (zh)
JP (1) JP2003520451A (zh)
KR (2) KR100859829B1 (zh)
CN (1) CN100375097C (zh)
AU (1) AU2001223813A1 (zh)
IL (2) IL150784A0 (zh)
WO (1) WO2001054194A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509726A (zh) * 2011-11-14 2012-06-20 上海宏力半导体制造有限公司 具有加密结构的ip模块及其制造方法
CN105378565A (zh) * 2013-07-17 2016-03-02 Arm有限公司 使用直写光刻的集成电路制造
CN113078137A (zh) * 2020-01-06 2021-07-06 力晶积成电子制造股份有限公司 具有隐藏的识别码的半导体堆叠结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162307A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Herstellung von maskenprogrammierten ROMs unter Verwendung einer mehrere Systeme umfassenden Maske sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE10319976A1 (de) * 2003-05-05 2004-12-09 Infineon Technologies Ag Individualisierter Halbleiterchip und Verfahren zur Individualisierung von Halbleiterchips
CN1922727B (zh) * 2004-02-20 2011-12-21 株式会社半导体能源研究所 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
GB0410975D0 (en) 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
JP5400279B2 (ja) 2007-06-07 2014-01-29 スパンション エルエルシー 半導体装置及びその製造方法並びに半導体製造装置
JP5761947B2 (ja) 2010-09-02 2015-08-12 キヤノン株式会社 半導体集積回路装置
DE102022110501A1 (de) 2022-04-29 2023-11-02 Infineon Technologies Ag Identifikationscodes auf halbleiterchips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409686A (en) 1980-06-16 1983-10-11 Harris Corporation Method of serialization of dice
US4510673A (en) 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
JPH01293616A (ja) * 1988-05-23 1989-11-27 Nec Corp 半導体集積回路の製造方法
JPH0247825A (ja) * 1988-08-10 1990-02-16 Mitsubishi Electric Corp 荷電ビーム描画データ作成方法
DE69021549T2 (de) * 1989-10-13 1996-04-18 Foxboro Co Anwendungsorientiertes automatisiertes bandbonding.
US5302491A (en) 1989-12-20 1994-04-12 North American Philips Corporation Method of encoding identification information on circuit dice using step and repeat lithography
EP0434141B1 (en) * 1989-12-20 1998-11-04 Koninklijke Philips Electronics N.V. Method for encoding identification information on circuit dice using step and repeat lithography
US5208178A (en) * 1990-08-02 1993-05-04 Hitachi, Ltd. Manufacturing a semiconductor integrated circuit device having on chip logic correction
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
JP2913817B2 (ja) * 1990-10-30 1999-06-28 日本電気株式会社 半導体メモリの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509726A (zh) * 2011-11-14 2012-06-20 上海宏力半导体制造有限公司 具有加密结构的ip模块及其制造方法
CN105378565A (zh) * 2013-07-17 2016-03-02 Arm有限公司 使用直写光刻的集成电路制造
US9672316B2 (en) 2013-07-17 2017-06-06 Arm Limited Integrated circuit manufacture using direct write lithography
CN105378565B (zh) * 2013-07-17 2018-03-27 Arm 有限公司 使用直写光刻的集成电路制造
US10303840B2 (en) 2013-07-17 2019-05-28 Arm Limited Integrated circuit manufacture using direct write lithography
CN113078137A (zh) * 2020-01-06 2021-07-06 力晶积成电子制造股份有限公司 具有隐藏的识别码的半导体堆叠结构
CN113078137B (zh) * 2020-01-06 2024-03-26 力晶积成电子制造股份有限公司 具有隐藏的识别码的半导体堆叠结构

Also Published As

Publication number Publication date
IL150784A (en) 2007-05-15
CN100375097C (zh) 2008-03-12
WO2001054194A1 (en) 2001-07-26
KR100859829B1 (ko) 2008-09-23
EP1249042A1 (en) 2002-10-16
KR20080033547A (ko) 2008-04-16
KR20020086474A (ko) 2002-11-18
AU2001223813A1 (en) 2001-07-31
IL150784A0 (en) 2003-02-12
KR100859825B1 (ko) 2008-09-23
JP2003520451A (ja) 2003-07-02

Similar Documents

Publication Publication Date Title
CN1205579C (zh) 集成电路布局布线设计系统和方法
CN1169204C (zh) 设计方法、掩模组、集成电路及其制造方法和存储介质
CN1409376A (zh) 半导体器件及其制造方法
JP4440647B2 (ja) 欠陥を修復する方法およびシステム
US20080119956A1 (en) Personalized hardware
US7897522B2 (en) Method and system for improving particle beam lithography
CN1731278A (zh) 极紫外线磁性对比光刻掩模及其制法
CN1846170A (zh) 使用设计者意图数据检查晶片和掩模版的方法和系统
CN1425197A (zh) 个体化硬件
TWI295479B (en) A novel wafer repair method using direct-writing
CN1893074A (zh) 半导体集成电路、标准单元、标准单元库、设计方法及设计装置
CN1211834C (zh) 半导体集成电路器件的制造方法
CN1503056A (zh) 一种设计交替相移掩模的方法
US7941234B2 (en) Exposure apparatus and parameter editing method
US20080059261A1 (en) Method for capturing and using design intent in an integrated circuit fabrication process
US9929045B2 (en) Defect inspection and repairing method and associated system and non-transitory computer readable medium
JP5058003B2 (ja) フォトマスクデータ検証用半導体セル、半導体チップ、及びフォトマスクデータ検証方法
US20070042512A1 (en) Apparatus and method of predicting performance of semiconductor manufacturing process and semiconductor device, and manufacturing method of semiconductor device
CN1822222A (zh) 采用熔断电路的半导体器件及选择熔断电路系统的方法
US7207028B2 (en) System for evaluating a design of a mask, exposure system, method for evaluating a design of a mask, method for manufacturing a semiconductor device and mask
US8555211B2 (en) Mask making with error recognition
Malinaric et al. Case study for root cause analysis of yield problems
Hashimoto et al. Hot spot management in ultra-low k 1 lithography
Bloecker et al. Design flow automation for variable-shaped beam pattern generators
Miller et al. Mechanisms and Control of Photolithography Hotspots in Compound Semiconductor Manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20101218