DE69021549T2 - Anwendungsorientiertes automatisiertes bandbonding. - Google Patents

Anwendungsorientiertes automatisiertes bandbonding.

Info

Publication number
DE69021549T2
DE69021549T2 DE69021549T DE69021549T DE69021549T2 DE 69021549 T2 DE69021549 T2 DE 69021549T2 DE 69021549 T DE69021549 T DE 69021549T DE 69021549 T DE69021549 T DE 69021549T DE 69021549 T2 DE69021549 T2 DE 69021549T2
Authority
DE
Germany
Prior art keywords
film
integrated circuit
tape
layer
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69021549T
Other languages
English (en)
Other versions
DE69021549D1 (de
Inventor
Robert Vernon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Systems USA Inc
Original Assignee
Foxboro Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foxboro Co filed Critical Foxboro Co
Publication of DE69021549D1 publication Critical patent/DE69021549D1/de
Application granted granted Critical
Publication of DE69021549T2 publication Critical patent/DE69021549T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01038Strontium [Sr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927Machine readable code, e.g. bar code
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0195Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0551Exposure mask directly printed on the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Die Erfindung betrifft US-P-4 666 810 von Lake et al. mit dem Titel "Method of Patterning Resist", das auf den Anmelder der vorliegenden Anmeldung übertragen worden ist.
  • Hintergrund der Erfindung
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer TAB-Folie bzw. eines TAB-Bandes und eines TAB-Folienbzw. -bandmaterials.
  • Automatisches Folienbonden (TAB) ist ein Verbindungssystem, das verwendet wird, um Halbleiterchips (Halbleiterplättchen) mit einer nächsten Verbindungsebene (z.B. einer gedruckten Leiter-(PC-)Platte oder eines integrierten Schaltkreisgehäuses) zu verbinden. TAB verwendet eine TAB-Folie mit einem Substrat, das Perforationslöcher und Fenster definiert, und mehreren Leitern, die in Leiterrahmen von Verbindungsstrukturen angeordnet sind, die auf dem Substrat angeordnet sind. Jeder Leiter eines Leiterrahmens erstreckt sich über ein entsprechendes Fenster. Ein integriertes Schaltkreis-(IC-)Chip wird von unten in das Fenster eingefügt, und die Eingänge und Ausgänge (I/Os) der TAB-Folie werden auf die Enden der Leiter, die sich über das Fenster erstrecken gebondet bzw. mit diesen verbunden. Die Leiter, an denen ICs befestigt sind, werden dann von der TAB-Folie gelöst und gleichzeitig auf einer Leiterplatte befestigt, z.B. mittels einer Oberflächenmontagetechnologie.
  • Herkömmliche TAB-Folie wird hergestellt, indem eine Maske mit einer gewünschten Struktur leitfähiger Abschnitte auf eine Folie mit einer Schicht aus Fotolack, der auf einer Schicht aus leitendem Material angeordnet wird, genau aufgelegt wird, ein Bereich der Fotolackschicht der Folie durch die Maske hindurch mit elektromagnetischer Hochenergiestrahlung bestrahlt wird, die Folie um einen festgelegten Betrag weiterbefördert wird, die Folie angehalten wird und ein weiterer Bereich der Folie bestrahlt wird. Während nachfolgende Bereiche der Folie bestrahlt werden, wird die Fotolackschicht der vorherigen Bereiche entwickelt, um Strukturen aus leitfähigen Abschnitten zu bilden, die verwendet werden, um die Schicht aus leitendem Material zu ätzen, um Leiterrahmen zu bilden, die in Verbindungsstrukturen auf der Oberfläche der Folie angeordnet sind.
  • Eine Alternative zum TAB ist das Drahtbonden, bei dem einzelne Drähte zwischen die IC-Chip-Eingänge und -Ausgänge und die Leiterplatte gebondet werden. TAB bietet mehrere allgemein anerkannte Vorteile, nämlich: eine höhere funktionale Leiterplattendichte und eine Verringerung der Flache der gedruckten Leiterplatte; niedrige Montagekosten bei großen Serien; verringerte Materialkosten, da TAB wesentlich weniger leitfähiges Material erfordert; größere mechanische Zuverlässigkeit; bessere Leistung, da die kurze Länge der TAB- Leitungen die Leiterlängen zwischen dem IC-Chip und der nächsten Verbindungsebene verringert; und eine bessere Wärmeableitung, da die Rückseite des IC-Chips direkt an Kühlkörpern befestigt werden kann. Weil das IC-Chip aufleitfähigen Abschnitte gebondet ist, die von der Folie getragen werden, verbessert die TAB-Technologie außerdem die Qualitätskontrolle, indem sie ermöglicht, daß jedes IC-Chip vor jeder Montage auf Leiterplattenebenen elektrisch geprüft und einer beschleunigten Alterungsprüfung unterzogen wird. Siehe Banks, "Facts about TAB", Printed Circuit Assembly, Vol. 3, No. 3 (März 1989), Seite 28-30 und Castrovilla, "Surface Mount and TAB: Their Impact on PWBs", Printed Circuit Assembly, Vol. 3, No. 3 (März 1989), Seite 35-37.
  • Trotz der allgemein anerkannten Vorteile des TAB hat die vorliegende TAB-Technologie eine Anzahl von Einschränkungen. Gegenwärtig wird das TAB-Verfahren lediglich verwendet, um eine Folie mit einer Folge von identischen Chipverbindungsstrukturen zu erzeugen, weil TAB gegenwärtig mit einer Maske arbeitet, die mit der unbestrahlten TAB-Folie ausgerichtet werden muß. Die Halbleiterindustrie geht jedoch gegenwärtig von standardisierten Chipentwürfen zu anwendungsspezifischen integrierten Schaltungen (ASIC) über. ASICS sind integrierte Schaltungen, die für eine spezielle Anwendung geeignet sind, d.h. ASICs bieten einem Anwender den Vorteil, daß sie die Chipanzahl bei einem bestimmten Entwurf verringern. Die Anzahl der ASIC-Entwürfe erhöht sich, und mit dieser Erhöhung erhöht sich auch die Anzahl der verschiedenen Chipverbindungsstrukturen. Demzufolge muß die TAB-Technologie "von allgemein verwendbaren Chipstrukturen für Großserien, große Chargen und volle Spulen auf einzelne ASIC-Strukturen für Kleinserien und kleine Chargen" übergehen. Siehe Augelucci, Sr., "The state of TAB interconnects", Electronic Engineering Times, Issue 555 (11. September 1989), S. Tl2.
  • Zu dieser Beschränkung kommt die wachsende Anwendung der Lagerhaltung ohne Vorräte mit zeitlich genau abgestimmter Waren- bzw. Materialzuführung, bei der eine Baugruppe erst fertiggestellt wird, wenn sie für die nächste Integrationsstufe benötigt wird. Die gegenwärtige TAB-Technologie ist nicht vereinbar mit der Philosophie der zeitlich genau abgestimmten Materialzuführung, weil TAB in seiner gegenwärtigen Form nur effizient angewendet wird, wenn große Chargen der gleichen Chipverbindungsstruktur erzeugt werden.
  • Eine zusätzliche Einschränkung entsteht bei der Anwendung der TAB-Technologie, wenn neue oder einmalige Systeme, z.B. Prototypen, entwickelt werden. Die einmaligen ingenieurtechnischen Kosten, z.B. für die Entwurfstechnik und die Fotowerkzeugtechnik der gegenwärtigen TAB-Technologie, können sowohl unzulässig teuer und zeitraubend sein, wenn sie in einer Kleinserienanwendung, z.B. bei einem Prototypsystem, verwendet werden.
  • In der bevorzugten Ausführungsform dient die Erfindung eines flexiblen automatischen Verfahrens zum Strukturieren einer Folie, auf die eine integrierte Schaltung unter Verwendung des automatischen Folienbondens gebondet werden kann. Die Erfindung erfüllt diese Aufgabe, ohne daß sie teure Fotowerkzeugtechnik, spezielle Fotolacke, Hochenergiestrahlungsquellen oder große Chargen von Identischen Verbindungsstrukturen erfordert.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Strukturierung einer Folie bereitgestellt, auf die ein integrierter Schaltkreischip gebondet wird, wobei die Folie beim automatischen Folienbonden verwendet wird, mit den Schritten:
  • Bereitstellen einer Folie mit einer unbestrahlten, nicht entwickelten fotografischen Filmschicht, die gegen eine gerichtete Energie empfindlich ist und der auf einer fotoverarbeitbaren Schicht angeordnet ist, wobei die fotoverarbeitbare Schicht auf einer leitenden Schicht und die leitende Schicht auf einem Substrat angeordnet ist,
  • selektives Bestrahlen von aufeinanderfolgenden Leiterrahinen der Schicht mit der gerichteten Energie in entsprechenden integrierten Schaltkreisverbindungsstrukturen;
  • Weiterbefördern der Folie durch ein Entwicklungsbad;
  • Entwickeln des Films auf dem Substrat, um Bilder der integrierten Schaltkreisverbindungsstrukturen in den Leiterrahmen herzustellen;
  • Weiterbefördern der Folie durch eine Belichtungseinheit;
  • Bestrahlen der fotoverarbeitbaren Schicht mit einer anderen gerichteten Energie, die im wesentlichen gleichmäßig über jeden nachfolgenden Leiterrahmen der Folie verteilt wird;
  • Weiterbefördern der Folie zu einer Verarbeitungseinheit für fotoverarbeitbare Schichten; und
  • Verarbeiten der fotoverarbeitbaren Schicht und der leitfähigen Schicht, um eine Struktur aus Leitern auf mehreren Leiterrahmen der Folie bereitzustellen, wobei die Leiter der integrierten Schaltkreisverbindungsstruktur entsprechen.
  • Mit diesem Verfahren kann die Folie kontinuierlich strukturiert werden.
  • In einem Element der bevorzugten Ausführungsform kann ein Abschnitt des Films zur Ausbildung eines Kennzeichnungsmusters bzw. einer Kennzeichnungsstruktur, z.B. eines maschinenlesbaren Codes, mit gerichteter Energie bestrahlt werden; das Entwickeln, das Bestrahlen und das Verarbeiten stellen dann einen Kennzeichnungsabschnitt auf der Folie dar. Bei dem oben erwähnten Verfahren kann die Folie mit mehreren verschiedenen Verbindungsstrukturen und mit mehreren verschiedenen Kennzeichnungsstrukturen bestrahlt werden, und es kann ein Kennzeichnungabschnitt vorhanden sein, der jeder der voneinander verschiedenen Verbindungsstrukturen entspricht.
  • Als weiteres Element der bevorzugten Ausführungsform umfaßt die Erfindung ein Verfahren der Hochgeschwindigkeitsstrukturierung einer Folie, um mehrere Doppelverbindungsstrukturen herzustellen, auf die der integrierte Schaltkreischip unter Verwendung des automatischen Folienbondens gebondet werden kann. Das Verfahren weist die Schritte auf: kontinuierliches Weiterbefördern der Folie, intermittierendes Belichten eines Verbindungsabschnitts einer Filmschicht der Folie mit der integrierten Schaltkreisverbindungsstruktur, Verarbeiten des Films und einer Fotolackschicht des Abschnitts, um Leiter in der Verbindungsstruktur bereitzustellen, und Wiederholen des Belichtens und Verarbeitens, um mehrere Doppelverbindungsstrukturen herzustellen.
  • In einer bevorzugten Erfindungsform umfaßt die Erfindung: Bereitstellen von Kennzeichnungsabschnitten zwischen Verbindungsabschnitten und Weiterbefördern der Folie zu einem Bondmechanismus für integrierte Schaltungen und Bonden von integrierten Schaltkreischips auf entsprechende Verbindungsstrukturen der Folie, beispielsweise unter Verwendung der Kennzeichnungsabschnitte, um die Art des integrierten Schaltkreischips, der auf eine spezifische Verbindungsstruktur zu bonden ist, zu bestimmen. Die Kennzeichnungsabschnitte können auch verwendet werden, um die Art der integrierten Schaltung, die auf einem bestimmten Leiterrahmen der Folie vorhanden ist, zu bestimmen und die integrierte Schaltung auf einer gewünschten Stelle auf einer nächsten Verbindungsebene, z.B. auf einer Leiterplatte, anzuordnen.
  • In einer weiteren Ausführungsform umfaßt die Erfindung ein Verfahren zum Anordnen von integrierten Schaltkreisfenstern auf einer beim automatischen Folienbonden zu verwendenden Folie. Das Verfahren umfaßt die Schritte: Bereitstellen einer nicht entwickeltem Filmschicht, die gegenüber einer gerichteten Energie empfindlich ist, auf einem Substrat, selektives Bestrahlen des Films auf einem Abschnitt der Folie mit der gerichteten Energie in einer Struktur, die den integrierten Schaltkreisfenstern entspricht, Entwickeln des Films auf dem Substrat, Bestrahlen des Substrats mit einer anderen gerichteten Energie und Verarbeiten des Substrats, um die Folie mit integrierten Schaltkreisfenstern bereitzustellen.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Folienmaterial zum automatischen Folienbonden in Form eines kontinuierlichen, gleichmäßigen, langgestreckten, flexiblen Streifens bereitgestellt mit einem dielektrischen Substrat, wobei das Substrat auf beiden Seiten der Folie eine Reihe von Perforationslöchern definiert, wobei das Material eine Schicht aus leitfähigem Material, die auf dem Substrat angeordnet ist, aufweist oder nicht aufweist,
  • einer Schicht aus Fotolackmaterial, die auf der Schicht aus leitfähigem Material oder, wenn das leitfähige Material weggelassen ist, auf dem Substrat angeordnet ist, dadurch gekennzeichnet, daß eine unbestrahlte fotografische Filmschicht auf der Schicht aus Fotolack angeordnet ist.
  • Fig. 1 ist eine Draufsicht eines Abschnitts einer erfindungsgemäßen TAB-Folie.
  • Fig. 2 ist eine perspektivische Ansicht mit Längsschnitt entlang einer Linie, die der Linie 2-2 gemäß Fig. 1 entspricht, und zwar eines Abschnitts einer TAB-Folie, auf die ein integriertes Schaltkreischip erfindungsgemäß gebondet ist.
  • Fig. 2A ist eine Schnittansicht eines Materials, das verwendet wird, um die TAB-Folie gemäß Fig. 1 erfindungsgemäß zu erzeugen.
  • Fig. 3 ist eine Funktionsdarstellung einer kontinuierlichen Produktionslinie des Verfahrens zur Erzeugung einer erfindungsgemäßen TAB-Folie.
  • Fig. 4A bis 4G sind Schnittansichten einer TAB-Folie, die einer Folge von Schritten zur Herstellung von leitfähigen Abschnitten auf der Folie unterzogen wird.
  • Fig. 5A und 5B sind Ansichten einer TAB-Folie mit Verbindungsstrukturen und Kennzeichnungsstrukturen gemäß der Erfindung.
  • Fig. 6 ist ein Funktionsschaltbild eines erfindungsgemäßen Systems zum Bestücken von Leiterplatten oder dgl. mit ASICS gemäß der Erfindung.
  • Fig. 7 ist eine Funktionsdarstellung eines erfindungsgemäßen Systems zum Hochgeschwindigkeitskopieren von Verbindungsstrukturen auf einer TAB-Folie.
  • Fig. 8 ist eine Schnittansicht einer erfindungsgemäßen Folie zum Herstellen von Fenstern in einem TAB-Foliensubstrat.
  • Ausführliche Beschreibung Aufbau
  • Fig. 1 zeigt einen Abschnitt einer einzelnen erfindungsgemäßen TAB-Folie in fertiger Form, die bereitsteht zur Befestigung von ASICS mit verschiedenen Abmessungen und Leiterstrukturen in aufeinanderfolgenden Chipleiterrahmen, die durch Strichcoderahmen getrennt sind. Fig. 2 zeigt die Folie, nach dem die ICS auf die Folie gebondet worden sind, d.h. in einem Zustand, wo sie bereitstehen, um einem automatischen sequentiellen Substratbestückungsmechanismus zugeführt zu werden, der beispielsweise die Verbinder abtrennt und die Leitungen und Chips auf deren vorgesehene Stellen auf einer Leiterplatte bondet.
  • Gemäß Fig. 1 und 2 weist die TAB-Folie 12 Fenster 13' und Perforationslöcher 14, die verwendet werden, um die Folie 12 zu transportieren, und Leiter 16 auf, die auf der Oberfläche der Folie 12 transportiert werden. Jeder Leiter 16 weist eine Prüfkontaktierungserfin 18, einen Verbinderabschnitt 20 und einen Bondabschnitt 22 auf. Die Bondabschnitte 22 sind so angeordnet, daß sie eine Innenleiterbond-(ILB-)Struktur 22a, die zu der Anordnung der I/O-Anschlüsse auf dem Chip 23 paßt, und eine Außenleiterbond-(OLB-)Struktur 22b ergeben, die zur nächsten Verbindungsebene (beispielsweise zu einem Diskretbauelementgehäuse oder einem Verbindungssubstrat, z.B. eine gedruckte Leiterplatte) paßt. Die Leitungen der ILB- Folienstruktur werden entweder gleichzeitig unter Verwendung einer Kompressionsbond-Thermode bzw. -Thermoelektrode oder nacheinander unter Verwendung eines Lasers oder einer anderen gerichteten Energiequelle auf die Chip-I/Os gebondet. Der Bondabschnitt 22 wird dann an den gestrichelten Linien 24 mittels einer Stanzvorrichtung abgetrennt, um Leiter herzustellen, die der OLB-Struktur 22b entsprechen. Die Leiter, die der OLB- Struktur 22b entsprechen, werden dann mit der nächsten Verbindungsebene verbunden, indem entweder eine Stanzeinrichtung, die einen Bondmechanismus aufweist, verwendet wird oder indem die Stanzeinrichtung dazu gebracht wird, die Leiter so zu halten, daß sie an der nächsten Verbindungsebene anliegen, während ein Bondmechanismus die Leiter auf die nächste Ebene der Verbinder bondet.
  • Die Leiter 16 der TAB-Folie 12 sind in Leiterrahmen der Chipverbindungsstrukturen 32, 34 angeordnet. Jeder Leiterrahmen kann eine andere Struktur haben. Wie in Fig. 2 dargestellt, bildet ein Heberstreifen 33, der jeden Leiterrahmen umgibt, eine gemeinsame Elektrode zum galvanischen Auftragen eines geeigneten Metalls auf das strukturierte Kupfer, damit die Chipmetallurgie stimmt. Um die Verbindungsstruktur für Prüf zwecke abzutrennen, ist ein Einschnitt 35 vorhanden, um die Struktur zu lösen, um sie elektrisch vom Heberstreifen 33 abzutrennen.
  • Wie in Fig. 1 dargestellt, weist die Folie 12 auch Kennzeichnungsabschnitte 36 (beispielsweise einen maschinenlesbaren Code, z.B. einen Strichcode) auf, die Informationen über die Leiterrahmen (beispielsweise die Kennzeichnung der spezifischen Verbindungsstruktur und die Anzahl der einzelnen spezifischen Konfigurationen) liefern, die entweder dem Kennzeichnungsabschnitt 36 vorausgehen oder nachfolgen.
  • In Fig. 2A wird ein Schnitt einer unbestrahlten TAB- Folie dargestellt. Die Folie ist in der Form eines Ausgangsmaterials zur Herstellung der fertigen TAB-Folie 12 gemäß Fig. 1. Die unbestrahlte Folie 40 weist ein Substrat 42 auf, z.B. einen vorgestanzten, perforierten dielektrischen Filmträger, der bei der Firma E.I. duPont deNemours Co. unter dem Handelsnamen Kapton erhältlich ist und der eine gleichmäßige Schicht aus leitfähigem Material 44, z.B. aus Kupfer, trägt. Durch Vorstanzen wird ein Fenster 45 und durch Perforieren werden Perforationslöcher 14 bereitgestellt. Eine Fotolackschicht 46 ist auf einer leitfähigen Schicht 44 angeordnet. Eine dünne Bahn aus mit Streifenträger versehenem fotografischem Film 48, z.B. aus einem hochauflösenden, kontrastreichen, orthochromatischen Film, der bei der Firma Agfa-Gevaert unter dem Handelsnamen 08115 oder bei der Firma 3M unter dem Handelsnamen TS5 erhältlich ist, ist auf einer Schicht 46 angeordnet. Der Film 48 weist eine Trägerschicht 48a und eine Emulsionsschicht 48b auf. Das Substrat 42 ist vorzugsweise 7 mil (0,007 Zoll) dick, die leitfähige Schicht 44 ist vorzugsweise 0,7 mil dick, die Fotolackschicht 46 ist vorzugsweise 1 mil dick, und der Film 46 ist vorzugsweise 1/4 bis 1/2 mil dick.
  • Herstellungsverfahren
  • Gemäß Fig. 3 und 4A bis 4G weist das System 50 zur Erzeugung einer TAB-Folie 12 einen Controller 55 (z.B. einen herkömmlichen Computer) auf, in dem die gewünschten Chipverbindungsstrukturen 32, 34 für eine bestimmte TAB-Folie gespeichert sind. Die unbestrahlte Folie 40 (Fig. 2a), die von einer Abwickeltrommel 52 zugeführt wird, wird an einem Fotoplotter 54 (z.B. an einem hochauflösenden, unidirektionalen Ein-Aus- Scanner, der bei der Firma General Scanning, Inc., Watertown, Massachusetts erhältlich ist) vorbeigeführt. Der Controller 55 digitalisiert und überträgt die Koordinaten einer gewünschten Chipverbindungsstruktur an den Steuereingang des Fotoplotters 54, der gerichtete Energie selektiv auf die Emulsionsschicht 48b wirken läßt, um eine hochaufgelöste Struktur von bestrahlten Abschnitten bereitzustellen (Fig. 4A). Da sich die Folie am Fotoplotter 54 vorbei in einer Richtung mit einer Standardgeschwindigkeit bewegt, braucht der Fotoplotter 54 nur in einer anderen Richtung beweglich zu sein, die im wesentlichen senkrecht zu der Richtung ist, in der sich die Folie bewegt.
  • Nachdem die Emulsionsschicht 48b bestrahlt worden ist, wird die Folie in einen Einbad-Filmprozessor 56 weiterbefördert, indem der Film unter Verwendung fotografischer Entwicklungschemie entwickelt wird, um ein hochaufgelöstes, kontrastreiches Bild 49 auf der Emulsionsschicht 48b (Fig. 48) des Films 48 bereitzustellen. Der unempfindliche Filmträger 48a schützt den darunterliegenden Fotolack 46 (Fig. 2A) vor Einwirkungen der Fotoverarbeitungschemikalien.
  • Das Bild kann dann bei Bedarf mit einer Bilderkennungsvorrichtung 57 geprüft werden, die das Bild erfaßt und Informationen über das Bild an den Controller 55 weitergibt, der feststellt, ob das Bild der gewünschten Struktur entspricht. Diese Informationen können verwendet werden, um zu bestimmen, ob der Fotoplotter 54 einwandfrei arbeitet und ob der Filmprozessor 56 den Film einwandfrei entwickelt. Da das Bild geprüft wird, bevor die Folie vollständig hergestellt ist, werden alle Probleme bei dem Verfahren unmittelbar während der Verarbeitung erkannt.
  • Die Folie wird dann an einer Fotolackbestrahlungseinheit 58 (z.B. eine UV-Flutlichtlampe) vorbeigeführt, in der die Fotolackschicht 46 gleichmäßig mit einer gerichteten Energie bestrahlt wird, die sich von der Energie unterscheidet, die verwendet wird, um die Emulsionsschicht 48 zu bestrahlen (Fig. 4C). Die abgedunkelten Flächen 49 im Bild des Films 48 absorbieren die gerichtete Energie und schützen Abschnitte des darunterliegenden Fotolacks. Wo der Film 48 jedoch lichtdurchlässig bleibt, gelangt die gerichtete Energie auf die Fotolackschicht 46 und polymerisiert darunterliegende Abschnitte 61. Die andere gerichtete Energie kann ein anderes Energieniveau oder ein anderes Energiespektrum haben, das sich von dem unterscheidet, das auf die Emulsionsschicht 48b wirkt. In der Belichtungseinheit 58 sind die Dauer und die Intensität dieser gerichteten Energie veränderbar. Weil die Emulsionsschicht 48b, die das Bild der gewünschten Verbindungsstruktur enthält, direkt in engem Kontakt fest auf der Fotolackschicht 46 angeordnet ist, sind die Fdlie und das Bild in vollkommener Übereinstimmung.
  • Der Film 48 wird dann von der Folie abgezogen und auf die Aufwickelspule 59 aufgewickelt, um die Fotolackschicht 46 zu bestrahlen (Fig. 4D). Die Folie wird dann weiterbefördert durch ein Fotolackentwicklungs- und ein Kupferätzbad 60. Die Bäder 60 haben so viele Segmente wie nötig, um die Strukturierung des Fotolacks abzuschließen. Die unpolymersisierten Abschnitte des Fotolacks 46 werden durch chemische Reaktion entfernt, wobei nur die polyinerisierten Abschnitte 61 über ausgewählten Flächen der leitfähigen Schicht 40 zurückbleiben (Fig. 4E). Die leitfähige Schicht 40 wird geätzt, um Leiter 16 (Fig. 4F) sowie Kennzeichnungsabschnitte 36 auszubilden. Als nächstes werden die polymerisierten Abschnitte 61 chemisch entfernt, wobei Leiter 16 zurückbleiben, wie vom Controller 55 bestimmt wird (Fig. 4G). Bei Bedarf werden die Leiter elektrolytisch beschichtet, damit die Chipmetallurgie stimmt. Nachdem die Leiterstrukturen ausgebildet sind, wird die Folie auf die aufwickelspule für verarbeitete Folie 62 aufgewickelt. Weil die Folie ein genormtes fotografisches Filmformat (z.B. 35 mm) hat, sind Mechanismen zum Befördern der Folie durch das System 50 bekannt und hochentwickelt.
  • Der Fotoplotter 54, der Filmprozessor 56, die Bestrahlungseinheit 58 und das Fotolackentwicklungs- und Ätzbad 60 sind alle so eingestellt, daß sie mit einer gleichmäßigen Geschwindigkeit arbeiten, die von dem Vorgang bestimmt wird, der am längsten dauert. Die Folie 12 wird mit einer konstanten Geschwindigkeit befördert, wobei der Plotter 54 kontinuierlich abwechselnde Kennzeichnungsabschnitte 36 und Verbindungsstrukturen 32, 34 erzeugt. Der Controller 55 bewirkt, daß der Plotter 54 verschiedene Verbindungsstrukturen ausbildet, die leicht auf dem gleichen Folienstreifen zu erzeugen sind, indem dem Plotter 54 eine Serie von verschiedenen Strukturen, die im Controller 55 gespeichert sind, nacheinander zugeführt werden.
  • Das direkte Fotoplotter-TAB-System hat eine verbesserte Flexibilität. Die Verbindungsstrukturen können beispielsweise auf der Folie in mehreren verschiedenen Strukturen angeordnet werden, die in eine Folge gebracht werden, damit sie einer gewünschten Montagefolge entsprechen. Wenn beispielsweise eine Leiterplatte vier verschiedene ASICS erfordert und mehrere Leiterplatten hergestellt werden, dann können die Verbindungsstrukturen auf der Folie so ausgeführt sein, daß sie die vier verschiedenen Verbindungsstrukturen, die von den ASICS dargestellt werden, nacheinander wiederholen. In diesem Beispiel kann der Kennzeichnungsabschnitt vier verschiedene Strukturen kennzeichnen, die auf zweierlei Art folgen. Für jede Struktur können getrennte Codes verwendet werden (Fig. 5A), oder ein Code kann die vier Strukturfolgen bezeichnen (Fig. 5B).
  • In Fig. 6 ist ein TAB-Bondsystem dargestellt, das diese Flexibilität vorteilhaft nutzt. Nachdem die TAB-Folie 12 vom System 50 erzeugt worden ist, kann die TAB-Folie 12 auf der Spule 62 gespeichert werden und im Materialbestand bzw. Lagervorrat 70 für künftige Verbindungen mit dem IC-Chip aufbewahrt werden. Als Alternative kann die TAB-Folie 12 unmittelbar zum Bonden von IC-Chips auf die Folie verwendet werden.
  • Wenn die TAB-Folie 12 auf den IC-Chip gebondet wird, liest ein Codeleser 72 zunächst den Kennzeichnungsabschnitt 36 der TAB-Folie 12, um Informationen 74 über den IC-Chip zu bestimmen. Diese Informationen können sein: die Art des zu bondenden IC-Chips, die Anzahl der Vielfachen einer einzelnen Art von Chips, die folgen, oder eine spezifische Folge von IC- Chips, die folgen. Die Leiterrahmennummer kann auch enthalten sein. Informationen über die Seriennummer und die Losnummer sowohl des IC-Chips als auch der TAB-Folie können auch in den Informationen, die im Informationsabschnitt 36 gespeichert sind, enthalten sein. Alle diese Informationen werden an den Controller 55 weitergegeben, der diese Informationen verwendet, um zu bestimmen, welches Chip auf die TAB-Folie zu bonden ist. Diese Informationen können auch vom Controller 55 verwendet werden, um eine Gesamtanzahl der Arten von IC-Chips, die gerade gebondet werden und bis zu welchem folienspezifischen IC-Chip gebondet werden, bereitzustellen (z.B. zur Lagerhaltung), und die Möglichkeit zur Verfolgung von defekten Teilen zu bieten (z.B. für Qualitätskontrolle).
  • Der Controller 55 gibt dem Chipmechanismus 76 Anweisungen darüber, welcher Chip dem Bondmechanismus 78 zuzuführen ist. Der IC-Chip kann einer nach dem anderen in den Chipmechanismus 76 geladen werden, um den verschiedenen Verbindungsstrukturen auf der TAB-Folie 12 zu entsprechen. Als Alternative kann der Chipmechanismus 76 das angezeigte Chip in Echtzeit selektiv wählen, sowie er von der Folie über den Controller 55 informiert wird.
  • Der Bondmechanismus 76 bondet dann den IC-Chip auf die ILB-Struktur 22a der TAB-Folie 12. Die Bondabschnitte 22 können gleichzeitig unter Verwendung einer Kompressionsbond- Thermode gebondet werden, oder sie können einzeln unter Verwendung eines Lasers oder einer anderen gerichteten Energiequelle, die vom Controller 55 gesteuert wird, gebondet werden.
  • Die TAB-Folie, an der der IC-Chip befestigt ist und an der die Abtrenneinschnitte 35 offen sind, wird dann zur Prüfstation 80 weiterbefördert, wo Prüfkontaktierungsflächen 18 verwendet werden, um den IC-Chip zu prüfen und/oder einer beschleunigten Alterungsprüfung zu unterziehen. Informationen in bezug auf die Prüfung werden an den Controller 55 übergeben. Wenn der IC-Chip die Prüfung nicht besteht, kennzeichnet der Controller 55 dieses Chip als zurückgewiesen und speichert diese Informationen in seinen Dateien. Wenn es sich um eine kontinuierliche Herstellung handelt (wenn beispielsweise die TAB-Folie vor der Prüfung nicht im Materialbestand war) und ein IC eine Prüfung nicht besteht, dann kann der Controller 55 das TAB-Erzeugungssystem 50 anweisen, eine weitere Verbindungsstruktur, die dem durch die Prüfung gefallenen IC entspricht, zu erzeugen. Wenn diese Verbindungsstruktur den Bondmechanismus 78 erreicht, weist der Controller den Chipmechanismus 76 an, dem Bondmechanismus 78 einen weiteren IC-Chip zuzuführen. Demzufolge wird die zeitlich genau abgestimmte Herstellung erleichtert, da eine höhere Motagestufe aufgrund eines Ausfalls einer niedrigeren Montagestufe nicht unterbrochen wird.
  • Bei Bedarf kann die TAB-Folie mit dem befestigten IC- Chip in den Materialbestand 82, 84 aufgenommen werden, und zwar entweder vor oder nach der Prüfung und beschleunigten Alterungsprüfung 80 des IC-Chips. Wenn die TAB-Folie in den Materialbestand aufgenommen wird, werden vor dem Übergang zur nächsten Stufe des Systems 50 die Kennzeichnungsabschnitte vom Controller 55 wieder verwendet, um den bestimmten IC-Chip, der hier vorliegt, zu bestimmen.
  • Nachdem der IC-Chip geprüft worden ist, können die foliengebondeten ICs unter Verwendung des Bondmechanismus 86 mit OLB-Strukturen 22b direkt auf der Leiterplatte befestigt werden. Die Informationen, die im Controller in bezug auf die Art des IC-Chips auf der TAB-Folie gespeichert sind, können verwendet werden, um den Bondmechanismus 86 Anweisungen zu geben, wo ein bestimmter IC-Chip zu positionieren ist. Weil eine Folie mit mehreren verschiedenen TAB-Strukturen erzeugt werden kann, kann somit eine einzelne Folie verwendet werden, um alle ICS, die erforderlich sind, um eine einzelne Leiterplatte, die eine Mischung vieler verschiedener standardisierter ICS und ASICS erfordert, zu montieren.
  • Weitere Ausführungsformen
  • Weitere Ausführungs formen sind in den beigefügten Ansprüchen beschrieben.
  • Fig. 7 zeigt beispielsweise ein System zur schnellen Herstellung von Doppelverbindungsstrukturen auf einer TAB- Folie; das System 70 nutzt den Vorteil der hohen Emulsionsgeschwindigkeit des Films 48. Das Hochgeschwindigkeitssystem 70 unterscheidet sich vom System 50 durch die Verwendung eines Fotoblitzes 72 und einer Fotomaske 74 anstelle des Fotoplotters 54. Im Betrieb gibt der Fotoblitz 72 ein kurzes Bündel von gerichteter Energie durch die Fotomaske 74 an die unbestrahlte Folie 40 ab. Weil es sich bei der Energie um eine kurze und relativ geringe Energie handelt im Vergleich zu der, die für Fotolackbestrahlung erforderlich ist, ist es nicht erforderlich, die Fotomaske 74 auf der Folie 40 anzuklemmen oder den Folientransport während der Bestrahlung zu unterbrechen. Dies führt zu relativ wenig Problemen bei der genauen Einstellung der Maske. Die Bilderkennungsvorrichtung 57 kann verwendet werden, um zu bestimmen, ob der Blitz 72 die Energie synchron in bezug auf die Stellen der Verbindungsabschnitte liefert. Weil die Folie eine Filmschicht aufweist, die eine hohe Emulsionsgeschwindigkeit hat, kann die Folie kontinuierlich transportiert werden, weil der Fotoblitz einen Blitz liefert, der im wesentlichen ein Sofortblitz ist. Wenn also mehrere Chipabschnitte mit den gleichen Schaltungskonfigurationen gewünscht werden, können sie auf der Folie im wesentlichen kontinuierlich unter Verwendung einer Bild-für-Bild-Bestrahlung des Films anstelle der Fotoplotteranwendung angeordnet werden.
  • Ebenso ist beispielsweise in Fig. 8 ein Schnitt einer unbestrahlten Folie 100 dargestellt. Die Folie 100 wird anstelle einer vorgestanzten Folie verwendet, um Fenster verschiedener Formen und Größen im Substrat 42a bereitzustellen. Nachdem die Fenster bereitgestellt sind, ist das Substrat das gleiche wie das Substrat 42 (Fig. 2A). Die unbestrahlte Folie 100 weist ein Substrat 42a, z.B. einen perforierten dielektrischen Filmträger, der bei der Firma E. I. DuPont deNemours Co. unter dem Handelsnamen Kapton erhältlich ist, auf; durch Perforieren werden Perforationslöcher 14 erzeugt. Eine Fotolackschicht 46 ist auf dem Substrat 42a angeordnet. Eine dünne Bahn aus einem mit einem Streifenträger versehenen fotografischen Film 48, z.B. aus einem hochauf lösenden, konstrastreichen, orthochromatischen Film, der bei der Firma Agfa-Gevaert unter dem Handelsnamen 08115 oder bei der Firma 3M unter dem Handelsnamen TS5 erhältlich ist, ist auf der Schicht 46 angeordnet. Der Film 48 weist eine Trägerschicht 48a und eine Emulsionsschicht 48b auf. Das Substrat 42a ist vorzugsweise 7 mm dick, der Fotolack 46 ist vorzugsweise 1 mm dick, und der Film 46 ist vorzugsweise 1/4 bis 1/2 mm dick.
  • Bei der Herstellung werden unter Verwendung des mit Bezug auf Fig. 3 oben beschrieben Verfahrens Fenster 45 auf dem Substrat 42a hergestellt mit dem Unterschied, daß der Film 48 in einer Struktur belichtet wird, die einer gewünschten Fensterstruktur entspricht, und der Ätzabschnitt des Mechanismus 60 ein Substratätzabschnitt und kein Kupferätzabschnitt ist. Bei diesem Verfahren wird vorteilhafterweise eine TAB-Folie hergestellt, die mehrere verschieden geformte Fenster aufweisen kann.
  • Weitere Ausführungsformen kann sich der Fachmann vorstellen. Beispielsweise können die Kennzeichnungsabschnitte 36 irgendeme Art von Code sein, z.B. ein manuell lesbarer Code oder ein Punktcode. Auch kann beispielsweise die nächste Verbindungsebene anstelle einer Leiterplatte ein integriertes Schaltkreisgehäuse oder irgendem Verbindungssubstrat einer nächsten Ebene, sogar eine TAB-Folie, sein.

Claims (20)

1. Verfahren zum Strukturieren eines Bandes (12), auf das ein integrierter Schaltkreischip (23) gebondet wird, wobei das Band beim automatischen Bandbonden verwendet wird, mit den Schritten:
Bereitstellen eines Bandes mit einer unbestrahlten, nicht entwickelten fotograf ischen Filmschicht (48), die gegen gerichtete Energie empfindlich ist und auf einer fotoverarbeitbaren Schicht (46) angeordnet ist, wobei die fotoverarbeitbare Schicht auf einer leitfähigen Schicht (44) angeordnet und die leitfähige Schicht auf einem Substrat (40) angeordnet ist,
selektives Bestrahlen aufeinanderfolgender Rahmen des Films mit der gerichteten Energie (54, 72) in entsprechenden integrierten Schaltkreisverbindungsstrukturen,
Weiterbefördern des Bandes durch ein Entwicklungsbad (56),
Entwickeln des Films auf dem Substrat, um Bilder der integrierten Schaltkreisverbindungsstrukturen in den Rahmen bereitzustellen,
Weiterbefördern des Bandes durch eine Bestrahlungseinheit (58),
Bestrahlen der fotoverarbeitbaren Schicht mit einer anderen gerichteten Energie, die im wesentlichen gleichmäßig über jeden nachfolgenden Rahmen des Bandes verteilt wird;
Weiterbefördern des Bandes zu einer Verarbeitungseinheit für fotoverarbeitbare Schichten (60), und
Verarbeiten der fotoverarbeitbaren Schicht und der leitfähigen Schicht, um eine Struktur von Leitern auf mehreren Rahmen des Bandes bereitzustellen, wobei die Leiter der integrierten Schaltkreisverbindungsstruktur entsprechen.
2. Verfahren nach Anspruch 1, ferner mit den Schritten: Befördern des Bandes zu einem integrierten Schaltkreisbondmechanismus (76) und
Bonden eines integrierten Schaltkreischips auf Leiter (16) der Verbindungsstruktur.
3. Verfahren nach Anspruch 2, wobei
das Substrat ein Fenster (13) definiert, und
der integrierte Schaltkreischip (23) auf die Leiter (22) in den Fenstern gebondet wird.
4. Verfahren nach Anspruch 1, ferner mit dem Schritt: selektives Bestrahlen eines Abschnitts des Films mit gerichteter Energie in einer Kennzeichnungsstruktur (36), wobei das Entwickeln, das Bestrahlen und das Verarbeiten dann eine Kennzeichnungsstruktur auf dem Band bereitstellt.
5. Verfahren nach Anspruch 4, wobei der Kennzeichnungsabschnitt einen maschinenlesbaren Code (36) aufweist.
6. Verfahren nach Anspruch 1, wobei der Film mit mehreren verschiedenen Verbindungsstrukturen (32, 34) bestrahlt wird.
7. Verfahren nach Anspruch 6, wobei das Band kontinuierlich strukturiert wird.
8. Verfahren nach Anspruch 4, wobei das Band mit mehreren verschiedenen Verbindungsstrukturen und mehreren verschiedenen Kennzeichnungsstrukturen bestrahlt wird.
9. Verfahren nach Anspruch 8, wobei ein Kennzeichnungsabschnitt vorhanden ist, der jeder verschiedenen Verbindungsstruktur entspricht.
10. Verfahren nach Anspruch 9, wobei die Kennzeichnungsabschnitte die Art der Verbindungsstruktur und die Zahl jeder Art von Verbindungsstruktur entsprechen.
11. Verfahren nach Anspruch 1, wobei der Schritt des Bestrahlens mehrerer Rahmen des Films mit verschiedenen Verbindungsstrukturen erreicht wird durch:
Weiterbefördern des unbestrahlten Bandes in Längsrichtung durch eine Fotoplotterstation mit einem computergesteuerten Fotoplotter (54), der die gerichtete Energie emittiert, selektives Bestrahlen aufeinanderfolgender Rahmen der Filmschicht mittels des Fotoplotters in mehreren sich unterscheidenden integrierten Schaltkreisverbindungsstrukturen (32, 34) auf dem gleichen Band.
12. Verfahren nach Anspruch 11, ferner mit dem Schritt:
selektives Bestrahlen von Flächen zwischen den Rahmen der Filmschicht mittels des Fotoplotters in maschinenlesbaren Kennzeichnungsabschnitten (36), um entsprechende Verbindungsstrukturen zu kennzeichnen.
13. Verfahren nach Anspruch 8 oder 12, ferner mit den Schritten:
Weiterbefördern des Bandes zu einem integrierten Schaltkreisbondmechanismus (76), und
Bonden von integrierten Schaltkreischips auf entsprechende Verbindungsstrukturen des Bandes.
14. Verfahren nach Anspruch 13, ferner mit dem Schritt:
Verwenden der Kennzeichnungsabschnitte, um die Art des integrierten Schaltkreischips zu bestimmen, das auf eine spezifische Verbindungsstruktur (74) zu bonden ist.
15. Verfahren nach Anspruch 14, ferner mit den Schritten:
Weiterbefördern des Bandes mit auf das Band gebondeten integrierten Schaltkreischip zu einem Montagemechanismus,
Montieren des integrierten Schaltkreischips auf eine nächste Verbindungsebene.
16. Verfahren nach Anspruch 15, ferner mit den Schritten:
Verwenden der Kennzeichnungsabschnitte, um die Art der integrierten Schaltung, die auf einem bestimmten Rahmen des Bandes vorhanden ist, zu bestimmen, und
Anordnen der integrierten Schaltung auf einer bestimmten Stelle auf der nächsten Verbindungsebene auf der Grundlage der Art der integrierten Schaltung.
17. Verfahren nach Anspruch 1, wobei der Schritt des selektiven Bestrahlens nachfolgender Rahmen erreicht wird durch
Weiterbefördern des unbestrahlten Bandes in Längsrichtung durch eine Fotoblitzstation (72), die mit einer Fotomaske (74), die eine Verbindungsstruktur trägt, ausgerüstet ist, und
gleichmäßiges Belichten der Fotomaske mit einem kurzen Impuls der gerichteten Energie, so daß die Verbindungsstruktur auf der Maske wiederholt auf die fotografische Filmschicht projiziert wird, um entsprechende aufeinanderfolgende Rahmen von Verbindungsstrukturen auf dem Band zu erzeugen.
18. Automatisches Bandbondbandmaterial in Form eines kontinuierlichen gleichmäßigen, langgestreckten, flexiblen Streifens mit einem dielektrischen Substrat (40), wobei das Substrat eine Reihe von Perforationslöchern auf beiden Seiten des Bandes definiert, wobei das Material aufweist oder nicht aufweist: eine Schicht aus leitfähigem Material (44), das auf dem Substrat angeordnet ist;
eine Schicht aus Fotolackmaterial (46), die auf der Schicht aus leitfähigem Material oder, wenn leitendes Material weggelassen ist, auf dem Substrat angeordnet ist, dadurch gekennzeichnet, daß eine unbestrahlte fotografische Filmschicht (48) auf der Schicht aus Fotolack angeordnet ist.
19. Material nach Anspruch 18, wobei die fotografischem Filmschicht eine Emulsionsschicht und eine Trägerschicht aufweist.
20. Material nach Anspruch 18, wobei das Substrat ein Fenster definiert und die leitfähige Schicht auf dem Fenster angeordnet ist.
DE69021549T 1989-10-13 1990-10-10 Anwendungsorientiertes automatisiertes bandbonding. Expired - Fee Related DE69021549T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42124789A 1989-10-13 1989-10-13
PCT/US1990/005786 WO1991006137A1 (en) 1989-10-13 1990-10-10 Application specific tape automated bonding

Publications (2)

Publication Number Publication Date
DE69021549D1 DE69021549D1 (de) 1995-09-14
DE69021549T2 true DE69021549T2 (de) 1996-04-18

Family

ID=23669772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69021549T Expired - Fee Related DE69021549T2 (de) 1989-10-13 1990-10-10 Anwendungsorientiertes automatisiertes bandbonding.

Country Status (6)

Country Link
EP (1) EP0448702B1 (de)
JP (1) JPH04503891A (de)
KR (1) KR920702046A (de)
CA (1) CA2027509A1 (de)
DE (1) DE69021549T2 (de)
WO (1) WO1991006137A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004711A1 (en) * 1999-07-13 2001-01-18 Mv Research Limited A circuit production method
KR100859825B1 (ko) * 2000-01-20 2008-09-23 자비탄 세미콘덕터, 인코포레이티드 개별화된 하드웨어

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3347856A (en) * 1965-02-08 1967-10-17 Robins Co Inc A H 1-lower-alkyl-3-pyrrolidyl nu-loweralkyl- and lower-cycloalkyl-nu-arylcarbamate antispasmodics and antidepressives
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
US4666818A (en) * 1985-06-10 1987-05-19 The Foxboro Company Method of patterning resist for printed wiring board
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US4948645A (en) * 1989-08-01 1990-08-14 Rogers Corporation Tape automated bonding and method of making the same
US4944850A (en) * 1989-12-18 1990-07-31 Hewlett-Packard Company Tape automated bonded (tab) circuit and method for making the same

Also Published As

Publication number Publication date
EP0448702B1 (de) 1995-08-09
JPH04503891A (ja) 1992-07-09
KR920702046A (ko) 1992-08-12
EP0448702A4 (en) 1992-07-08
DE69021549D1 (de) 1995-09-14
WO1991006137A1 (en) 1991-05-02
CA2027509A1 (en) 1991-04-14
EP0448702A1 (de) 1991-10-02

Similar Documents

Publication Publication Date Title
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE3689659T2 (de) Bildaufzeichnungsverfahren für gedruckte schaltungen.
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
US5378581A (en) Application specific tape automated bonding
DE69222097T2 (de) Verfahren für das Drucken einer Abbildung auf einem Substrat, insbesondere geeignet für die Herstellung von gedruckten Schaltplatinen
DE2125511A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte
DE2151765A1 (de) Verfahren zum Erzielen von Richtleitungsanschluessen fuer integrierte Schaltungen
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE2414297B2 (de) Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
EP0602257A1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
DE69021549T2 (de) Anwendungsorientiertes automatisiertes bandbonding.
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE3033846A1 (de) Stanzvorrichtung zur justierung von filmen, druckplatten u.dgl.
DE2500180A1 (de) Verfahren und vorrichtung zum verarbeiten von ic-chips
DE1194939C2 (de) Verfahren zur Herstellung von Matrizen fuer elektronische Schaltungseinheiten
EP0602258B1 (de) Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien
DE69404083T2 (de) Leiterplatte für elektrische Prüfung und Verfahren zur Herstellung derselben
DE19947092A1 (de) Bedruckte Schaltungsplatte und Verfahren zur Herstellung derselben
DE60005354T2 (de) Leiterplattenherstellung
DE1912463A1 (de) Einrichtung zur Herstellung von Masken fuer gedruckte Schaltungen
WO1998003937A1 (de) Vorrichtung und verfahren zur herstellung eines elektronischen bauteils, insbesondere zur herstellung einer induktionsspule für chipkarten
DE2122617C3 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee