CN1396712A - 调制和解调方法与装置、信息传输方法和装置及记录介质 - Google Patents

Abstract

一种调制和解调方法与装置、信息传输方法和装置及记录介质。以往要充分地抑制DC成分、并且不用冗余位就不能进行DSV控制，在无冗余位的区间中不能进行DSV的控制。此外，即使在再生时要进行片段电平的控制、记录的调制信号的调制码型中产生偏差的情况下，也会发生误动作，不能进行正确的检测，调制效果变差。在连续的二进制数的数据序列变换为4位为单位的输入数据字后，按每个预定的数据字间隔插入可以进行DSV极性反转的冗余位，即使在编码表内也能进行DSV控制，能够抑制输出码字串的DC成分的效果，而且能够限制最短游程的重复。

Description

调制和解调方法与装置、信息传输方法和装置及记录介质

发明的技术领域

本发明涉及调制方法、调制装置、解调方法、解调装置、信息记录介质、信息传输方法及信息传输装置，特别涉及适合于为在(1，k)游程·长度·受限(以下称“(1，k)RLL”)的限制下，采用具有k＝9的限制的记录编码序列，把数字信息信号记录在光盘和磁盘等记录介质中，则在(1，k)游程·长度·受限(以下称“(1，k)RLL”)的限制下，反复进行具有k＝9的限制的最短游程的限制、采用信息编码序列对数字信息信号进行调制、解调、记录、传输的调制方法、调制装置、解调方法、解调装置、信息记录介质、信息传输方法及信息传输装置。

现有技术

以往，作为在光盘或磁盘等的记录介质上记录一系列数字信息信号的记录调制方式，经常使用(1，7)RLL。但是用目前所使用的(1，7)RLL很难抑制直流(DC)附近的信号成分，根据比特码型不同将产生大的DC成分，例如在伺服信号频带中混入信息信号成分的频谱，对伺服性能造成恶劣影响及问题。

而且，已知在(1，7)RLL中最短游程即2T(T是信道位间隔)的重复对通过PLL(锁相环)的时钟检测是不利的。对此，在特开平6-195887号公报“记录编码调制装置”中，介绍了用防止特定比特码型的重复，对DC成分进行抑制的方案。另外，在特开平10-340543号公报“编码装置、解码装置、编码方法及解码方法”中、或者特开平10-150280号公报“调制装置和方法、解调装置和方法、以及提供介质”中提出了通过插入冗余位使(1，7)RLL规则不乱来抑制DC成分的方案。而且在特开平11-346154号公报中提出了最短游程能够反复限制的(1，7)RLL调制。

然而，根据特开平6-195887号公报，通过位求反及随机化等手段虽然可以降低特定模式的重复，但很难充分抑制DC成分。根据特开平10-340543号公报，虽然DC成分的抑制比前者大，但借助于冗余位不能进行全DSV控制，而不用冗余位就不能进行DSV控制的缺点。另一方面，在特开平10-150280号公报中，数据位和编码位的奇偶校验数(码元中包含的1的奇偶性)相同、通过插入数据位中的冗余位就一定能进行DSV控制。但是，根据特开平10-150280公报或者特开平11-346154号公报，虽然能够通过冗余位进行DSV控制，但是存在在其它区域中不能进行DSV控制的问题。

发明概述

本发明为了解决上述问题，提供一种调制方法，通过参照多个编码表，将以4位为单位的连续的多个输入数据字编码成以6位为单位的连续的多个输出码字，所述编码表包括：对应于上述各输入数据字的上述输出码字，以及编码表指定信息，所述编码表指定信息指定对下个输入数据字进行编码所使用的编码表；在上述连续的多个输出码字的每预定数量的数据字中插入2位的冗余位，从而能进行数字·求和·变化(DSV)的控制，满足(1，k)游程·长度·受限(RLL)规则中的k为9，并且使最小游程的连续重复次数受到限制。

此外，本发明为了解决上述问题，提供一种调制装置，多个编码表，包含与各输入数据字对应的各输出码字，和为对下个输入数据字进行编码而指定所使用的编码表的编码表指定信息；编码装置，通过参照上述多个编码表，将4位单位的连续的多个输入数据字编码为以6位为单位的连续的多个输出数据字；冗余位插入装置，在上述连续的多个输出码字的预定数量的数据中插入2位的冗余位，以便能进行DSV(数字·求和·变化)的控制，满足在(1，k)RLL(游程·长度·受限)规则中k是9，并且使最小游程的连续重复次数受限制。

此外，本发明为了解决上述问题，提供一种解调方法，将利用上述的调制方法所编码的在每个预定数据字中附加2位冗余位的上述连续多个输出码字解调为重放数据串，其特征在于，去掉上述附加的冗余位，将连续的多个码字复原，根据表示用上述多个编码表中哪个编码表对后续的码字进行编码的判断信息、及后续的码字，使上述连续的多个码字解调为重放数据串。

此外，本发明为了解决上述问题，提供一种解调装置，将利用上述调制装置所编码的在每个预定数据字中附加2位冗余位的上述连续多个输出码字解调为重放数据串，其特征在于，该解调装置包括：冗余位去除装置，去掉冗余位，将连续的多个码字复原；和解调部件，根据表示使用上述多个编码表中的哪个编码表对后续的码字进行编码的判断信息、以及后续的码字，使上述连续的多个码字解调为重放数据串。

此外，本发明为了解决上述问题，提供一种信息记录介质，其特征在于，至少记录一部分利用上述的调制方法所编码的码字。

此外，本发明为了解决上述问题，提供一种信息记录介质，其特征在于，至少记录一部分利用上述的调制装置进行编码的码字。

此外，本发明为了解决上述问题，提供一种信息传输方法，其特征在于，以利用上述的调制方法进行编码的码字作为传输信息，进行信息传输。

此外，本发明为了解决上述问题，提供一种信息传输装置，其特征在于，以利用上述的调制装置进行编码的码字作为传输信息，进行信息传输。

附图的简单说明

图1是本发明的调制装置的基本构成图。

图2是本发明的4-6调制装置的方框图。

图3是用于说明图2中所示的调制装置编码动作的流程图。

图4是用于说明图2中所示调制装置的编码操作过程图。

图5是用于说明本发明的冗余位插入方法的图。

图6是用于说明本发明的冗余位插入方法的图。

图7是表示对应于以4位为单位十进制输入数据字的以6位为单位的二进制输出码字的图。

图8是表示本发明的调制装置中所使用的4个编码表S(k)＝0～S(k)＝3的各内容的图。

图9是用于说明本发明的调制装置中的编码过程的图。

图10是用于说明本发明的调制装置工作的图。

图11是本发明的解调装置的实施例的方框图。

图12是表示本发明的解调装置中所用的判断信息的图。

图13是表示本发明的解调装置中所用的解调表的图。

图14是用于说明本发明的解调装置动作的图。

发明的实施方案

下面参照图1～图8说明与本发明调制有关的实施例，图1是本发明的调制装置的基本构成图。图2是本发明的调制装置的方框构成图。图3是用于说明图2中所示的调制装置编码动作的流程图。图4是用于说明本发明的调制装置为满足RLL(1，7)规则的DSV控制流程图。图5是用于说明本发明的调制装置插入冗余位的图。图6是表示被本发明的调制装置所使用的先行码字的种类与冗余位码型的关系图。图7是满足RLL(1，7)规则的6位的编码字种类。图8是表示本发明中编码表的编码表由4状态的编码表序号为S(k)＝“0”～“3”的多个编码表所构成的图。

满足(1，7)RLL限制的以6位为单位的输出码字的种类如图7所示。作为以该码字种类为基础的编码表的一例，可构成图8中所示的4个编码表(编码表序号S(k)＝“0”～“3”)。S(k)＝“0”～S(k)＝“3”表示分别分配给4个编码表的编码表选择序号。另外，图8中的S(k+1)表示选择进行下次编码采用的编码表的编码表选择序号。数据字D(k)和码字C(k)的分配可以改变配置，要使编码规则不乱，并且对解调没有妨碍。本发明的实施对图8的编码表以外的构成也是有效的。

此外，既要满足本发明的DSV控制规则，并且例如象把8位数据字分配到12位的码字位中那样，由4的整数倍的位构成的数据字变换为6的整数倍的编码位的编码表的构成可以从本发明容易地类推，很明显这也包含在本发明中。

首先参照图1对本发明的调制装置1进行说明。通过图中未示出的离散化装置将应进行调制的图像、声音变换为二进制序列的数字信息信号，在格式化单元11进行附加纠错码及扇区结构化等所谓格式化后，变为每个4位的源代码序列，加到4-6调制器12上。

作为一例，4-6调制器12采用图8中所示的编码表13，进行下述的编码处理，并且在附加规定的同步字之后，由NRZI变换电路14进行NRZI变换，作为记录信号传输给记录驱动电路15，记录在记录介质2上或由传输编码装置31进行传输编码，传输给传输介质3。

图2是表示更详细说明图1的4-6调制器12操作的构成例的方框图。输入数据字(源代码)D(k)分别加在码字选择分支有无检测电路121、最短游程重复检测单元130、编码表地址运算单元122、同步字生成单元123、和冗余位插入单元129上。在码字选择有无检测电路121上用D(k)和状态S(k)检测是否有DSV极性不同的备选码字。以该检测结果和D(k)为基础，进行编码表地址运算，从多个的编码表13将编码备选作为C(k)0、C(k)1，使前者传输给码字存储器“0”126，后者传输给码字存储器“1”125。

在码字存储器“0”126、码字存储器“1”125中连接DSV运算存储器“0”124、DSV运算存储器“1”127，每当码字C(k)0、C(k)1输入码字存储器“0”126、码字存储器“1”125时，进行CDS计算，更新所存储的DSV值，并且计算输出上述DSV值的绝对值。此处，当通过码字选择分支有无检测电路121检测出是有选择分支的源代码D(k)时，通过绝对值比较单元128，比较在DSV存储器“0”124、DSV运算存储器“1”127中所存储的DSV绝对值，在存储器控制单元129中，选择在DSV绝对值小的码字存储器中所存储的码字，作为输出码字向外部输出，并将未被选择的码字存储器、DSV运算存储器的内容，替换到选择的码字存储器、DSV运算存储器的内容中。

图3是详细表示上述内容的流程图。在本说明中，说明了码字存储器为2个，当由码字选择分支有无检测电路121检测出是具有选择分支的D(k)时，立即对产生输出码字的情况进行说明，但是当码字存储器不限于2个，检测出具有选择分支的D(k)时，并不需要立即产生输出码字，还要看有几个存储器、有几个可以选择的源代码，然后选择DSV最小的码字串进行输出，对这种方法本发明也是有效的。

下面参照图9，对以4位为单位的输入数据字D(k)用(1，7)RLL限制进行编码的情况进行具体说明。输入数据字D(k)、D(k+1)…以“4、5、6、7、8(十进制)”为例。在编码的初始状态，通过省略说明的同步字插入等的操作，决定编码表的初始选择序号，例如选择编码表S(k)＝“0”。当该编码表S(k)＝“0”中输入输入数据字D(k)＝4时，则输出输出码字C(k)＝18(十进制)，并且，选择下个编码表选择序号S(k+1)＝“1”。接着，当在选中的编码表S(k)＝“1”中，输入输入数据字D(k)＝5时，则输出了输出码字C(k)＝9(十进制)，并且，选择下个编码表选择号S(k+1)＝“1”。以此类推，当在编码表S(k)＝“1”中，输入了输入数据字D(k)＝6时，则输出丁输出码字C(k)＝2，并选择编码表选择序号S(k+1)＝“3”，接着当在编码表S(k)＝“3”中，输入了输入数据字D(k)＝7时，则将输出码字C(k)＝20输出，选择编码表选择序号S(k+1)＝“1”。而且当在编码表S(k)＝“1”中输入了输入数据字D(k)＝8时，则将输出码字C(k)＝4输出，选择编码表选择序号S(k+1)＝“2”。

结果，作为输入数据字D(k)的“4、5、6、7、8(十进制)”，编码为作为输出码字C(k)的“010010、001001、000010、010100、000100(二进制)”，依次输出。从而，将上述5个输出码字C(k)依次直接结合的一系列的输出码字串为010010001001000010010100000100，可以得到满足(1，7)RLL限制的输出码字串。

在该例中，未出现存在选择分支的源代码，这样，通过参照图1到图3中说明的调制装置，利用图8中形成的编码表，通过将每4位的源代码D(k)、及输出前一个码字时所输出的S(k+1)延迟1个字(源代码上的4位长)的S(k)，可以得到对满足(1，7)RLL限制的码字串依次直接结合。

下面参照图4，对码字选择分支有无检测电路121的操作进行详细说明。图4表示(1，9)RLL时的选择分支有无运算电路121操作汇总条件的流程图。图中，与最短游程限制和冗余位有关的部分在后面将详细说明。此处，所谓的k＝9由于k比在k＝7的编码表中插入2比特的冗余位增大了2，也能进行满足k＝9的DSV控制。

在图4中，S(k)表示第k个码元的状态，L(k-1)表示k-1个码元的码字C(k-1)的LSB一侧的零游程长度即比特为0的连续个数，D(k)表示与第k个码元对应的4位数据。

看一看条件1，当状态S(k)＝3时，检测前一个码字的LSB一侧的比特为0的连续个数L(k-1)为4或5时、即为二进制010000或10000时，输入数据D(k)在6以下的情况下，能够进行与S(k)＝1的编码表中对应的码字的交换。同样，L(k-1)为6时D(k)为0或1或3或5的情况下，可以进行与S(k)＝1的码字交换。

看看条件2，S(k)＝2时，L(k-1)为5或6、D(k)为7以上或者L(k-1)为4、D(k)为10以上时，可以进行与S(k)＝1的码字交换。

看看条件3，S(k)＝2时，L(k-1)为1以上4以下的情况下、D(k)为0或5时，可以进行与S(k)＝0的码字交换。

看看条件4，除冗余位之前以外，在S(k)＝2时，L(k-1)＝1、D(k)为13或15时，可以进行与S(k)＝0的码字交换。此外，在冗余位之前L(k-1)＝1、D(k)＝15、D(k+1)为7以上或者0或者5的情况下，可以进行与S(k)＝0的码字交换。

看看条件5，在S(k)＝2时，除冗余位之前以外，在L(k-1)＝2、D(k)＝13或者15时，可以进行与S(k)＝0的码字交换。

看看条件6，S(k)＝2时，除冗余位之前以外，在L(k-1)＝3、D(k)＝13、D(k+1)为6以下或者13或者15时，可以进行与S(k)＝0的码字交换。

看看条件7，S(k)＝2时，除冗余位之前以外，在L(k-1)＝3、D(k)＝15、D(k+1)为7以上或者0或者5的情况下，可以进行与S(k)＝0的码字交换。

如从图8可以理解的，能够进行条件1到7全部的交换的码字彼此按在码位中包含的1的个数的奇偶性不同来配置，并且配置下一状态S(k+1)等。此外通过交换也不会破坏(1，9)RLL限制。此外，可以理解，如图10所示那样，通过在C(k)中包含的比特为1的奇偶性不同并通过在NRZI调制后的输出电平反转，在1的个数的奇偶性不同时也能够进行DSV控制。即，根据本调制方法、调制装置，通过上述那样满足(1，9)RLL限制，可以进行DSV控制。

如以上说明的那样，若根据本发明的编码表，可以实现这样的调制方法和调制装置，其使用多个编码表13，可以生成具有(1，9)RLL限制的代码，该编码表13包含与输入的数据字D(k)对应的输出码字C(k)，以及编码表指定信息S(k+1)，该编码表指定信息用于为对下一码字进行编码指定所用的编码表。

下面用图5、图6、图8，对本发明插入冗余位的方法进行说明。图5是表示在同步字后在每N个数据码元中插入冗余位的同步帧构成的图。冗余位如图6所示，在前置的码字的LSB为1的情况下，可以取01或00、而在前置的码字的LSB为0的情况下可以取10或00。

对于冗余位01，00可以把DSV极性变成相反极性。同样，对于10，00可以把DSV极性变成相反极性。

此处，如图4所说明的那样，利用图8的编码表，可以生成k＝7的限制的码字。在冗余位为00的情况下，也能进行k＝9的限制。即，根据本发明，在每N个码元间隔的预定间隔中插入2位的冗长余位，可以生成DSV极性一定反转的码字序列。

例如，在图8中，S(k)＝0、D(k)＝13时，C(k)为000000，下一MSB侧的0最大为1位。这样在冗余位00被插入的情况下，可以将0限制为9、可保持k＝9。可以在当前的编码的代码位前或后插入冗余位。

下面用图3对可适用于根据本发明的插入冗余位的情况的DSV控制方法增加了关于选择上述码字的说明。

首先，在图3中，初始表的设定(步骤101)可以通过决定在码字上附加的同步字等后续的S(k)来设定，然后输入4位的源代码D(k)(步骤102)，通过S(k)和D(k)，按图8的编码表进行编码。在该过程中，根据前一个编码的C(k-1)，运算LSB侧的零游程长度，并检测LSB的比特码型。然后判断是否附加了冗余的码字(步骤103)。当为否时(为“否”时)，按照图5的条件判断是否存在码字分支(步骤104)。

在编码表中不存在可选择的码字的情况下(在步骤104为“否”时)，在码字存储器“0”126、码字存储器“1”125中，将从编码表输出的码字作为C(k)0、C(k)1(步骤1 08)，分别附加到DSV运算存储器“0”124、DSV运算存储器“1”127(步骤109)。

在编码表中存在可选择的码字时(步骤104上“是”时)，由码字选择分支有无检测电路121输出表示存在选择分支的信号，通过绝对值比较单元128对DSV运算存储器“0”124、DSV运算存储器“1”127输出的绝对值进行比较，从码字存储器126、125选择绝对值小的码序列(码字)，从存储器控制/代码输出单元129输出(步骤105)。然后，未选择的码字存储器的内容更换为选择的码字序列，同时DSV运算存储器的内容是将未采用的值更换为采用的值(步骤107)。然后，如图4说明的那样，从由S(k)决定的一方的编码表和另一方的编码表中对能够作为备选码字来选择的码字进行选择，作为C(k)0、C(k)1输出(步骤106)。

接着，在码字存储器“0”126、码字存储器“1”125中，将从编码表输出的码字作为C(k)0、C(k)1来附加(步骤107，108)，分别对备选码字C(k)0、C(k)1计算CDS，附加到DSV存储器“0”124、DSV存储器“1”127中(步骤109)。

接着，当在码字为附加冗余位的码字时(步骤103为“是”时)，通过绝对值比较单元128对DSV运算存储器“0”124、DSV运算存储器“1”127输出的绝对值进行比较，从码字存储器选择绝对值小的码序列(码字)，从存储器控制/代码输出单元129输出(步骤111)，然后，未选择的码字存储器的内容更换为选择的码字序列，同时DSV运算存储器的内容是将未采用的值更换为采用的值(步骤112)。然后，如图6说明的那样，根据码字的LSB，选择冗余比特码型，在码字中附加冗余位一方的码字作为C(k)0、另一方附加冗余位的码字作为C(k)1，附加到码字存储器“0”126、码字存储器“1”125(步骤113，108)，分别对备选码字C(k)0、C(k)1计算CDS，加到DSV运算存储器“0”124、DSV运算存储器“1”127(步骤109)。以上的操作一直进行到编码结束(步骤110)，从而含有冗余位的抑制DC成分的码字的生成结束。

如图4所说明的那样，通过冗余位的插入，可能进行码字变换的场合出现不同的条件。例如条件4中在冗余位之前的交换条件不同、其2位的冗余位为00的情况下，也要进行维持k＝9的处理。此外，同样地在之后就不进行L(k-1)＝6的情况的码字变换。通过该处理，在进行冗余位的插入的情况下，也能维持(1，9)RLL。

即，如以上所说明的那样，根据本发明，可知使用包含与输入数据字D(k)对应的输出码字C(k)以及用于为对下一码字进行编码而指定所用的编码表的编码表指定信息S(k+1)的多个编码表13，通过在以二进制序列输出的输出码字中在每个预定的数据字中插入2位的冗余位，而能够进行满足k＝9必要的DSV控制。

下面对本发明的最短游程重复的禁止处理进行说明。在图8中，最短游程(即2T模式的重复)在S(k)＝0时，D(k)为8。此后在重复8的情况下，在S(k)＝2时，D(k)为15，然后重复15的情况有以下两种。

首先，前者在S(k)＝0时，D(k)＝8之后，8出现的情况作为例外，按D(k)＝12变化，成为下一状态即设编码表为S(k)＝1。也就是，使010101 010101为010000 000100。该模式不是图4所说明的能够交换的模式，而且010000的后面的状态S(k+1)为2或3，1不发生变迁，可以进行作为例外的解码。

而且，在后者的S(k)＝2时、成为D(k)＝15、此后重复15的情况与条件4中的码字交换同样，如果要101010 101010与101010 000000交换也可以，能够不作为例外进行解码。

对图4所示的条件4中101010的重复加以禁止，参考全部的条件，禁止010101模式的重复并禁止101010的重复。

对于检测重复的发生，可以在010101情况下在S(k)＝0时监视D(k)＝8的重复，可以在101010情况下在S(k)＝2时监视D(k)＝15的重复。图2中最短游程重复的检测发现C(k-1)和状态以及D(k)，从而检测最短游程的重复，送往编码表地址运算单元，限制最短游程重复。

接下来说明根据本发明的解调方法和解调装置。图11是本发明的优选解调装置一实施例的方框图。除了插入冗余位的码字以外，输入码字的位串由NRZI解调装置501进行NRZI解调，通过同步检测电路502检测同步字，被NRZI解调的信号及同步字通过用于变换为并行6比特的定时信号的字时钟，由串行/并行变换器503构成每个为6比特的码串C(k)。然后输入到字寄存器504中、把进行1字延迟的码字C(k-1)输入到码字判断信息的检测装置505，计算并输出后述的判断信息。把判断信息和输入码字C(k)输入到状态运算器506中，输出表示在4个编码表中由哪个编码表进行编码的状态S(k)，并根据在地址生成单元507由C(k-1)和S(k)所指定的地址，从例如图12中所示的解码表508中输出输出数据字。

冗余位如参照图5说明的那样，根据以同步字作为基准从同步检测电路502输出的字时钟、以及图中未示出的PLL装置等生成的位时钟，可以知道其插入位置，能够在冗余位509中除去冗余位。除去冗余位之后的码字序列如上述那样来解码。

判定信息如图12所示那样，根据分别在0、1、2、3四种情况的LSB侧零游程长度，表示后面的码字用哪个编码表进行编码。即，通过知道前一个码字C(k-1)和现在的码字用哪个编码表进行编码，来将C(k-1)解调为D(k-1)。

(式1)

输入判断信息、码字

　　{

　　if(判断信息＝＝0){
　　     if(d＝＝1‖d＝＝17‖d＝＝18‖d＝＝21‖d＝＝20‖d＝＝0‖d＝＝16)

　　        状态＝0；

　　     else

　　        状态＝1；

　　        }

　　else if(判断信息＝＝1){

　　     if(d＝＝9‖d＝＝5‖d＝＝2‖d＝＝4‖d＝＝8‖d＝＝10)

　　        状态＝1；

　　     else if(d＝＝33‖d＝＝17‖d＝＝18‖d＝＝36‖d＝＝40‖d＝＝42‖d＝＝1
				
				<dp n="d13"/>
‖d＝＝0)

　　         状态＝2；

　　else

　　         状态＝3；

　　         }

　　else if(判断信息＝＝2){

　　     if(d＝＝33‖d＝＝17‖d＝＝18‖d＝＝36‖d＝＝40‖d＝＝42‖

　　d＝＝4‖d＝＝8‖d＝＝10‖d＝＝1)

　　         状态＝2；

　　     else

　　         状态＝3；

　　         }

　　     else if(判断信息＝＝3){

　　      if(d＝＝33‖d＝＝17‖d＝＝18‖d＝＝36‖d＝＝40‖d＝＝42‖

　　d＝＝8‖d＝＝10‖d＝＝1)

　　         状态＝2；

　　     else if(d＝＝4)

　　         状态＝1；

　　     else

　　         状态＝3；

　　         }

　　return状态

　　}

式1是从C(k)和判断信息求出状态S(k)的运算，由C语言描述。通过本运算，从判断信息和C(k)、C(k-1)可求出S(k)，通过图13的解调表可以将C(k-1)解调为D(k-1)。

例如，如图14所示，当010000 001001000001 000101 010001组成的码字串输入到图11中所示的解调装置时，C(k-1)＝010000的判断信息由于LSB一侧的零游程长度为4，所以如图12所示，判断信息为3。另外，下个码字C(k)是连着001001(十进制9)的，适合于式1最初的条件判断，所以可知S(k)是0。这样在图13的解调表的C(k-1)上，010000一行的S(k)为3，所以求出D(k-1)为14。即，从k时刻的C(k)所生成的编码表的状态信息(序号)S(k)，可解码与k-1时刻的C(k-1)对应的D(k-1)。同样，001001是判断信息为0，接着的码字000001是在编码表的S(k)＝0中，所以通过图1 3的解码表可求出D(k-1)为0。同样，000001是D(k-1)为1，000101可求出D(k-1)为1。001001由于是DSV控制，所以虽然是由图4的条件1-1进行交换的码字，但从以上说明可知可以正常进行解码。

发明的效果

如上面所述，根据本发明，在将连续的2进制数的数据序列变换成以4比特为单位的输入数据字之后，在每个预定的数据字间隔中可以插入一定能够进行DSV极性反转的冗余位，另外，具有在编码表内也能进行DSV的控制、能有效地抑制输出码字串的DC成分，而且能够限制最短游程重复的优点。

Claims (15)

1.一种调制方法，其特征在于，

通过参照多个编码表，将以4位为单位的连续的多个输入数据字编码成以6位为单位的连续的多个输出码字，所述编码表包括：对应于上述各输入数据字的上述输出码字，以及编码表指定信息，所述编码表指定信息指定对下个输入数据字进行编码所使用的编码表；

在上述连续的多个输出码字的每预定数量的数据字中插入2位的冗余位，从而能进行数字·求和·变化(DSV)的控制，满足(1，k)游程·长度·受限(RLL)规则中的k为9，并且使最小游程的连续重复次数受到限制。

2.如权利要求1所述的调制方法，其特征在于，

上述多个的编码表至少具有第一输出编码表和上述第二编码表；将上述第一编码表的对应于规定的输入数据字的第一输出码字、和上述第二编码表的对应于上述规定的输入数据字的第二输出码字分别进行NRZI调制所得到的信号是相反极性的，并且，在输出某特定输出码字后，选择上述第一输出码字或者第二输出码字的某一个，所选择的输出码字都是按(1，k)RLL规则，满足k是9的输出码字。

3.如权利要求2所述的调制方法，其特征在于，

在检验通过编码表指定信息所指定的与输入数据字对应的输出码字是上述第一输出码字还是上述第二输出码字时，

对上述第一输出码字和上述第二输出码字按其每个极性分别进行储存；

分别对所储存的上述第一输出码字和上述第二输出码字计算码字·数字·求和(CDS)；

将与上述第一输出码字和上述第二输出码字对应的两个CDS加到分别对应的DSV上，储存所得到的新的两个DSV；

比较上述两个DSV值的绝对值，在上述第一输出码字和上述第二输出码字中，输出与绝对值小的DSV所对应的输出码字。

4.如权利要求3所述的调制方法，其特征在于，

在通过预定的输入数据字的重复，检测最短游程的连续重复时，通过将相对于上述预定的输入数据字的输出码字与指定的编码表内的其它输出码字交换，将上述最短游程的重复限制在预定的数以下，即使输出上述其它的输出码字，也满足(1，k)RLL规则的k为9。

5.一种调制装置，其特征在于，具有

多个编码表，包含与各输入数据字对应的各输出码字，和为对下个输入数据字进行编码而指定所使用的编码表的编码表指定信息；

编码装置，通过参照上述多个编码表，将4位单位的连续的多个输入数据字编码为以6位为单位的连续的多个输出数据字；

冗余位插入装置，在上述连续的多个输出码字的预定数量的数据中插入2位的冗余位，以便能进行DSV(数字·求和·变化)的控制，满足在(1，k)RLL(游程·长度·受限)规则中k是9，并且使最小游程的连续重复次数受限制。

6.如权利要求5所述的调制装置，其特征在于，

上述多个编码表至少具有第一输出码字和第二编码表；将上述第编码表的与规定的输入数据字对应的第一输出码字、和上述第二编码表的与上述预定的输入数据字对应的第二输出码字分别进行NRZI调制，所得到的信号是相反极性的，并且，在输出某特定输出码字后，即使上述编码装置选择上述第一输出码字和上述第二输出码字之一，所选择的输出码字也满足(1，k)RLL规则中的k是9。

7.如权利要求6所述的调制装置，其特征在于，

上述编码装置具有用于选择上述第一输出码字和上述第二输出码字之一的选择装置。

8.如权利要求6所述的调制装置，其特征在于，包括：

一对第一存储装置，在检验通过编码表指定信息所指定的与输入数据字对应的输出码字是上述第一输出码字或上述第二输出码字的任一个时，对上述第一输出码字和上述第二输出码字按其每个输出码元分别地进行储存；

运算装置，分别对所储存的上述第一输出码字和上述第二输出码字计算码字·数字·求和(CDS)；

一对第二存储装置，将与上述第一输出码字和上述第二输出码字对应的两个CDS加到分别对应的DSV上，储存所得到的新的两个DSV；

绝对值比较装置，比较上述两个DSV值的绝对值；

输出装置，根据上述绝对值比较装置的比较结果，在上述第一输出码字和上述第二输出码字中，输出与绝对值小的DSV所对应的输出码字。

9.如权利要求8所述的调制装置，其特征在于，上述编码装置包括码字交换装置，在通过预定的数据输入的连续重复来检测最短游程重复的发生时，把指定相对于上述预定的输入数据字的输出码字的编码表内的其它码字交换，以将上述最短游程的重复限制在预定的数以下，即使输出上述其它的输出码字，也满足(1，k)RLL规则中k是9。

10.一种解调方法，将利用权利要求1所述的调制方法所编码的在每个预定数据字中附加2位冗余位的上述连续多个输出码字解调为重放数据串，

其特征在于，

去掉上述附加的冗余位，将连续的多个码字复原，

根据表示用上述多个编码表中哪个编码表对后续的码字进行编码的判断信息、及后续的码字，使上述连续的多个码字解调为重放数据串。

11.一种解调装置，将利用权利要求5的调制装置所编码的在每个预定数据字中附加2位冗余位的上述连续多个输出码字解调为重放数据串，其特征在于，该解调装置包括：

冗余位去除装置，去掉冗余位，将连续的多个码字复原；及

解调部件，根据表示使用上述多个编码表中的哪个编码表对后续的码字进行编码的判断信息、以及后续的码字，使上述连续的多个码字解调为重放数据串。

12.一种信息记录介质，其特征在于，

至少记录利用权利要求1所述的调制方法所编码的一部分码字。

13.一种信息记录介质，其特征在于，

至少记录利用权利要求5所述的调制装置进行编码的码字的一部分。

14.一种信息传输方法，其特征在于，

使利用权利要求1所述的调制方法进行编码的码字作为传输信息，进行传输。

15.一种信息传输装置，其特征在于，

使利用权利要求5所述的调制装置进行编码的码字作为传输信息，进行传输。

Images